FR2962848A1 - Substrat temporaire, procede de transfert et procede de fabrication - Google Patents

Substrat temporaire, procede de transfert et procede de fabrication Download PDF

Info

Publication number
FR2962848A1
FR2962848A1 FR1055767A FR1055767A FR2962848A1 FR 2962848 A1 FR2962848 A1 FR 2962848A1 FR 1055767 A FR1055767 A FR 1055767A FR 1055767 A FR1055767 A FR 1055767A FR 2962848 A1 FR2962848 A1 FR 2962848A1
Authority
FR
France
Prior art keywords
inserts
temporary substrate
surface layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1055767A
Other languages
English (en)
Other versions
FR2962848B1 (fr
Inventor
Gregory Riou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1055767A priority Critical patent/FR2962848B1/fr
Priority to US12/897,409 priority patent/US20120012244A1/en
Priority to US13/174,363 priority patent/US9275888B2/en
Priority to PCT/EP2011/061779 priority patent/WO2012007435A1/fr
Priority to TW100124765A priority patent/TWI518759B/zh
Publication of FR2962848A1 publication Critical patent/FR2962848A1/fr
Application granted granted Critical
Publication of FR2962848B1 publication Critical patent/FR2962848B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/16—Two dimensionally sectional layer
    • Y10T428/163—Next to unitary web or sheet of equal or greater extent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24752—Laterally noncoextensive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

La présente invention concerne un substrat temporaire (100) pour le transfert d'une couche mince (4) d'un substrat d'origine à un substrat définitif, caractérisé en ce qu'il comprend une couche superficielle (2) comportant une pluralité d'inserts (3) constitués d'un matériau présentant un coefficient d'expansion thermique différent de celui du matériau constituant le reste de la couche superficielle (2). La présente invention concerne également un procédé de transfert et un procédé de fabrication à cet effet.

Description

DOMAINE TECHNIQUE GENERAL
La présente invention se rapporte au domaine des substrats temporaires utilisés dans l'industrie des semi-conducteurs. ETAT DE L'ART
Les structures semi-conductrices servent de base à l'industrie électronique. Pour améliorer les performances, des méthodes permettant 10 d'augmenter de plus en plus la densité de circuits gravés par unité de surface ont été développées. Cependant, on se rapproche d'une limite physique. C'est pour cela que des méthodes d'intégration en trois dimensions ont vu le jour : au lieu de diminuer toujours la taille des circuits, il suffit de les empiler en structures 3D et de les relier par des 15 interconnections verticales. La fabrication de ce type de structures nécessite le transfert successif des couches qui les constituent. Ces couches sont en effet réalisées séparément sur des substrats spécifiques dits « d'origine ». Il est alors nécessaire, pour les transférer dans le bon sens sur leur substrat 20 définitif, d'utiliser un substrat temporaire, appelé aussi substrat sacrificiel. Les étapes d'un exemple d'un tel transfert sont représentées sur la figure 1. Le substrat temporaire 100 vient se fixer sur le dessus de la couche 4 à transférer, puis le substrat d'origine 5 sur laquelle la couche 4 était fixée est éliminé. La couche 4 est fixée sur le substrat 8 définitif, 25 éventuellement recouvert d'une ou plusieurs autres couches 7 dans le cas d'une structure 3D. Enfin, le substrat temporaire 100 est démonté. Une difficulté réside dans le décollement final du substrat temporaire 100. Une première technique dite « laser lift off » nécessite l'emploi d'un substrat transparent et d'un matériau de collage sensible à l'excitation laser. 30 Une autre technique, décrite dans le document US2004/222500, propose d'utiliser un support temporaire rugueux que l'on peut décoller par une action mécanique finale.5 L'une comme l'autre de ces solutions apportent satisfaction mais restent très lentes : plus le substrat est grand plus le temps de décollement est long. En effet l'adhérence doit être suffisante pour ne pas risquer un décollement prématuré d'une partie de la couche à transférer.
Si, pour des substrats de 100 mm de diamètre le temps de décollement peut être acceptable, ce temps de transfert s'avère bien trop important pour une utilisation industrielle rentable pour les nouveaux substrats de 300 mm ou plus PRESENTATION DE L'INVENTION
La présente invention vise à fournir un substrat temporaire facilitant le décollement final, tout en supprimant le risque de décollement prématuré. Ce substrat temporaire permet de gagner du temps, en raccourcissant le temps nécessaire de décollement. A cet effet, la présente invention se rapporte, selon un premier aspect, à un substrat temporaire pour le transfert d'une couche mince d'un substrat d'origine à un substrat définitif, caractérisé en ce qu'il comprend une couche superficielle comportant une pluralité d'inserts constitués d'un matériau présentant un coefficient d'expansion thermique différent de celui du matériau constituant le reste de la couche superficielle. La présence de ces inserts avec un coefficient d'expansion thermique différent fait qu'en chauffant la structure avant décollement, des cavités apparaissent à l'interface entre le substrat temporaire selon l'invention et la couche mince transférée. La surface de collage est ainsi réduite. Cela entraîne une diminution notable de l'adhérence et un décollement facile. Cette variabilité de l'adhérence entre un état initial de collage total et un état final de collage partiel fait qu'il n'est pas nécessaire pour avoir un décollement final aisé de limiter le collage, et donc risquer un décollement prématuré. Selon d'autres caractéristiques avantageuses et non limitatives : - la couche superficielle recouvre une partie principale du substrat temporaire, la partie principale étant constituée d'un matériau choisi parmi au moins l'un des matériaux suivants : Si, SiC, SiGe, du verre, une céramique, un alliage métallique ; - la couche superficielle est constituée d'un matériau choisi parmi au moins l'un des matériaux suivants : tétraethoxysilane, silane ; - les inserts sont constitués de cuivre ; - les inserts sont répartis dans la couche superficielle selon un motif régulier; - les inserts sont répartis selon un damier ; - les inserts sont deux à deux séparés d'une distance équivalente à leur largeur; - la largeur des inserts et/ou leur espacement est compris entre 250 et 500 p m ; - lequel les inserts sont recouverts d'une épaisseur du matériau de la couche superficielle inférieure à 5000A.
Selon un deuxième aspect, l'invention concerne un procédé de transfert d'une couche mince d'un substrat d'origine à un substrat définitif via un substrat temporaire conforme au premier aspect de l'invention, comprenant des étapes de : - collage de la face supérieure de la couche mince sur le substrat temporaire : - traitement thermique entrainant la formation de zones de décollement entre la face supérieure de la couche mince et le substrat temporaire ; - élimination du substrat d'origine ; - collage de la face inférieure de la couche mince sur le substrat définitif ; - décollement des zones de la surface du substrat temporaire encore collées à la face supérieure de la couche mince par action mécanique.
Selon un troisième aspect, l'invention concerne un procédé de fabrication d'un substrat démontable selon le premier aspect de l'invention, comprenant des étapes de : - dépôt de la couche superficielle sur une partie principale ; - gravure de la couche superficielle pour y former des cavités ; - dépôt d'une couche du matériau constituant les inserts de façon à remplir les cavités ; - polissage mécano-chimique de la couche du matériau constituant les inserts jusqu'à mettre à jour le matériau de la couche superficielle ; - dépôt d'une fine couche du matériau de la couche superficielle de façon à recouvrir les inserts. Selon d'autres caractéristiques avantageuses et non limitatives : - les dépôts de matériau de la couche superficielle s'effectuent par dépôt chimique en phase vapeur assisté par plasma.
PRESENTATION DES FIGURES
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation préférentiel. Cette description sera donnée en référence aux dessins annexés dans lesquels : - la figure 1 précédemment décrite représente trois étapes d'une utilisation connue d'un substrat temporaire pour un transfert de couche ; - la figure 2 est un schéma d'une coupe transversale d'un mode de réalisation d'un substrat temporaire selon le premier aspect de l'invention ; - les figures 3 à 6 sont des schémas de coupes transversales de combinaisons de différents substrats lors des étapes successives d'un mode de réalisation d'un procédé de transfert selon le second aspect de l'invention ; - la figure 7 est un schéma d'une coupe sagittale au niveau d'une interface entre un substrat temporaire selon un mode de réalisation du premier aspect de l'invention et une couche à transférer; - les figures 8 à 15 sont des schémas de coupes transversales du substrat démontable lors des étapes successives d'un mode de réalisation de son procédé de fabrication selon le troisième aspect de l'invention.
DESCRIPTION DETAILLEE
En référence à la figure 2, un substrat temporaire 100 selon le premier aspect de l'invention comprend une couche superficielle 2, dont l'épaisseur peut varier de quelques milliers d'A à quelques pm. Dans cette fine couche superficielle 2, sont disposés des inserts 3. Le ou les matériaux des inserts 3 sont différents des matériaux constitutifs du reste de la couche superficielle 2, et sont choisis de manière à présenter des coefficients d'expansion thermique différents (typiquement le matériau des inserts 3 doit avoir un coefficient de dilatation plus important que le matériau de la couche 2). De nombreux couples de matériaux sont envisageables, et de façon particulièrement préférée on prendra un oxyde tétraethoxysilane (TEOS) ou silane pour la couche 2, et du cuivre pour les inserts 3. Ensuite un matériau comme le cuivre a une haute conductivité thermique, une propension à la dilatation (son coefficient a de dilatation linéaire, correspondant, en supposant le matériau anisotrope, au facteur d'allongement d'une pièce pour une augmentation de 1°K, est de 16,5x10-6, à comparer avec la valeur 0.6x10-6 pour l'oxyde de silicium) et une bonne ductilité. Le cuivre s'électrodépose en outre facilement. De façon générale, des composés métalliques sont de préférence à choisir pour les inserts 3, mais d'autres types de matériaux peuvent être envisagés tels que AI2O3. Avantageusement, la couche 2 superficielle recouvre une partie principale 1 qui assure la rigidité de ce support de par son épaisseur bien plus grande que celle de la couche superficielle 2. Cette partie principale 1 peut être constituée de tous les matériaux utilisés habituellement dans des substrats, notamment à base de silicium (Si, SiC, SiGe), de verre, de céramique, ou d'un alliage métallique. Le choix du matériau pourra se faire en fonction de la constitution de la couche 4 à transférer, à l'appréciation de l'homme de l'art. Des géométries préférentielles de disposition des inserts 3 dans la couche superficielle 2 seront décrites par la suite, les inserts 3 pouvant par exemple couvrir avantageusement la totalité de la surface du substrat temporaire 100.
Utilisation du substrat temporaire pour un transfert de couche
Un substrat temporaire a pour fonction de recevoir de manière éphémère une couche active (comprenant par exemple des circuits) en vue de son report vers un substrat définitif. L'invention concerne donc selon un deuxième aspect un procédé de transfert d'une couche mince 4 d'un substrat d'origine 5 à un substrat définitif 8 via un substrat temporaire 100 tel que décrit précédemment. Comme représenté sur la figure 3, le substrat 100 est tout d'abord collé sur la ou les couches 4 devant être transférées (on désignera par la suite cet ensemble de façon générique comme une unique couche 4). La présence du substrat 100 est en fait rendue nécessaire puisqu'il faut retourner la couche 4. Tout type de collage peut être employé, de préférence de nature moléculaire, notamment un collage hydrophile oxyde oxyde, en particulier en cas d'utilisation d'oxyde TEOS pour la couche superficielle 2.
On repère alors différents types d'interface entre le substrat 100 et la couche 4. Au niveau de zones A à l'aplomb d'un insert 3, il n'y a qu'une très faible distance entre cet insert 3 et l'interface. Au contraire, au niveau de zones B le substrat n'est fait que de matériau de la couche superficielle 2 sur toute son épaisseur. Un traitement thermique d'assemblage des substrats est alors effectué. Ce traitement thermique prend préférentiellement la forme d'un recuit avec une rampe de température de plusieurs centaines de degrés Celsius. Par exemple dans le cas d'une couche 2 en oxyde de silicium et d'inserts 3 en cuivre, la température à atteindre lors de ce traitement thermique sera de préférence comprise entre 350 et 400 degrés Celsius, de préférence pendant au moins deux heures. Ce traitement entraîne la dilatation des matériaux constitutifs de l'assemblage, en particulier des inserts 3 qui voient leur épaisseur augmenter sensiblement par rapport à celle du reste de la couche superficielle 2. Au niveau des zones A, la dilatation thermique des inserts 3 repousse le substrat 1 et induit ainsi un décollement au niveau des zones B avec la création de zones de décollement 6 (des cavités) visibles sur la figure 4. Ces cavités 6 seront d'autant plus grandes que l'énergie de collage à température ambiante est faible. Aussi une faible distance de la surface des inserts 3 à l'interface de collage facilitera le décollement. Avantageusement, cette distance, qui correspond à l'épaisseur de matériau de la couche superficielle 2 recouvrant les inserts, est inférieure à 5000A. Le substrat 5 est ensuite éliminé, généralement par voie chimique ou mécanique. Il serait envisageable d'éliminer le substrat 5 avant le recuit entraînant l'apparition des cavités, c'est-à-dire de permuter les deux dernières étapes, à condition cependant que les contraintes exercées sur la structure (chimiques ou mécaniques) ne viennent pas provoquer un décollement prématuré du substrat 1. Il est toutefois possible de doser suffisamment le collage utilisé pour fixer le substrat temporaire 100 pour qu'un décollement prématuré ne soit pas occasionné quand bien même les contraintes appliquées sont très fortes.
La structure obtenue, représentée par la figure 5, est alors collée sur le substrat définitif 8, éventuellement recouvert d'une ou plusieurs couches 7 telles qu'une couche d'oxyde, et le substrat temporaire 100 est retiré par action mécanique et démontage au niveau de l'interface de collage fragilisée afin d'arriver à la structure finale visible sur la figure 6. En effet, après l'étape de traitement thermique une partie conséquente de la surface d'interface entre le substrat temporaire 100 et la couche 4 est déjà décollée. Une fraction seulement de la force à employer pour le décollement normal d'un substrat temporaire classique est nécessaire. En ajustant la géométrie des inserts 3, il est possible de contrôler cette fraction et de rendre aussi solide que l'on souhaite l'adhérence avant recuit entre le substrat temporaire 100 et la couche 4, et de rendre aussi facile que l'on souhaite le démontage final. Cette structure permet d'avoir deux niveaux de collage différents, et de passer du premier au deuxième par le traitement thermique.
Avantageusement, les inserts 3 sont répartis dans la couche superficielle 2 selon un motif régulier, en particulier un motif en damier, avec des inserts 3 à section carrée. L'invention n'est cependant en aucune manière limitée à cette géométrie et peut prendre de nombreuses autres formes comme un pavage triangulaire.
Dans le cas d'un damier, il est particulièrement préféré de séparer deux à deux les inserts d'une distance équivalente à leur largeur, cette distance valant notamment entre 250 et 500 pm. Les avantages d'une telle géométrie apparaissent clairement sur la figure 7. Les zones qui maintiennent le collage correspondent aux zones sous les inserts 3, et aux zones C qui sont à l'intersection de deux bandes de matériau indemne de la couche 2, qui ne se trouvent donc pas directement placées entre deux inserts. Les zones 6 de décollement, recouvrent le reste du substrat 100. Grâce à la géométrie préférentielle représentée, on voit que les surfaces des deux zones sont globalement égales, le recuit divisant donc globalement l'adhérence d'un facteur deux. Dans une telle configuration, en considérant que le coefficient d'expansion de l'oxyde de silicium est 0.6x10-6, que celle du cuivre est 16,5x10-6, est que ce dernier est suffisamment ductile pour que toute la dilatation se fasse en direction de l'interface de collage, et que l'épaisseur des inserts est d'1 pm, on obtient, pour un recuit de 400 degrés Celsius, un décollement supérieur à 100A, correspondant à la hauteur des cavités 6. Fabrication du substrat temporaire
L'invention concerne enfin selon un troisième aspect un procédé de fabrication d'un substrat temporaire 100 tel que décrit précédemment. 10 Le procédé de fabrication, partant de la partie principale 1 nue, commence par une étape de déposition de la couche superficielle 2, qui peut avantageusement se faire par PECVD si le matériau est un oxyde TEOS ou Silane. La PECVD, dépôt chimique en phase vapeur assisté par plasma (le sigle PECVD signifie plasma-enhanced chemical vapor 15 deposition en terminologie anglo-saxonne) est une méthode connue de dépôt d'une fine couche sur un substrat à partir d'un état gazeux qui permet d'obtenir les faibles épaisseurs égales voire inférieures au micron nécessaires à l'invention. Le substrat temporaire 100 en fabrication est alors dans l'état représenté sur la figure 8. 20 La couche superficielle 2 est alors gravée pour former des cavités 10 qui abriteront les inserts 3. Pour cela, on peut utiliser la photolithographie. Une résine photosensible 9 visible sur la figure 9 est déposée, elle est exposée à un rayonnement derrière un masque qui représente en négatif les motifs à graver (ici les zones qui accueilleront les inserts 3), c'est ce que 25 l'on appelle l'insolation. La résine est développée, entraînant la dissolution des parties exposées (figure 10). Les parties à ne pas graver sont alors protégées par la résine, contrairement aux parties à graver. Différentes techniques de gravure, qu'elles soient par voie sèche (plasma) ou humide (attaque chimique, par exemple par l'acide 30 fluorhydrique) sont connues de l'homme du métier. Une fois les cavités 10 gravées (figure 11), le cas échéant le reste de la résine photosensible 9 est éliminé. Le substrat présente alors l'état de surface visible dans la figure 12.5 Les cavités 10 sont alors remplies du matériau constitutif des inserts 3. Si celui-ci est du cuivre, il est tout simplement électrodéposé par électrolyse sur la surface, et remplit un peu plus que les cavités 10 (figure 13).
L'excédent de matériau des inserts 3 est alors éliminé par polissage mécano-chimique jusqu'à mettre à jour le matériau de la couche superficielle 2. Il n'y a plus qu'à recouvrir les inserts 3, à présent en place comme on peut voir sur la figure 14. Pour cela, on procède au dépôt d'une fine couche du matériau de la couche superficielle 2 de façon à recouvrir les inserts 3, cela peut être à nouveau fait par PECVD (TEOS ou Silane). Finalement, la surface obtenue (figure 15) est éventuellement planarisée par des méthodes connues (polissage mécano-chimique) pour augmenter l'aptitude de la surface au collage contre une couche 4 à transférer.

Claims (12)

  1. REVENDICATIONS1. Substrat temporaire (100) pour le transfert d'une couche mince (4) d'un substrat d'origine à un substrat définitif, caractérisé en ce qu'il comprend une couche superficielle (2) comportant une pluralité d'inserts (3) constitués d'un matériau présentant un coefficient d'expansion thermique différent de celui du matériau constituant le reste de la couche superficielle (2).
  2. 2. Substrat temporaire selon la revendication précédente, dans lequel la couche superficielle (2) recouvre une partie principale (1) du substrat temporaire (100), la partie principale (1) étant constituée d'un matériau choisi parmi au moins l'un des matériaux suivants : Si, SiC, SiGe, du verre, une céramique, un alliage métallique.
  3. 3. Substrat temporaire selon l'une des revendications précédentes, dans lequel la couche superficielle (2) est constituée d'un matériau choisi parmi au moins l'un des matériaux suivants : tétraethoxysilane, silane.
  4. 4. Substrat temporaire selon l'une des revendications précédentes, dans lequel les inserts (3) sont constitués de cuivre.
  5. 5. Substrat temporaire selon l'une des revendications précédentes, dans lequel les inserts (3) sont répartis dans la couche superficielle (2) selon un motif régulier.
  6. 6. Substrat temporaire selon la revendication précédente, dans lequel les inserts (3) sont répartis selon un damier.
  7. 7. Substrat temporaire selon l'une des revendications 5 et 6, dans lequel les inserts (3) sont deux à deux séparés d'une distance équivalente à leur largeur.
  8. 8. Substrat temporaire selon la revendication précédente, dans lequel la largeur des inserts (3) et/ou leur espacement est compris entre 250 et 500 pm.
  9. 9. Substrat temporaire selon l'une des revendications précédentes, dans lequel les inserts (3) sont recouverts d'une épaisseur du matériau de la couche superficielle (2) inférieure à 5000A.
  10. 10. Procédé de transfert d'une couche mince (4) d'un substrat d'origine (5) à un substrat définitif (8) via un substrat temporaire (100) conforme à l'une quelconque des revendications précédentes, comprenant des étapes de : - collage de la face supérieure de la couche mince (4) sur le substrat temporaire (100) : - traitement thermique entrainant la formation de zones de décollement (6) entre la face supérieure de la couche mince et le substrat temporaire (100) ; - élimination du substrat d'origine (5) ; - collage de la face inférieure de la couche mince sur le substrat définitif (8) ; - décollement des zones de la surface du substrat temporaire (10) encore collées à la face supérieure de la couche mince (4) par action mécanique.
  11. 11. Procédé de fabrication d'un substrat démontable (100) selon l'une des revendications 1 à 10, comprenant des étapes de : - dépôt de la couche superficielle (2) sur une partie principale 5 10- gravure de la couche superficielle (2) pour y former des cavités (10) ; - dépôt d'une couche du matériau constituant les inserts (3) de façon à remplir les cavités (10) ; - polissage mécano-chimique de la couche du matériau constituant les inserts (3) jusqu'à mettre à jour le matériau de la couche superficielle (2) ; - dépôt d'une fine couche du matériau de la couche superficielle (2) de façon à recouvrir les inserts (3).
  12. 12. Procédé selon la revendication précédente, dans lequel les dépôts de matériau de la couche superficielle (2) s'effectuent par dépôt chimique en phase vapeur assisté par plasma.
FR1055767A 2010-07-15 2010-07-15 Substrat temporaire, procede de transfert et procede de fabrication Active FR2962848B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1055767A FR2962848B1 (fr) 2010-07-15 2010-07-15 Substrat temporaire, procede de transfert et procede de fabrication
US12/897,409 US20120012244A1 (en) 2010-07-15 2010-10-04 Temporary substrate, transfer method and production method
US13/174,363 US9275888B2 (en) 2010-07-15 2011-06-30 Temporary substrate, transfer method and production method
PCT/EP2011/061779 WO2012007435A1 (fr) 2010-07-15 2011-07-11 Substrat temporaire, procédé de traitement et procédé de production
TW100124765A TWI518759B (zh) 2010-07-15 2011-07-13 暫時基材、處理方法及生產方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1055767A FR2962848B1 (fr) 2010-07-15 2010-07-15 Substrat temporaire, procede de transfert et procede de fabrication

Publications (2)

Publication Number Publication Date
FR2962848A1 true FR2962848A1 (fr) 2012-01-20
FR2962848B1 FR2962848B1 (fr) 2014-04-25

Family

ID=43567954

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1055767A Active FR2962848B1 (fr) 2010-07-15 2010-07-15 Substrat temporaire, procede de transfert et procede de fabrication

Country Status (4)

Country Link
US (1) US20120012244A1 (fr)
FR (1) FR2962848B1 (fr)
TW (1) TWI518759B (fr)
WO (1) WO2012007435A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201400302D0 (en) * 2014-01-08 2014-02-26 Vodafone Ip Licensing Ltd Telecommunications network

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US20040009683A1 (en) * 2002-07-04 2004-01-15 Kabushiki Kaisha Toshiba Method for connecting electronic device
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
FR2866982A1 (fr) * 2004-02-27 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
EP1889887A1 (fr) * 2006-08-14 2008-02-20 Nitto Denko Corporation Feuille adhésive, son processus de production, et procédé de découpe de feuille de céramique multicouches

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7494896B2 (en) * 2003-06-12 2009-02-24 International Business Machines Corporation Method of forming magnetic random access memory (MRAM) devices on thermally-sensitive substrates using laser transfer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US20040009683A1 (en) * 2002-07-04 2004-01-15 Kabushiki Kaisha Toshiba Method for connecting electronic device
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
FR2866982A1 (fr) * 2004-02-27 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
EP1889887A1 (fr) * 2006-08-14 2008-02-20 Nitto Denko Corporation Feuille adhésive, son processus de production, et procédé de découpe de feuille de céramique multicouches

Also Published As

Publication number Publication date
FR2962848B1 (fr) 2014-04-25
WO2012007435A1 (fr) 2012-01-19
TWI518759B (zh) 2016-01-21
US20120012244A1 (en) 2012-01-19
TW201209899A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
EP0950257B1 (fr) Procede de fabrication d'un film mince sur un support
EP1651560B1 (fr) Structure empilée et procédé pour la fabriquer
EP1155442B1 (fr) Procede de realisation d'une structure multicouche a contraintes internes controlees
EP1299905B1 (fr) Procede de decoupage d'un bloc de materiau et de formation d'un film mince
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
WO2001011667A1 (fr) Procede de transfert d'une couche mince comportant une etape de surfragilisation
EP1952441A1 (fr) Procede de fabrication d un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces
EP2608252B1 (fr) Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante
WO2010049657A1 (fr) Procede de formation d'une couche monocristalline dans le domaine micro-electronique
WO2011161122A1 (fr) Procede de transfert d'une couche mince de silicium monocristallin
FR2942911A1 (fr) Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
EP3692577B1 (fr) Procede de report de structures electroluminescentes
EP1631982B1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
EP3495894B1 (fr) Procédé de fabrication d'un composant horloger
FR2962848A1 (fr) Substrat temporaire, procede de transfert et procede de fabrication
EP3552226B1 (fr) Procédé de transfert de couches minces
FR3073083A1 (fr) Procede de fabrication d'un film sur un feuillet flexible
EP1133684B1 (fr) Structure micro-usinee a membrane deformable et son procede de realisation
WO2024184336A1 (fr) Procede de fabrication d'une structure comprenant une pluralite de cavites enterrees
EP3840032A1 (fr) Procédé d'élaboration d'un empilement multicouche de type semi-conducteur-sur-isolant
WO2021191527A1 (fr) Procede de fabrication d'une structure empilee
WO2020188168A1 (fr) Procede de transfert d'une couche utile sur un substrat support
FR3115399A1 (fr) Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe
WO2002076881A1 (fr) Procede de fabrication d'une structure a membrane micro-usinee

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15