CN102349149A - 利用电路层转移制造多层结构的方法 - Google Patents

利用电路层转移制造多层结构的方法 Download PDF

Info

Publication number
CN102349149A
CN102349149A CN2010800111593A CN201080011159A CN102349149A CN 102349149 A CN102349149 A CN 102349149A CN 2010800111593 A CN2010800111593 A CN 2010800111593A CN 201080011159 A CN201080011159 A CN 201080011159A CN 102349149 A CN102349149 A CN 102349149A
Authority
CN
China
Prior art keywords
substrate
microcomponent
bonding
layer
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800111593A
Other languages
English (en)
Other versions
CN102349149B (zh
Inventor
A·卡斯泰
M·布鲁卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102349149A publication Critical patent/CN102349149A/zh
Application granted granted Critical
Publication of CN102349149B publication Critical patent/CN102349149B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

一种制造复合结构的方法，包括在第一衬底(100)的一面上制造第一层微元件(110)的制造步骤，在制造所述微元件(110)的过程中，所述第一衬底贴合地固定在第一支撑件(121)的固定表面(121a)上；还包括将第一衬底(100)的包含该层微元件(110)的面键合到第二衬底(200)上的键合步骤。在所述键合步骤期间，第一衬底(100)贴合地固定在第二支撑件(221)上，该第二支撑件(221)的固定表面(221a)的平面度小于或等于在第一层微元件(110)的制造过程中采用的第一支撑件(120)的平面度。

Description

利用电路层转移制造多层结构的方法
技术领域
本发明涉及通过将由初始衬底形成的至少一层转移到最终衬底上而制造的多层半导体结构(也称为多层半导体晶片)的领域，所述层例如对应于初始衬底的形成多个微元件的部分。
背景技术
三维元件集成技术(3D-集成)需要将一层或多层微元件转移到最终衬底上，所述最终衬底本身可能合并有微元件。该转移的一层或多层包括至少部分在初始衬底上制造的微元件(电子、光电子等元件)，然后所述层堆叠在最终衬底上。主要因为存在于单层上的微元件尺寸很小且数量很大，每个转移的层必须以极高的精确度放置在最终衬底上，从而与下面的层非常严密地对齐。进一步地，可能需要在层转移之后对层进行处理，例如形成其他微元件，从而暴露表面上的微元件、产生相互连接等等；考虑到层中存在的元件，所述处理也必须以极高的精确度进行。
然而，申请人认识到转移之后存在的环境即便可能，也是非常难以形成与转移之前形成的所有微元件对齐的额外的微元件。
结合图1A到1F描述了这种未对齐现象，其描述了通过将形成在初始衬底上的微元件层转移到最终衬底，之后在键合后的初始衬底的暴露表面上形成额外的微元件层，从而制造三维结构的示例。图1A描述了初始衬底10，其具有自己特有的形状或“固有几何特征”。事实上，如图1A中故意夸大的，并且用网格(虚线)使变形区可视化的表示所示，初始衬底10是由半导体材料的晶片构成，该晶片具有测微尺度(onthe micrometric scale)的变形，该变形主要对应于弯曲(bow)以及翘曲(warp)或屈曲(buckle)。根据从晶片的中值表面到中心的位置的测量，晶片弯曲的特征为晶片的凹陷或凸出变形，而翘曲的特征是对应于在晶片的整个中值表面上中值表面相对于参考平面的最大距离和最小距离之间的差的变形。这两类变形意味着可以刻画晶片的固有几何特征；简单来说，这可以归类为芯片类型几何特征。
如图1B和1C所示，第一组微元件11形成在初始衬底10的表面上。微元件11是利用掩模通过光刻界定的，所述掩模界定了用于形成对应于要制造的微元件11的图形的区域。当通过光刻界定微元件11时，初始衬底10固定在衬底承载装置12上。衬底承载装置包括支撑压盘12a，初始衬底10例如通过静电系统或与支撑压盘12a相关联的吸入系统贴合地(flush)固定在支撑压盘12a上。衬底承载装置12可以在“硬化”位置固定初始衬底10，即在该位置中，相比于没有被该装置12固定的相同衬底表现的变形，初始衬底10的弯曲/翘曲类型的变形减小了。换言之，微元件11是形成在最初稍微应变(在张力或压力下)的衬底上，一旦衬底从装置12上释放，应力就会松弛。该应力的水平也与在界定微元件的步骤中衬底承受的温度有关，该温度可能是环境的周围环境温度，或衬底承载装置施加的受控温度。
如图1D所示，然后使包括微元件11的初始衬底10的表面与最终衬底20的一个表面紧密接触。进行初始衬底10和最终衬底20之间的键合，例如优选地通过晶片键合。因此，获得了衬底10和20之间的键合界面处的微元件11的掩埋层。如图1E所示，在键合之后，初始衬底10被薄化从而移除该层微元件11之上存在的材料的一部分。因此获得了由最终衬底20和对应于初始衬底10的剩余部分的层10a形成的复合结构30。
一旦被键合到最终衬底20上，初始衬底10的几何特征就与图1A中其最初具有的几何特征不同了。键合后初始衬底10的该新的几何特征特别是由以下事实造成的：最终衬底20也具有包括弯曲/翘曲变形的固有的几何特征，这些变形与初始衬底10中最初显出的变形不同。因此，当初始衬底10与最终衬底20紧密接触时，初始衬底10和最终衬底20必须至少部分地适应彼此的几何特征，这就在初始衬底10和最终衬底20的每一个中产生了张应力和压应力区。当它们松弛时，这些应力导致了初始衬底的几何特征的改变，即初始衬底的最初的弯曲/翘曲类型变形的改变。
初始衬底10的几何特征的这种改变在其薄化之后(图1E)甚至更为显著。一旦薄化，初始衬底10的剩余部分(对应于层10a)的厚度比最终衬底20的厚度小得多，这样最终衬底20“强加”其几何特征给作为整体的结构上的更大的区域。这样层10a就必须符合最终衬底20的几何特征，因此进一步偏离初始衬底10的开始的几何特征。
如图1F所示，制造三维结构的接下来的步骤是在薄化的初始衬底10的暴露的表面上形成第二层微元件12。为了界定微元件12与掩埋的微元件11对齐，采用了与用于形成微元件11的光刻掩模相似的光刻掩模。转移层，像层10a一样，通常在微元件的水平处和形成层的晶片的水平处包括标记，通过定位和对齐工具在光刻过程中执行的技术处理步骤中使用这些标记。
然而，即便采用了定位工具，在一些微元件11和12之间仍存在偏移，例如图1F中所示的偏移Δ11、Δ44或Δ88(分别对应于微元件对111/121、114/124和118/128之间观察到的偏移)。当形成微元件11时，最终衬底20和层10a形成的复合结构30同样贴合地固定在与装置12相同的衬底承载装置13的支撑压盘13a上。复合结构30上，特别是在层10a上强加的应力(张力和压力)区，至少部分地与形成微元件11期间存在的应力区不同，因为层10a具有的弯曲/翘曲变形方面的几何特征与键合和薄化之前衬底10表现的变形不同。因此，这导致了两层微元件11和12之间的未对齐现象(也称为覆盖现象)，这可能是两层的微元件之间的短路或连接错误的来源。因此覆盖现象导致制造的多层半导体晶片的质量和价值降低。由于对加强微元件小型化以及增加每层的微元件集成密度的持续需求，这一现象的影响越来越严重。
光刻工具包括用于矫正某些覆盖模式的算法(旋转、平移等)，可应用于试图使界定或形成元件的两个步骤之间的覆盖最小化。然而，已经观察到该未对齐并不是均匀的(即不能够归纳到基本变换)；因此，不可能以总体的令人满意的方式矫正光刻曝光从而为晶片的每个暴露的区域获得满意的覆盖的最大值(例如小于100nm(纳米)或50nm)。操纵晶片的每个区域的光刻曝光的参数的矫正在工业上是不令人满意的，因此寻求优化可能导致覆盖的参数组是非常重要的。
进一步地，当微元件层转移到具有第一微元件层的最终衬底上时，在要将每层的微元件之间互联的时候，能够最小化每层的微元件之间的覆盖是非常重要的。在这种情况下，不可能通过光刻补偿两层的微元件之间存在的覆盖。
发明内容
本发明的目的是提出一种方案，在多层或复合结构的制造过程中，该方案能够减少形成于第一衬底的一个表面上的微元件与转移到第二衬底之后后续形成于所述衬底的另一表面上的微元件之间的覆盖和变形现象。
为达此目的，本发明提出了一种制造复合结构的方法，包括在第一衬底的一面上制造第一层微元件的制造步骤，在制造所述微元件的过程中，所述第一衬底贴合地固定在第一支撑件的固定表面上；还包括将第一衬底的包含该层微元件的所述面键合到第二衬底上的键合步骤；所述方法的特征在于，在所述键合步骤期间，第一衬底或第二衬底贴合地固定在第二支撑件上，该第二支撑件的固定表面的平面度小于或等于在微元件的制造过程中采用的第一支撑件的平面度。
因此，在键合期间，通过将两个衬底中的一个贴合地固定在具有固定表面(即贴合地固定衬底的表面)的支撑件上，其表面的平面度等于或小于形成微元件期间采用的支撑件的固定表面的平面度，这大大减小了在后续的形成额外的微元件层期间的覆盖和变形的风险。
通过在键合期间固定第一衬底的几何结构，至少在弯曲/翘曲类型的变形方面(与形成微元件时出现的变形相似)，可以在在第一衬底的另一面形成额外的微元件层时重新获得该几何结构。即便一旦在键合之后被释放，例如由于相比于第二衬底在几何特征方面的差异，第一衬底的几何特征不同了，当将第二衬底贴合地固定在平面度与制造微元件期间使用的平坦参考支撑件相似的支撑件上的时候，第一衬底重新获得其在键合时出现的几何特征。以该方式，在与包含第一层微元件的面相对的第一衬底的面上或所述第一层的暴露的面上形成第二层微元件期间，改善了光刻掩模与第一层的微元件或所述层的第一面之间的对齐的可靠性，并因此改善了晶片的质量和价值。
根据本发明的一具体特征，第一支撑件的固定表面的平面度小于或等于2μm(微米)。
根据本发明的一方面，在所述键合步骤期间，所述第一衬底贴合地固定在所述第二支撑件上。
根据本发明的另一方面，在所述键合步骤期间，至少所述第一衬底保持在与其在制造第一层微元件的步骤期间经受的温度基本相同(优选地相差小于或等于±0.5℃)的温度。
根据本发明的另一方面，在所述键合步骤期间，所述第一衬底和所述第二衬底保持在基本相同的温度。所述第一衬底和所述第二衬底之间的温度差优选地小于或等于±0.5℃。
根据本发明的一具体特征，该方法在键合步骤之后包括薄化所述第一衬底的薄化步骤。
根据本发明的另一具体特征，该方法进一步包括在与包含第一层微元件的面相对的所述第一衬底的面上制造第二层微元件的步骤。
该方法在所述键合步骤之前，可以包括在第一衬底的包含第一层微元件的面上形成氧化物层的步骤。
根据本发明的一具体方面，所述第一衬底由SOI类型结构构成。
在制造第一层微元件的步骤和键合步骤期间，可采用包含支撑压盘的衬底承载装置，第一衬底贴合在支撑压盘上，所述衬底承载装置能够将第一衬底贴合地固定在所述支撑压盘上。
所述第一衬底可以通过吸力(真空泵)、毛细吸力(衬底贴合地固定在例如由大理石形成的刚性支撑件上，并通过毛细吸力保持在其上)、或静电力贴合地固定在所述支撑压盘上。在进行真空键合时，使用静电力特别有用。
本发明还提出一种用于晶片键合衬底的设备，所述设备包括衬底承载装置，其特征在于所述衬底承载装置包括用于平面度小于或等于2微米的衬底的固定表面。
根据本发明的键合设备的一个特征，所述衬底承载装置适用于接收直径为200mm(毫米)或300mm的圆形衬底(晶片)。
根据本发明键合设备的另一特征，该设备还具有包围所述衬底承载装置的处理腔室，所述处理腔室包括温度控制装置。
附图说明
通过由非限制性示例给出的，参考附图的对本发明的具体实施方式的以下描述，本发明的其他特征和优点将更加明显，其中：
图1A到1F是显示了三维结构的制造的现有技术的图示；
图2A到2E是显示了利用本发明的组合方法的三维结构的制造的图示；
图3是在图2A到2E描述的三维结构的制造过程中采用的步骤的流程图。
具体实施方式
本发明总的应用于复合结构的制造，该复合结构的制造至少包括将包含元件的第一衬底或晶片键合(例如通过晶片键合)到第二衬底或晶片上。
如上文所述，在键合之后，第一衬底的几何特征与其元件形成时所具有的几何特征不同。因此，在所述键合之后，在第一衬底的结构中产生了偏移，该偏移造成了在最初形成的元件和后续形成的元件之间的覆盖和变形。
为了最小化这些现象并且使得后续元件的制造与键合之前形成于第一衬底上的元件对齐，本发明提出在键合期间，将两个衬底中的一个固定在具有固定表面的支撑件上，该固定表面的平面度近似于或小于用于在元件的形成期间固定第一衬底的支撑件的平面度。在键合期间使用的该支撑件的固定表面的平面度优选地小于元件形成时使用的支撑件的平面度。
支撑件的固定表面对应于与衬底相贴合的表面，即支撑件的该表面与衬底接触。取决于所采用的支撑件的类型，该固定表面可能是连续的或非连续的表面。例如，在采用利用静电或毛细吸引系统固定衬底的支撑件时，支撑件通常具有连续的固定表面，其在衬底支撑件相贴合时整体与衬底接触。相反地，在采用利用吸力固定衬底的支撑件时，例如支撑件可在其表面上具有槽或腔，经由槽或腔的吸力可以固定衬底。在这种情况下，支撑件的固定表面对应于位于槽或腔周围的支撑件的表面，即当衬底贴合地固定于支撑件时与该衬底接触的表面。
在本发明中，平面度对应于支撑件的固定表面的最低点和最高点之间的距离的值。举例来说，X微米的平面度意味着指定表面的每个点位于分开xμm的两个平行的平面之间。
下面参考图2A到2E和图3来描述根据本发明的一个实施例的通过将形成于初始衬底上的微元件层转移到最终衬底上，从而制造三维结构的方法。衬底是直径可为150mm、200mm或300mm的晶片。
三维结构的制造开始于在晶片的衬底或初始衬底100上形成第一组微元件110(图2A，步骤S1)。微元件110可以是全部元件和/或仅为全部元件的部分。在本文描述的示例中，初始衬底100是直径为300mm的SOI(绝缘体上硅)类型晶片，其包含同样由硅组成的支撑101上的硅层103、位于该层和硅支撑之间的掩埋氧化物层102(例如由SiO2形成)。
初始衬底100还可由其他类型的多层结构或由单层结构构成。
采用可以界定用于形成对应于要制造的微元件110的图形的区域的掩模，通过光刻形成微元件110。
根据本发明，当通过光刻形成微元件110时，初始衬底100被固定在衬底承载装置120上。衬底承载装置包括具有固定表面121a的支撑压盘121，利用与该支撑压盘121相关联的静电系统，初始衬底100贴合地固定在该固定表面121a上。支撑压盘121的固定表面121a的平面度通常是2微米(μm)或更小。
在形成微元件之后，为了为键合作准备，将氧化物(例如SiO2)层104沉积于包含微元件110的初始衬底100的表面(步骤S2，图2B)。可选地，在初始衬底的背面(即不包含微元件110的面)可以形成补偿层，从而减小可能由元件的形成而引起的弯曲和/或翘曲。
接下来，准备氧化物层104的表面104a以及由硅制成的最终衬底或晶片200的表面200a，从而将它们键合(步骤S3)。可在层104a的表面上提供例如由铜制成的，并与微元件110的全部或部分接触的金属管脚，从而能够使所述微元件与最终衬底中存在的其他微元件接触。如初始衬底一样，最终衬底200也可包括氧化物层，以及可选的，其键合面上的金属管脚。为准备表面而采取的处理随着要获得的键合能量而改变。如果要获得标准键合能量，即相对较弱的键合能量，可通过化学机械抛光，随后清洁来进行准备。可选地，如果要获得两个衬底之间的高键合能量，表面的准备包括RCA类型清洁(即适用于去除粒子和碳氢化合物的SC1处理(NH4OH，H2O2，，H2O)和适用于去除金属污染物的SC2处理(HCl，H2O2，H2O)的组合)、等离子体表面活化、以及额外的清洗和随后的擦洗。
在一变形中，最终衬底200也可包括直接形成在其上或在前面的转移步骤中形成的元件。
根据本发明，在键合过程中，两个衬底中的一个的背面被固定在具有固定表面的支撑件上，固定表面的平面度近似于或小于在微元件的形成期间使用的支撑件的平面度，即平面度为2微米或更小，优选地小于2微米。如图2C所示，初始衬底100的背面被固定在衬底承载装置200上，衬底承载装置200属于键合设备(图2C中未示出)。衬底承载装置包括具有固定表面221a的支撑压盘221，初始衬底100的背面通过与该支撑压盘221相关联的静电系统贴合地固定在该固定表面221a上。支撑压盘221的固定表面221a的平面度是2μm或更小，优选地小于2μm。
如这里所述的示例所示，优选地，将已经在其上形成了元件的初始衬底放置并贴合地固定在支撑件上。在这种情况下，将初始衬底固定在支撑件上意味着可补偿所述衬底的弯曲和/或翘曲，特别是在衬底不包含补偿层或者表面准备步骤导致了这种变形的产生的时候。进一步地，使衬底的背面与支撑件接触可能导致缺陷(擦伤、微粒污染物等)的产生，因此优选地，使初始衬底的背面与支撑件接触，因为该背面将后续被薄化。
一旦初始衬底被放置并贴合地固定在衬底承载装置220的支撑压盘221上，最终衬底200被放置在初始衬底上从而使初始衬底的表面104a与最终衬底200的表面紧密接触，以便通过晶片键合来键合(步骤S4)。通过晶片键合来键合的技术本身是已知的。值得一提的是通过晶片键合来键合的原理是基于使两表面直接接触，即不采用特殊的材料(粘合剂、蜡状物、焊料等等)。这种操作要求用于键合的表面是充分平滑的，没有粒子或污染物，并且充分地靠在一起，从而能够引发接触，通常距离为几纳米或更小。这样两个表面之间的吸引力足够高以产生分子粘附(要键合的两个表面的原子和分子之间的电子相互作用的吸引力(范德华力)的和引起的键合)。
接下来，通过工具(例如铁笔)在最终衬底200的上表面上的精细挤压来进行通过适当晶片键合的键合，从而引发键合波的传播(步骤S5)。工具施加的点可例如位于晶片的中心或边缘。工具产生的机械压强可能在1MPa(兆帕斯卡)到33.3MPa的范围内，并且施加到1mm2(平方毫米)或更小的承受表面。然后在两个衬底接触的整个表面上(键合界面)，两个衬底通过晶片键合键合到了一起。从而在衬底100和200之间的键合界面上产生了微元件110的掩埋层。
在键合期间，优选地控制衬底的温度。为达此目的，键合设备可例如包括包围该衬底承载装置的封闭腔室。可通过属于该腔室的温度控制装置(对腔室中的气氛的加热和/或冷却系统)和/或属于该衬底承载装置的温度控制装置(在支撑压盘中循环的冷却液和/或集成在该支撑压盘中的加热装置)来调节衬底的温度，
根据第一方面，衬底100和200保持在基本近似的温度。两个衬底之间的温度差优选为±0.5℃或更小。
通过在准备键合衬底(擦洗、清洗、使接触等)和键合步骤期间，在键合设备的封闭腔室中将气氛保持在受控温度，可将衬底的温度精确地控制在参考温度。在其上进行键合的支撑压盘的温度以及施加给衬底的液体(清洁、擦洗)的温度也根据参考温度来控制。
优选地，还确保在键合期间，优选地在键合准备步骤期间，温度基本近似于(相对±0.5℃)微元件110通过光刻形成于固定在衬底承载装置120上的初始衬底100上的温度。这避免了任何扩张效应和在这些不同步骤之间产生覆盖的效应。
在键合之后，得到的结构经受适当的热处理(低于500℃)从而提高两个衬底之间的键合能量，并使得其中一个衬底后续能够被薄化。
如图2D所示，初始衬底100被薄化从而去除微元件层110上方存在的部分材料(步骤S7)。可特别通过化学机械剖光(CMP)、化学刻蚀、或沿之前通过原子注入形成于衬底中的弱化平面的断裂或碎裂来进行初始衬底100的薄化。当初始衬底是如本文的SOI类型衬底时，可有利地采用掩埋的绝缘层作为化学刻蚀的阻止层从而界定剩余层100a的厚度。可选地，如果初始衬底是从块状材料(bulk material)形成的，当形成元件时，可在其中形成长管脚，例如由在衬底表面上规则间隔的金属材料形成的管脚，从而阻止机械薄化(抛光)。
因此，由最终衬底200和对应于初始衬底100的剩余部分的层100a，形成了复合结构300。
如图2E所示，制造三维结构的下一步骤包括在初始薄化衬底100的暴露表面中形成第二层微元件140(图2E，步骤S8)。微元件140可对应于微元件110的互补部分，从而形成完整的元件和/或与微元件140共同工作的不同的元件。为了形成与掩埋的微元件110对齐的微元件140，采用与用于形成微元件110的光刻掩模相似的光刻掩模。
如同形成微元件110一样，由最终衬底200和层100a形成的复合结构300被固定在与装置120一样的衬底承载装置130的支撑压盘130上，即具有静电固定系统的压盘，其表面的平面度为2微米或更小。然后将光刻掩模施加到层100a的自由表面。
在一变形中，三维结构由层的堆叠构成，每个层已通过本发明的组合方法转移(第一层可已经位于最终衬底上)，每层与直接相邻层对齐。
通过本发明的制造复合结构的方法，可以无变形地，或者至少是减少变形地将初始衬底100键合到最终衬底，以这样的方式，在初始衬底100转移到最终衬底200之前或之后，将不会观察到微元件110的显著偏移。因此可以均匀的方式在晶片的整个表面上，将这些残留的偏移限制到小于200nm，或者甚至小于100nm的值。因此，即便是在初始衬底的转移之后，也可容易地形成与微元件110对齐的微元件140，甚至是尺寸非常小(例如小于1μm)的微元件140。这意味着，例如，可通过金属连接使两层中的微元件，或相同层的两个不同表面上的微元件互联，从而使不良互联的风险最小化。
因此，本发明的方法意味着可消除或至少减少在将电路层转移到另一层或转移到支撑衬底的过程中的覆盖现象，并可制造质量很好的多层半导体晶片。

Claims (16)

1.一种制造复合结构(300)的方法，包括在第一衬底(100)的一面上制造第一层微元件(110)的制造步骤，在制造所述微元件(110)的过程中，所述第一衬底贴合地固定在第一支撑件(121)的固定表面(121a)上；还包括将所述第一衬底(100)的包含该层微元件(110)的面键合到第二衬底(200)上的键合步骤；所述方法的特征在于，在所述键合步骤期间，所述第一衬底或所述第二衬底贴合地固定在第二支撑件(221)上，该第二支撑件(221)的固定表面(221a)的平面度小于或等于在第一层微元件(110)的制造过程中采用的第一支撑件(120)的平面度。
2.根据权利要求1所述的方法，其特征在于，第一支撑件(121)的固定表面(121a)的平面度小于或等于2μm。
3.根据权利要求1或2所述的方法，其特征在于，在所述键合步骤期间，所述第一衬底(100)贴合地固定在所述第二支撑件(221)上。
4.根据权利要求1到3中任意一项所述的方法，其特征在于，在所述键合步骤期间，所述第一衬底和所述第二衬底(100，200)保持在基本相等的温度。
5.根据权利要求1到3中任意一项所述的方法，其特征在于，在所述键合步骤期间，至少第一衬底(100)的温度保持基本等于在制造第一层微元件(110)的步骤期间所述第一衬底的温度。
6.根据权利要求4或5所述的方法，其特征在于在，所述键合步骤期间，所述第一衬底和所述第二衬底(100，200)之间的温度差小于或等于±0.5℃。
7.根据权利要求1到6中任意一项所述的方法，其特征在于，该方法在键合步骤之后包括薄化所述第一衬底(100)的薄化步骤。
8.根据权利要求1到7中任意一项所述的方法，其特征在于，所述第二衬底(200)包括微元件。
9.根据权利要求1到8中任意一项所述的方法，其特征在于，该方法还包括在与包含第一层微元件(110)的面相对的所述第一衬底(100)的面上制造第二层微元件(140)的步骤。
10.根据权利要求1到9中任意一项所述的方法，其特征在于，该方法在所述键合步骤之前包括在所述第一衬底(100)的包含第一层微元件(110)的面上形成氧化物层(104)的步骤。
11.根据权利要求1到10中任意一项所述的方法，其特征在于所述第一衬底(100)由SOI类型结构构成。
12.根据权利要求1到11中任意一项所述的方法，其特征在于，在制造第一层微元件(110)的步骤和键合步骤期间，采用了包含支撑压盘(221)的衬底承载装置(220)，所述衬底承载装置能够将所述第一衬底(100)固定在所述支撑压盘(221)的固定表面(221a)上。
13.根据权利要求12所述的方法，其特征在于，所述第一衬底(100)通过吸力、毛细吸力、或静电力贴合地固定在所述支撑压盘(221)上。
14.一种用于分子键合衬底的设备，所述设备包括衬底承载装置(220)，其特征在于，所述衬底承载装置包括用于平面度小于或等于2微米的衬底的固定表面(221a)。
15.根据权利要求14所述的设备，其特征在于，所述衬底承载装置适用于接收直径为200mm或300mm的圆形衬底。
16.根据权利要求14或15所述的设备，其特征在于，该设备进一步包括包围所述衬底承载装置的处理腔室，所述处理腔室包括温度控制装置。
CN201080011159.3A 2009-03-12 2010-03-04 利用电路层转移制造多层结构的方法 Expired - Fee Related CN102349149B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0951543A FR2943177B1 (fr) 2009-03-12 2009-03-12 Procede de fabrication d'une structure multicouche avec report de couche circuit
FR0951543 2009-03-12
PCT/EP2010/052765 WO2010102943A1 (en) 2009-03-12 2010-03-04 A method of fabricating a multilayer structure with circuit layer transfer

Publications (2)

Publication Number Publication Date
CN102349149A true CN102349149A (zh) 2012-02-08
CN102349149B CN102349149B (zh) 2014-12-17

Family

ID=41110979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080011159.3A Expired - Fee Related CN102349149B (zh) 2009-03-12 2010-03-04 利用电路层转移制造多层结构的方法

Country Status (9)

Country Link
US (1) US8932938B2 (zh)
EP (1) EP2406820A1 (zh)
JP (1) JP5640272B2 (zh)
KR (1) KR101379887B1 (zh)
CN (1) CN102349149B (zh)
FR (1) FR2943177B1 (zh)
SG (1) SG173813A1 (zh)
TW (1) TWI475640B (zh)
WO (1) WO2010102943A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347497A (zh) * 2013-08-02 2015-02-11 三星显示有限公司 显示装置的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US9190269B2 (en) * 2010-03-10 2015-11-17 Purdue Research Foundation Silicon-on-insulator high power amplifiers
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
FR2978864B1 (fr) * 2011-08-02 2014-02-07 Soitec Silicon On Insulator Procede de correction de desalignement de positions sur une premiere plaque collee sur une deuxieme plaque
TWI541928B (zh) * 2011-10-14 2016-07-11 晶元光電股份有限公司 晶圓載具
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
TWI611578B (zh) * 2017-06-14 2018-01-11 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
CN116982151A (zh) * 2021-03-16 2023-10-31 维耶尔公司 环架键合工具以及利用键合工具校正表面不均匀性的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410679A1 (en) * 1989-07-25 1991-01-30 Shin-Etsu Handotai Company Limited Method for preparing a substrate for forming semiconductor devices
US5478782A (en) * 1992-05-25 1995-12-26 Sony Corporation Method bonding for production of SOI transistor device
JPH10256107A (ja) * 1997-03-13 1998-09-25 Canon Inc 基板処理装置及びその方法並びに基板の製造方法
US20040110320A1 (en) * 2001-03-02 2004-06-10 Bernard Aspar Method for producing thin layers on a specific support and an application thereof
US20050178495A1 (en) * 2002-03-25 2005-08-18 Bernard Aspar Method for transferring elements between substrates
FR2866982A1 (fr) * 2004-02-27 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
WO2006078631A2 (en) * 2005-01-18 2006-07-27 Suss Micro Tec Inc. High-throughput bond tool
CN1886769A (zh) * 2003-11-28 2006-12-27 株式会社半导体能源研究所 制造显示设备的方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
JPH02152221A (ja) * 1988-12-02 1990-06-12 Sony Corp Ｓｏｉ基板の製造方法
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH04372163A (ja) * 1991-06-20 1992-12-25 Sony Corp 貼り合わせ基板の製造方法
JPH05152181A (ja) 1991-11-28 1993-06-18 Fujitsu Ltd Ｓｏｉ基板の製造方法および製造装置
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
US5843832A (en) 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
JPH09148207A (ja) * 1995-11-22 1997-06-06 Mitsubishi Heavy Ind Ltd 三次元ｌｓｉ積層装置
JPH09196933A (ja) 1996-01-19 1997-07-31 Canon Inc プローブとプローブの作製方法、及びプローブユニット、並びにこれを用いた情報記録再生装置
US5962792A (en) 1997-06-02 1999-10-05 The Penn State Research Foundation Beam strain gauge
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP3437540B2 (ja) * 2000-09-19 2003-08-18 キヤノン株式会社 半導体部材及び半導体装置の製造方法
JP2002190435A (ja) 2000-10-11 2002-07-05 Sumitomo Metal Ind Ltd 基板の接合処理方法及び接合処理装置
JP4698018B2 (ja) 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
US20020127821A1 (en) 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
US6969667B2 (en) 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
JP2005528782A (ja) 2002-04-15 2005-09-22 ショット アーゲー 基板およびコンポジット要素の接続方法
WO2004027880A2 (en) 2002-09-17 2004-04-01 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
JP2004235465A (ja) 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
US20040262772A1 (en) 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2005061227A1 (ja) 2003-12-24 2005-07-07 Teijin Limited 積層体
US7318368B2 (en) 2004-02-11 2008-01-15 Tmc Design Corporation Radio frequency jammer
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7060592B2 (en) 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
US7553695B2 (en) 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
JP2006303087A (ja) 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
TWI310583B (en) 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
JP5046366B2 (ja) 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
WO2007069376A1 (ja) * 2005-12-12 2007-06-21 Murata Manufacturing Co., Ltd. 位置合わせ装置、接合装置及び位置合わせ方法
US7648851B2 (en) 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
FR2910707B1 (fr) 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP4442671B2 (ja) 2007-09-21 2010-03-31 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
FR2931014B1 (fr) 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410679A1 (en) * 1989-07-25 1991-01-30 Shin-Etsu Handotai Company Limited Method for preparing a substrate for forming semiconductor devices
US5478782A (en) * 1992-05-25 1995-12-26 Sony Corporation Method bonding for production of SOI transistor device
JPH10256107A (ja) * 1997-03-13 1998-09-25 Canon Inc 基板処理装置及びその方法並びに基板の製造方法
US20040110320A1 (en) * 2001-03-02 2004-06-10 Bernard Aspar Method for producing thin layers on a specific support and an application thereof
US20050178495A1 (en) * 2002-03-25 2005-08-18 Bernard Aspar Method for transferring elements between substrates
CN1886769A (zh) * 2003-11-28 2006-12-27 株式会社半导体能源研究所 制造显示设备的方法
FR2866982A1 (fr) * 2004-02-27 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
WO2006078631A2 (en) * 2005-01-18 2006-07-27 Suss Micro Tec Inc. High-throughput bond tool

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347497A (zh) * 2013-08-02 2015-02-11 三星显示有限公司 显示装置的制造方法
CN104347497B (zh) * 2013-08-02 2019-03-26 三星显示有限公司 显示装置的制造方法

Also Published As

Publication number Publication date
WO2010102943A1 (en) 2010-09-16
KR101379887B1 (ko) 2014-04-01
JP5640272B2 (ja) 2014-12-17
FR2943177B1 (fr) 2011-05-06
US8932938B2 (en) 2015-01-13
CN102349149B (zh) 2014-12-17
FR2943177A1 (fr) 2010-09-17
KR20110120328A (ko) 2011-11-03
SG173813A1 (en) 2011-09-29
TW201041085A (en) 2010-11-16
EP2406820A1 (en) 2012-01-18
US20120028440A1 (en) 2012-02-02
TWI475640B (zh) 2015-03-01
JP2012520556A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
CN102349149A (zh) 利用电路层转移制造多层结构的方法
US8163570B2 (en) Method of initiating molecular bonding
KR101189714B1 (ko) 분자 결합에 의한 웨이퍼 조립 방법
US8871611B2 (en) Method for molecular adhesion bonding at low pressure
CN102341900B (zh) 制造热膨胀系数局部适应的异质结构的方法
CN102804337B (zh) 通过分子键合来键合的方法
CN110310896B (zh) 用于接合基板的接触表面的方法
EP2418678B1 (en) Method for molecular adhesion bonding at low pressure
Dragoi et al. 3D integration by wafer-level aligned wafer bonding
CN112701128B (zh) Son结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Fa Guobeierni

Patentee after: SOITEC

Address before: Fa Guobeierni

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20210203

Address after: Kanagawa Prefecture, Japan

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Fa Guobeierni

Patentee before: SOITEC

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

CF01 Termination of patent right due to non-payment of annual fee