JP3321882B2 - 基板はり合わせ方法 - Google Patents
基板はり合わせ方法Info
- Publication number
- JP3321882B2 JP3321882B2 JP06298093A JP6298093A JP3321882B2 JP 3321882 B2 JP3321882 B2 JP 3321882B2 JP 06298093 A JP06298093 A JP 06298093A JP 6298093 A JP6298093 A JP 6298093A JP 3321882 B2 JP3321882 B2 JP 3321882B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- substrates
- pressure
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/159—Strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Description
【０００１】
【産業上の利用分野】本発明は、基板はり合わせ方法に
関する。本発明は、２枚の基板を接合してはり合わせ基
板を形成する場合に汎用することができる。例えば、２
枚の半導体ウェーハをはり合わせて半導体の接合体ウェ
ーハを形成する場合に利用することができる。また、半
導体装置等電子部品の構造として用いられているＳＯＩ
（Ｓｉｌｉｃｏｎ ｏｎ ｌｎｓｕｌａｔｏｒ) 構造
（これは絶縁部上にシリコン部分を存在させて、このシ
リコン部分に各種半導体素子を形成するような手法で、
主に電子材料の分野で利用されている）の形成手段の一
つとして、絶縁部が形成されたシリコン基板の該絶縁部
がわの面に別の基板をはり合わせ、シリコン基板を研磨
することによって絶縁部上にシリコン部分が存在する構
造とする技術が知られており、これは一般に、はり合わ
せＳＯＩなどと称されているが、かかるはり合わせＳＯ
Ｉを形成する場合にも利用できる（はり合わせ技術につ
いては、例えば日経マグローヒル社「ＮＩＫＫＥＩ Ｍ
ＩＣＲＯＤＥＶＩＣＥＳ」１９８８年３月号８４頁参
照）。
関する。本発明は、２枚の基板を接合してはり合わせ基
板を形成する場合に汎用することができる。例えば、２
枚の半導体ウェーハをはり合わせて半導体の接合体ウェ
ーハを形成する場合に利用することができる。また、半
導体装置等電子部品の構造として用いられているＳＯＩ
（Ｓｉｌｉｃｏｎ ｏｎ ｌｎｓｕｌａｔｏｒ) 構造
（これは絶縁部上にシリコン部分を存在させて、このシ
リコン部分に各種半導体素子を形成するような手法で、
主に電子材料の分野で利用されている）の形成手段の一
つとして、絶縁部が形成されたシリコン基板の該絶縁部
がわの面に別の基板をはり合わせ、シリコン基板を研磨
することによって絶縁部上にシリコン部分が存在する構
造とする技術が知られており、これは一般に、はり合わ
せＳＯＩなどと称されているが、かかるはり合わせＳＯ
Ｉを形成する場合にも利用できる（はり合わせ技術につ
いては、例えば日経マグローヒル社「ＮＩＫＫＥＩ Ｍ
ＩＣＲＯＤＥＶＩＣＥＳ」１９８８年３月号８４頁参
照）。
【０００２】
【従来の技術】ＳＯＩ基板の作成法としては、絶縁膜を
介して２枚の基板ウェーハをはり合わせる基板はり合わ
せ法、酸素をイオン注入しその後熱処理をすることによ
り基板中に絶縁用酸化膜を形成するＳＩＭＯＸ法、絶縁
膜上のポリまたはアモルファス・シリコンを溶融し単結
晶化する溶融再結晶化法等が知られている。
介して２枚の基板ウェーハをはり合わせる基板はり合わ
せ法、酸素をイオン注入しその後熱処理をすることによ
り基板中に絶縁用酸化膜を形成するＳＩＭＯＸ法、絶縁
膜上のポリまたはアモルファス・シリコンを溶融し単結
晶化する溶融再結晶化法等が知られている。
【０００３】このうち基板はり合わせ法は、大面積かつ
高品質の結晶が得られるので、近年盛んに研究開発が行
われるようになってきている。基板はり合わせ法では、
例えば５インチ径のウェーハでは６００μｍ程度の厚さ
のウェーハを２枚絶縁膜を介してはり合わせた後、一方
のウェーハを数μｍ以下（例えば０．１μｍ）の厚さま
で薄膜化して、ＳＯＩ基板を作成できる。
高品質の結晶が得られるので、近年盛んに研究開発が行
われるようになってきている。基板はり合わせ法では、
例えば５インチ径のウェーハでは６００μｍ程度の厚さ
のウェーハを２枚絶縁膜を介してはり合わせた後、一方
のウェーハを数μｍ以下（例えば０．１μｍ）の厚さま
で薄膜化して、ＳＯＩ基板を作成できる。
【０００４】基板はり合わせ法では、薬液、例えば過酸
化水素と硫酸の混液による処理によって表面に形成した
ＯＨ基同士の吸着力によってはり合わせる方法が知られ
ている。この際、はり合わせ界面に気泡を生じないこと
が重要となる。従来のこのようなはり合わせＳＯＩ構造
の形成における問題点について、図９及び図１０を参照
して説明する。
化水素と硫酸の混液による処理によって表面に形成した
ＯＨ基同士の吸着力によってはり合わせる方法が知られ
ている。この際、はり合わせ界面に気泡を生じないこと
が重要となる。従来のこのようなはり合わせＳＯＩ構造
の形成における問題点について、図９及び図１０を参照
して説明する。
【０００５】図９（ａ）に示すようなシリコン基板１
（一般に高平坦度シリコンウェーハを用いる。これを基
板Ａとする）の一方のがわの面をフォトリソグラフィー
技術やエッチング技術を用いてパターニングし、更にこ
の面にＳｉＯ2 膜を形成すること等によって絶縁部２を
形成する。これによって、図９（ｂ）に示すように、シ
リコン基板１の一方のがわに絶縁部２が形成された構造
が得られる。絶縁部２は、パターニングされたシリコン
基板１の表面形状に従って、図示の如く凹凸をもった膜
として形成される。図９（ｂ）の構造に、更にこの絶縁
部２上に接合膜３としてポリシリコン膜を形成して、図
９（ｃ）のようにする。接合膜３（ポリシリコン膜）
は、後の工程で別の基板（図１０（ａ）にＢで示す基板
４）をはり合わせる際に高度な平滑なはり合わせ面を形
成するためのものである。
（一般に高平坦度シリコンウェーハを用いる。これを基
板Ａとする）の一方のがわの面をフォトリソグラフィー
技術やエッチング技術を用いてパターニングし、更にこ
の面にＳｉＯ2 膜を形成すること等によって絶縁部２を
形成する。これによって、図９（ｂ）に示すように、シ
リコン基板１の一方のがわに絶縁部２が形成された構造
が得られる。絶縁部２は、パターニングされたシリコン
基板１の表面形状に従って、図示の如く凹凸をもった膜
として形成される。図９（ｂ）の構造に、更にこの絶縁
部２上に接合膜３としてポリシリコン膜を形成して、図
９（ｃ）のようにする。接合膜３（ポリシリコン膜）
は、後の工程で別の基板（図１０（ａ）にＢで示す基板
４）をはり合わせる際に高度な平滑なはり合わせ面を形
成するためのものである。
【０００６】次に、ポリシリコン膜である接合膜３の表
面を平坦化研磨し、高度な平滑な面とする（図９
（ｄ））。
面を平坦化研磨し、高度な平滑な面とする（図９
（ｄ））。
【０００７】この接合膜３の研磨面に、別の基板４（こ
れを基板Ｂとする）を密着させる。密圧着によって両面
は接合し、この結果図１０（ａ）に示すような接合構造
が得られる。一般には、両面に介在する水ないし水酸基
の作用による水素結合によって、しっかりとした接合が
達成されると言われている。これを通常、熱して熱接合
させ、きわめて強固なはり合わせを達成する。はり合わ
せ強度は一般に２００ｋｇ／ｃｍ2 以上であり、場合に
よっては２，０００ｋｇ／ｃｍ2 にもなる。はり合わせ
る別の基板４（基板Ｂ）は、基板１（基板Ａ）と同様な
シリコン基板を用いるのが通常である。はり合わせ後加
熱工程を経ることが多いので、熱膨脹等の物性が等しい
ものでないと、不都合が生じるおそれがあるからであ
る。このような問題がなければ、例えば図９，図１０に
示す従来技術にあっては別の基板４は支持台としての役
割を果たすだけであるので、これは必ずしもシリコン基
板である必要はない。但し、はり合わせる別の基板４
（基板Ｂ）の方にも素子を形成する場合は、素子形成可
能な半導体基板であることが要される。
れを基板Ｂとする）を密着させる。密圧着によって両面
は接合し、この結果図１０（ａ）に示すような接合構造
が得られる。一般には、両面に介在する水ないし水酸基
の作用による水素結合によって、しっかりとした接合が
達成されると言われている。これを通常、熱して熱接合
させ、きわめて強固なはり合わせを達成する。はり合わ
せ強度は一般に２００ｋｇ／ｃｍ2 以上であり、場合に
よっては２，０００ｋｇ／ｃｍ2 にもなる。はり合わせ
る別の基板４（基板Ｂ）は、基板１（基板Ａ）と同様な
シリコン基板を用いるのが通常である。はり合わせ後加
熱工程を経ることが多いので、熱膨脹等の物性が等しい
ものでないと、不都合が生じるおそれがあるからであ
る。このような問題がなければ、例えば図９，図１０に
示す従来技術にあっては別の基板４は支持台としての役
割を果たすだけであるので、これは必ずしもシリコン基
板である必要はない。但し、はり合わせる別の基板４
（基板Ｂ）の方にも素子を形成する場合は、素子形成可
能な半導体基板であることが要される。
【０００８】次に、側周部の面取り等を行う。その後、
基板１の表面を研削し、図１０（ｂ）の構造とする。こ
の表面研削は、絶縁部２が露出する前で止める。
基板１の表面を研削し、図１０（ｂ）の構造とする。こ
の表面研削は、絶縁部２が露出する前で止める。
【０００９】図１０（ｂ）は、図１０（ａ）と上下が逆
になっているが、これは、面取りや、研削のため、上下
を逆にして基板１を上側にしたためである。
になっているが、これは、面取りや、研削のため、上下
を逆にして基板１を上側にしたためである。
【００１０】次いで、選択研磨を行う。ここでは、丁度
絶縁部２が露出するまで、精密な仕上げの研磨で行う。
これにより、図１０（ｃ）に示すように、凹凸のある絶
縁部２に囲まれて、この絶縁部２上にシリコン部分１０
が存在する構造が得られる。このように絶縁部２上にシ
リコン部分１０が存在する構造（ＳＯＩ構造）につい
て、そのシリコン部１０に各種素子を形成する。図１０
（ｃ）の構造であると、各シリコン部１０が絶縁部２に
囲まれているので、当初より素子分離がなされた構成と
なっている。
絶縁部２が露出するまで、精密な仕上げの研磨で行う。
これにより、図１０（ｃ）に示すように、凹凸のある絶
縁部２に囲まれて、この絶縁部２上にシリコン部分１０
が存在する構造が得られる。このように絶縁部２上にシ
リコン部分１０が存在する構造（ＳＯＩ構造）につい
て、そのシリコン部１０に各種素子を形成する。図１０
（ｃ）の構造であると、各シリコン部１０が絶縁部２に
囲まれているので、当初より素子分離がなされた構成と
なっている。
【００１１】図１０は図示の明瞭のため１つのシリコン
部１０を大きく図示したが、実際はこのような微細なシ
リコン部分１０が数多く集合している。
部１０を大きく図示したが、実際はこのような微細なシ
リコン部分１０が数多く集合している。
【００１２】上述したようなはり合わせＳＯＩ構造の形
成において、はり合わせた界面に気泡ができる時があ
る。図１０で説明すると、図１０（ａ）において、基板
１上のシリコン膜３面と、基板４をはり合わせる時、こ
の界面に気泡が生ずることがある。基板の接着面がとも
に平坦な面同士のはり合わせでは、その接触点が多点と
なり易く、気泡が入り易くなるからである。気泡は、例
えば０．５ｍｍ〜５ｍｍ程度の大きさで発生することが
ある。
成において、はり合わせた界面に気泡ができる時があ
る。図１０で説明すると、図１０（ａ）において、基板
１上のシリコン膜３面と、基板４をはり合わせる時、こ
の界面に気泡が生ずることがある。基板の接着面がとも
に平坦な面同士のはり合わせでは、その接触点が多点と
なり易く、気泡が入り易くなるからである。気泡は、例
えば０．５ｍｍ〜５ｍｍ程度の大きさで発生することが
ある。
【００１３】気泡が生じた部分は、接合面が密着してい
ないので、充分な接合はなされず、剥がれやすくなる。
例えば、図１０（ｂ）の表面研削後、基板４上の基板１
がわの膜の膜厚は４〜２０μｍ、通常は５〜１０μｍ程
度の薄い膜となるため、気泡が存在していると、容易に
剥がれる。これは汚染源となり、素子形成に重要な影響
を及ぼすことがある。例えば、研磨により、ウェーハに
キズ（スクラッチ）を発生させることがある。このよう
に気泡による剥離は汚染となって、素子の信頼性を損な
う。図１０（ｃ）の状態であると、基板４上のシリコン
部分１０がわの膜の膜厚は更に薄く、３〜４μｍ程度に
なり、ここで剥がれると、同様に汚染源となるし、更に
は、不良な素子となってしまうことがある。
ないので、充分な接合はなされず、剥がれやすくなる。
例えば、図１０（ｂ）の表面研削後、基板４上の基板１
がわの膜の膜厚は４〜２０μｍ、通常は５〜１０μｍ程
度の薄い膜となるため、気泡が存在していると、容易に
剥がれる。これは汚染源となり、素子形成に重要な影響
を及ぼすことがある。例えば、研磨により、ウェーハに
キズ（スクラッチ）を発生させることがある。このよう
に気泡による剥離は汚染となって、素子の信頼性を損な
う。図１０（ｃ）の状態であると、基板４上のシリコン
部分１０がわの膜の膜厚は更に薄く、３〜４μｍ程度に
なり、ここで剥がれると、同様に汚染源となるし、更に
は、不良な素子となってしまうことがある。
【００１４】このため、両基板のはり合わせ部に気泡が
発生しないようにする必要がある。
発生しないようにする必要がある。
【００１５】従来、はり合わせＳＯＩの形成に際して、
はり合わせる両基板の間に気泡が生じないようにするた
め、図７（Ａ）〜（Ｃ）に示すように、一方の基板４を
支持する第１の支持部１３と、他方の基板１である例え
ば半導体ウェーハを支持する第２の支持治具１４を用
い、この第２の支持治具１４は被支持基板１の表面を凸
状にして、基板４に向かって凸になるようにしてはり合
わせを行う技術が採用されている（図は明瞭のため、極
端に凸状に示してある）。
はり合わせる両基板の間に気泡が生じないようにするた
め、図７（Ａ）〜（Ｃ）に示すように、一方の基板４を
支持する第１の支持部１３と、他方の基板１である例え
ば半導体ウェーハを支持する第２の支持治具１４を用
い、この第２の支持治具１４は被支持基板１の表面を凸
状にして、基板４に向かって凸になるようにしてはり合
わせを行う技術が採用されている（図は明瞭のため、極
端に凸状に示してある）。
【００１６】ところが上記したような技術では、一方の
基板１を凸状に反らせてはり合わせを行うので、パター
ンの伸び縮みがわずかとは言え生じ得るものである。即
ち、基板接着面が凸状面の場合は、デバイスパターンを
形成してある基板の場合では、その凸状曲率に応じたパ
ターンの伸びが生じたままはり合わされることになり、
従って、次の露光プロセスにおいてパターンピッチが合
わなくなり、パターンズレ不良が生じるおそれがあっ
た。また、基板１を支持する第２の支持治具１４を例え
ば真空チャックに構成しても、必ずしも良好な凸状に基
板１を支持できるとは限らない。更にまた、はり合わせ
て平坦な接合基板を形成する時、即ち図７（Ｂ）の状態
から図７（Ｃ）の状態に接合が行われる時に良好なぴっ
たりとした接合がなされず、これによりパターンの伸縮
などが生じてしまうことがある。このため、上述したよ
うにいずれか一方でも基板を凸状に支持するはり合わせ
技術では、パターンの微細化が進んでいる昨今の要求に
対応することは難しい。
基板１を凸状に反らせてはり合わせを行うので、パター
ンの伸び縮みがわずかとは言え生じ得るものである。即
ち、基板接着面が凸状面の場合は、デバイスパターンを
形成してある基板の場合では、その凸状曲率に応じたパ
ターンの伸びが生じたままはり合わされることになり、
従って、次の露光プロセスにおいてパターンピッチが合
わなくなり、パターンズレ不良が生じるおそれがあっ
た。また、基板１を支持する第２の支持治具１４を例え
ば真空チャックに構成しても、必ずしも良好な凸状に基
板１を支持できるとは限らない。更にまた、はり合わせ
て平坦な接合基板を形成する時、即ち図７（Ｂ）の状態
から図７（Ｃ）の状態に接合が行われる時に良好なぴっ
たりとした接合がなされず、これによりパターンの伸縮
などが生じてしまうことがある。このため、上述したよ
うにいずれか一方でも基板を凸状に支持するはり合わせ
技術では、パターンの微細化が進んでいる昨今の要求に
対応することは難しい。
【００１７】上記問題を解決して、気泡の発生を防止で
きるとともに、良好な状態での接合がなされ、パターン
の伸縮などの不都合の生じない基板はり合わせを達成す
べく、特願平４−１６０２６８においては、図８に示す
技術が提案されている。
きるとともに、良好な状態での接合がなされ、パターン
の伸縮などの不都合の生じない基板はり合わせを達成す
べく、特願平４−１６０２６８においては、図８に示す
技術が提案されている。
【００１８】この技術は、２枚の基板１，４をはり合わ
せてはり合わせ基板を形成する際、一方の基板１が他方
の基板４に対してほぼ均一なわずかな間隙７をもつ状態
に両基板を近接させ（図８（ｂ））、次いで、両基板
１，４の少なくともいずれか一方の基板の一点を、他方
の基板に対して押し（図８（ｃ））、これにより該一点
から両基板同士の吸着力による接合を進行させて、両基
板１，４のはり合わせを行うものである。
せてはり合わせ基板を形成する際、一方の基板１が他方
の基板４に対してほぼ均一なわずかな間隙７をもつ状態
に両基板を近接させ（図８（ｂ））、次いで、両基板
１，４の少なくともいずれか一方の基板の一点を、他方
の基板に対して押し（図８（ｃ））、これにより該一点
から両基板同士の吸着力による接合を進行させて、両基
板１，４のはり合わせを行うものである。
【００１９】一方の基板１が他方の基板４に対してほぼ
均一なわずかな間隙をもつ状態に両基板を近接させる手
段は、一方の基板１を他方の基板４に対して重力方向で
近接させ、両基板間に空気が介在することにより両基板
間がわずかに離間して静止することによって行ったり、
両基板１，４間の静電反発力によって行ったりすること
ができる。
均一なわずかな間隙をもつ状態に両基板を近接させる手
段は、一方の基板１を他方の基板４に対して重力方向で
近接させ、両基板間に空気が介在することにより両基板
間がわずかに離間して静止することによって行ったり、
両基板１，４間の静電反発力によって行ったりすること
ができる。
【００２０】なお図８中、４０は排気、３１は通気性部
材、３２はこれを囲って支持する支持部である。
材、３２はこれを囲って支持する支持部である。
【００２１】上記技術では、図５に示すように、表面処
理によりＯＨ基を形成したウェーハＡ，Ｂの一方のウェ
ーハＡを平坦なウェーハ・チャック３０に例えば真空吸
着し（図５（ａ））、これに他方のウェーハＢを重ね
る。この段階では界面に気体（空気等雰囲気ガス）が有
るためはり合わせは始まらない。図５（ｂ）に示すよう
に部分的に加圧をすると、ＯＨ基同士の吸着力によりは
り合わせが始まる。界面の気体を排除しながらはり合わ
せが進行するため気泡の無いはり合わせができる。
理によりＯＨ基を形成したウェーハＡ，Ｂの一方のウェ
ーハＡを平坦なウェーハ・チャック３０に例えば真空吸
着し（図５（ａ））、これに他方のウェーハＢを重ね
る。この段階では界面に気体（空気等雰囲気ガス）が有
るためはり合わせは始まらない。図５（ｂ）に示すよう
に部分的に加圧をすると、ＯＨ基同士の吸着力によりは
り合わせが始まる。界面の気体を排除しながらはり合わ
せが進行するため気泡の無いはり合わせができる。
【００２２】
【発明が解決しようとする課題】しかしながら、上記の
方法によると、図６に示すようにウェーハＢ（基板１）
は吸着して界面の気体が排除された部分と気体が残存し
ている部分の差で反りを生ずる。反りの量はウェーハの
弾性による反りを戻す力と排気抵抗の釣り合いで決ま
る。
方法によると、図６に示すようにウェーハＢ（基板１）
は吸着して界面の気体が排除された部分と気体が残存し
ている部分の差で反りを生ずる。反りの量はウェーハの
弾性による反りを戻す力と排気抵抗の釣り合いで決ま
る。
【００２３】ここで生ずる問題は 反りによりウェーハＢの下面は延ばされた状態でウェ
ーハＡ（基板４）とはり合わされることになり、界面に
ストレスが内包される。 ウェーハに予めパターンが形成されている場合にはパ
ターンの伸縮が生じる。最終的なウェーハの大きさは
Ａ，Ｂのうち薄膜化されないウェーハが元の大きさに戻
ると考えられるので、パターン伸縮は次の表１のように
現れると考えられる。
ーハＡ（基板４）とはり合わされることになり、界面に
ストレスが内包される。 ウェーハに予めパターンが形成されている場合にはパ
ターンの伸縮が生じる。最終的なウェーハの大きさは
Ａ，Ｂのうち薄膜化されないウェーハが元の大きさに戻
ると考えられるので、パターン伸縮は次の表１のように
現れると考えられる。
【００２４】
【表１】
【００２５】パターン伸縮が問題になるのは、フォトリ
ソグラフィ工程の重ね合わせ精度で、はり合わせ前に形
成されたパターンにはり合わせ後マスク・パターンを重
ね合わせる精度である。現在生産レベルで許される最大
誤差は最小パターン線幅の１／３〜１／４である。例え
ば０．２５μｍルールのプロセスでは０．０６μｍ程度
である。２０ｍｍ□のチップを想定すると３ｐｐｍに相
当する。３ｐｐｍにはフォト・レジスト工程でのずれ、
加工でのバラツキも含まれるので、はり合わせ後のウェ
ーハの伸縮は３ｐｐｍより十分小さくなければならな
い。
ソグラフィ工程の重ね合わせ精度で、はり合わせ前に形
成されたパターンにはり合わせ後マスク・パターンを重
ね合わせる精度である。現在生産レベルで許される最大
誤差は最小パターン線幅の１／３〜１／４である。例え
ば０．２５μｍルールのプロセスでは０．０６μｍ程度
である。２０ｍｍ□のチップを想定すると３ｐｐｍに相
当する。３ｐｐｍにはフォト・レジスト工程でのずれ、
加工でのバラツキも含まれるので、はり合わせ後のウェ
ーハの伸縮は３ｐｐｍより十分小さくなければならな
い。
【００２６】また 図４にウェーハ上に酸化膜を形成した例を示すよう
に、はり合わせ前のウェーハは既にプロセスによって数
ｐｐｍの伸縮を受けている。はり合わせ工程でこのウェ
ーハの伸縮を補正し小さくできればはり合わせ前のプロ
セスの自由度が増す。
に、はり合わせ前のウェーハは既にプロセスによって数
ｐｐｍの伸縮を受けている。はり合わせ工程でこのウェ
ーハの伸縮を補正し小さくできればはり合わせ前のプロ
セスの自由度が増す。
【００２７】
【発明の目的】本発明は、このような従来の問題点に着
目して創案されたものであって、基板のはり合わせ時の
伸縮、及びはり合わせ後の伸縮の小さい基板はり合わせ
方法を提供しようとするものである。
目して創案されたものであって、基板のはり合わせ時の
伸縮、及びはり合わせ後の伸縮の小さい基板はり合わせ
方法を提供しようとするものである。
【００２８】
【００２９】
【課題を解決するための手段】 請求項１ の発明は、表面
の吸着力により基板同士をはり合わせてはり合わせ基板
を形成する基板はり合わせ方法において、表面吸着を開
始する前の基板間の圧力が、大気圧以下であることを特
徴とする基板はり合わせ方法であって、これにより上記
目的を達成するものである。
の吸着力により基板同士をはり合わせてはり合わせ基板
を形成する基板はり合わせ方法において、表面吸着を開
始する前の基板間の圧力が、大気圧以下であることを特
徴とする基板はり合わせ方法であって、これにより上記
目的を達成するものである。
【００３０】請求項２の発明は、表面吸着を開始する前
の基板間の圧力が０．２〜０．５気圧であることを特徴
とする請求項１に記載の基板はり合わせ方法であって、
これにより上記目的を達成するものである。好ましく
は、基板間の圧力を０．３気圧として実施できる。
の基板間の圧力が０．２〜０．５気圧であることを特徴
とする請求項１に記載の基板はり合わせ方法であって、
これにより上記目的を達成するものである。好ましく
は、基板間の圧力を０．３気圧として実施できる。
【００３１】請求項３の発明は、表面の吸着力により基
板同士をはり合わせてはり合わせ基板を形成する基板は
り合わせ方法において、表面吸着を開始する前の基板間
を、空気より粘性の小さいガスで充填することを特徴と
する基板はり合わせ方法であって、これにより上記目的
を達成するものである。例えば、Ｈ２ガスを用いて実施
することができる。
板同士をはり合わせてはり合わせ基板を形成する基板は
り合わせ方法において、表面吸着を開始する前の基板間
を、空気より粘性の小さいガスで充填することを特徴と
する基板はり合わせ方法であって、これにより上記目的
を達成するものである。例えば、Ｈ２ガスを用いて実施
することができる。
【００３２】請求項４の発明は、表面吸着を開始する前
の基板間の圧力が、大気圧以下であることを特徴とする
請求項３に記載の基板はり合わせ方法であって、これに
より上記目的を達成するものである。
の基板間の圧力が、大気圧以下であることを特徴とする
請求項３に記載の基板はり合わせ方法であって、これに
より上記目的を達成するものである。
【００３３】
【作 用】本発明によれば、基板間の圧力またはガス種
の制御により、はり合わせ基板の反り量を制御して、伸
縮を小さくでき、また、前工程での伸縮が大きい基板で
は、逆の変形を与えて、はり合わせ後の伸縮を小さくで
きる。即ち、本発明では、基板間の雰囲気ガスの圧力と
種類を変えることにより、気泡の少ないはり合わせ方法
の特徴を損なうことなく、はり合わせ後のウェーハの伸
縮を小さくできる。
の制御により、はり合わせ基板の反り量を制御して、伸
縮を小さくでき、また、前工程での伸縮が大きい基板で
は、逆の変形を与えて、はり合わせ後の伸縮を小さくで
きる。即ち、本発明では、基板間の雰囲気ガスの圧力と
種類を変えることにより、気泡の少ないはり合わせ方法
の特徴を損なうことなく、はり合わせ後のウェーハの伸
縮を小さくできる。
【００３４】
【実施例】以下、本発明の具体的な実施例を図面を参照
して説明する。なお当然のことではあるが、本発明は実
施例により限定を受けるものではない。
して説明する。なお当然のことではあるが、本発明は実
施例により限定を受けるものではない。
【００３５】実施例１ 本実施例について、図１〜図３を用いて説明する。この
実施例は本発明を、２枚の半導体ウェーハをはり合わせ
て、パターン形成用ＳＯＩ構造を有するはり合わせ半導
体ウェーハの形成に適用したものである。本実施例によ
れば、基板はり合わせにおいて、基板の伸び縮みと気泡
の混入を大幅に減少させることができるばかりでなく、
基板伸縮を防止できる。
実施例は本発明を、２枚の半導体ウェーハをはり合わせ
て、パターン形成用ＳＯＩ構造を有するはり合わせ半導
体ウェーハの形成に適用したものである。本実施例によ
れば、基板はり合わせにおいて、基板の伸び縮みと気泡
の混入を大幅に減少させることができるばかりでなく、
基板伸縮を防止できる。
【００３６】本実施例の基板はり合わせ前の状態を図２
に示し、次のはり合わせ開始の吸着開始前の状態を図１
に示し、吸着はり合わせ後の状態を図３に示す。
に示し、次のはり合わせ開始の吸着開始前の状態を図１
に示し、吸着はり合わせ後の状態を図３に示す。
【００３７】本実施例は、図１に示すように、表面の吸
着力により基板１，４同士をはり合わせてはり合わせ基
板を形成する基板はり合わせ方法において、両基板１，
４間（図示の符号７の部分）の圧力または両基板間のガ
ス種を選択してはり合わせを行うものであり、特に表面
吸着を開始する前の基板１，４間の圧力が、大気圧以
下、特に０．２〜０．５気圧、特に略０．３気圧とする
とともに、表面吸着を開始する前の基板間を、空気より
も粘性の小さいガス、特に水素ガスで充填したものであ
る。
着力により基板１，４同士をはり合わせてはり合わせ基
板を形成する基板はり合わせ方法において、両基板１，
４間（図示の符号７の部分）の圧力または両基板間のガ
ス種を選択してはり合わせを行うものであり、特に表面
吸着を開始する前の基板１，４間の圧力が、大気圧以
下、特に０．２〜０．５気圧、特に略０．３気圧とする
とともに、表面吸着を開始する前の基板間を、空気より
も粘性の小さいガス、特に水素ガスで充填したものであ
る。
【００３８】更に詳しくは、本実施例においては、先
ず、はり合わせたい基板１，４は、基板面同士の水素結
合力を十分に利用するため、予め表面を親水性処理をほ
どこし、ゴミ等の付着も無い状態で用いる。親水性処理
は、フッ酸処理で基板１，４の表面がＳｉ清浄面とな
るようにし、次いで直ちにアンモニア−過酸化水素水
混合液で処理すること（のみでもよい）で行える。こ
の処理で基板表面がＯＨリッチになることにより、結合
力が高まると考えられる。
ず、はり合わせたい基板１，４は、基板面同士の水素結
合力を十分に利用するため、予め表面を親水性処理をほ
どこし、ゴミ等の付着も無い状態で用いる。親水性処理
は、フッ酸処理で基板１，４の表面がＳｉ清浄面とな
るようにし、次いで直ちにアンモニア−過酸化水素水
混合液で処理すること（のみでもよい）で行える。こ
の処理で基板表面がＯＨリッチになることにより、結合
力が高まると考えられる。
【００３９】図２に示すように、パターニングされた基
板１（ウェーハＢ）と、これをはり合わせるための基板
４（ウェーハＡ）を、チャンバー８内に設けたチャック
Ｂ，Ａ（３ｂ，３ａ）に固定する。固定手段は、真空チ
ャックを用いてもよく、あるいは静電チャックでもよ
い。
板１（ウェーハＢ）と、これをはり合わせるための基板
４（ウェーハＡ）を、チャンバー８内に設けたチャック
Ｂ，Ａ（３ｂ，３ａ）に固定する。固定手段は、真空チ
ャックを用いてもよく、あるいは静電チャックでもよ
い。
【００４０】次に、チャンバー８内を約０．１気圧に減
圧する。
圧する。
【００４１】続いて、チャンバー８内に水素ガス
（Ｈ2 ）を入れ内部圧力を０．３気圧にする。これによ
りチャンバー８内雰囲気は、０．３気圧の水素ガスとな
る。
（Ｈ2 ）を入れ内部圧力を０．３気圧にする。これによ
りチャンバー８内雰囲気は、０．３気圧の水素ガスとな
る。
【００４２】次にウェーハチャックＢ３ｂにより、基板
１（ウェーハＢ）を基板４（ウェーハＡ）に向い合う位
置まで移動する。両基板１，４間７は、０．３気圧の水
素ガスが充填されていることになる。
１（ウェーハＢ）を基板４（ウェーハＡ）に向い合う位
置まで移動する。両基板１，４間７は、０．３気圧の水
素ガスが充填されていることになる。
【００４３】基板１（ウェーハＢ）を、チャック３ｂか
ら外した後（図１）、チャック３ｂを加圧棒が触れない
位置まで移動する。
ら外した後（図１）、チャック３ｂを加圧棒が触れない
位置まで移動する。
【００４４】加圧棒５を基板１（ウェーハＢ）に接触
し、加圧する（図３）。
し、加圧する（図３）。
【００４５】本実施例では、接触面積１〜１０ｍｍφの
押し棒（本例では、例えば５ｍｍφの押し棒を用いて好
結果を得た）を加圧棒５として用いて、基板１の中心付
近または周辺等、任意の一点を０．５〜５Ｎ（本例で
は、例えば２Ｎとして好結果を得た）程度の荷重で加圧
すると、水素結合力によりはり合わせが開始される。
押し棒（本例では、例えば５ｍｍφの押し棒を用いて好
結果を得た）を加圧棒５として用いて、基板１の中心付
近または周辺等、任意の一点を０．５〜５Ｎ（本例で
は、例えば２Ｎとして好結果を得た）程度の荷重で加圧
すると、水素結合力によりはり合わせが開始される。
【００４６】その後、平坦基板４に添って、基板１は自
然な状態で全面が自己吸着する迄（５インチ直径のウェ
ーハで約３〜１０秒）放置する。
然な状態で全面が自己吸着する迄（５インチ直径のウェ
ーハで約３〜１０秒）放置する。
【００４７】本実施例によれば、平坦基板４に添って吸
着が行われ、かつ基板１，４間の圧力とガス種が制御さ
れているため、基板の伸び縮みが無く、また、気泡の混
入なく、はり合わせが達成される。
着が行われ、かつ基板１，４間の圧力とガス種が制御さ
れているため、基板の伸び縮みが無く、また、気泡の混
入なく、はり合わせが達成される。
【００４８】本実施例において、ガス導入系と排気系に
よりチャンバー内を所定のガスの種類と圧力に設定する
が、最小必要圧力はウェーハ同士の吸着が開始しない、
即ち浮いた状態に保てる圧力とする。かかる最小必要圧
力以上の圧力でウェーハの特性（酸化膜厚等）により制
御を行う。
よりチャンバー内を所定のガスの種類と圧力に設定する
が、最小必要圧力はウェーハ同士の吸着が開始しない、
即ち浮いた状態に保てる圧力とする。かかる最小必要圧
力以上の圧力でウェーハの特性（酸化膜厚等）により制
御を行う。
【００４９】本実施例によれば、はり合わせ後のパター
ンの伸縮を小さくでき、フォトリソグラフィ工程でのは
り合わせ前後の重ね合わせが高精度にできるので、集積
回路の微細化、高集積化ができる。また、ウェーハの伸
縮を小さくできるので内包するストレスを小さくでき、
デバイスの高性能化、高信頼性化ができる。
ンの伸縮を小さくでき、フォトリソグラフィ工程でのは
り合わせ前後の重ね合わせが高精度にできるので、集積
回路の微細化、高集積化ができる。また、ウェーハの伸
縮を小さくできるので内包するストレスを小さくでき、
デバイスの高性能化、高信頼性化ができる。
【００５０】本実施例は、Ｓｉ−Ｓｉの基板のみなら
ず、Ｓｉ−石英基板間等他の材料間でのはり合わせにも
応用できる。
ず、Ｓｉ−石英基板間等他の材料間でのはり合わせにも
応用できる。
【００５１】
【発明の効果】本発明によれば、基板のはり合わせ時の
伸縮、及びはり合わせ後の伸縮の小さい基板はり合わせ
を達成できる。
伸縮、及びはり合わせ後の伸縮の小さい基板はり合わせ
を達成できる。
【図１】実施例１の基板同士の吸着開始前の状態を示す
図である。
図である。
【図２】実施例１の基板同士のはり合わせ前の状態を示
す図である。
す図である。
【図３】実施例１の基板同士の吸着はり合わせ時の状態
を示す図である。
を示す図である。
【図４】酸化膜によるウェーハの伸縮を示すグラフであ
る。
る。
【図５】背景技術を示す図である。
【図６】問題点を示す図である。
【図７】背景技術を示す図である。
【図８】背景技術を示す図である。
【図９】従来技術を示す。
【図１０】従来技術を示す。
１，４ 基板（はり合わせるウェーハ） ７ 基板間の間隙
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 27/12 H01L 21/76
Claims (4)
- 【請求項１】表面の吸着力により基板同士をはり合わせ
てはり合わせ基板を形成する基板はり合わせ方法におい
て、 表面吸着を開始する前の基板間の圧力が、大気圧以下で
あることを特徴とする基板はり合わせ方法。 - 【請求項２】表面吸着を開始する前の基板間の圧力が
０．２〜０．５気圧であることを特徴とする請求項１に
記載の基板はり合わせ方法。 - 【請求項３】表面の吸着力により基板同士をはり合わせ
てはり合わせ基板を形成する基板はり合わせ方法におい
て、 表面吸着を開始する前の基板間を、空気より粘性の小さ
いガスで充填することを特徴とする基板はり合わせ方
法。 - 【請求項４】表面吸着を開始する前の基板間の圧力が、
大気圧以下であることを特徴とする請求項３に記載の基
板はり合わせ方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06298093A JP3321882B2 (ja) | 1993-02-28 | 1993-02-28 | 基板はり合わせ方法 |
| KR1019940003056A KR100298632B1 (ko) | 1993-02-28 | 1994-02-21 | 기판부착방법 |
| US08/200,432 US5769991A (en) | 1993-02-28 | 1994-02-23 | Method and apparatus for wafer bonding |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06298093A JP3321882B2 (ja) | 1993-02-28 | 1993-02-28 | 基板はり合わせ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252015A JPH06252015A (ja) | 1994-09-09 |
| JP3321882B2 true JP3321882B2 (ja) | 2002-09-09 |
Family
ID=13216022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06298093A Expired - Lifetime JP3321882B2 (ja) | 1993-02-28 | 1993-02-28 | 基板はり合わせ方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5769991A (ja) |
| JP (1) | JP3321882B2 (ja) |
| KR (1) | KR100298632B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3720515B2 (ja) * | 1997-03-13 | 2005-11-30 | キヤノン株式会社 | 基板処理装置及びその方法並びに基板の製造方法 |
| JPH1174164A (ja) * | 1997-08-27 | 1999-03-16 | Canon Inc | 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法 |
| US6106657A (en) * | 1998-05-19 | 2000-08-22 | First Light Technology, Inc. | System and method for dispensing a resin between substrates of a bonded storage disk |
| US6383890B2 (en) * | 1997-12-26 | 2002-05-07 | Canon Kabushiki Kaisha | Wafer bonding method, apparatus and vacuum chuck |
| DE60042187D1 (de) | 1999-06-09 | 2009-06-25 | Toshiba Kawasaki Kk | Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren |
| US6319102B1 (en) * | 1999-07-09 | 2001-11-20 | International Business Machines Corporation | Capacitor coupled chuck for carbon dioxide snow cleaning system |
| DE10140133A1 (de) * | 2001-08-16 | 2003-03-13 | Wacker Siltronic Halbleitermat | Verfahren und Vorrichtung zum Herstellen einer klebenden Verbindung zwischen einer Halbleiterscheibe und einer Trägerplatte |
| US6645831B1 (en) | 2002-05-07 | 2003-11-11 | Intel Corporation | Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide |
| FR2851846A1 (fr) * | 2003-02-28 | 2004-09-03 | Canon Kk | Systeme de liaison et procede de fabrication d'un substrat semi-conducteur |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| US6864149B2 (en) * | 2003-05-09 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | SOI chip with mesa isolation and recess resistant regions |
| US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
| US7479441B2 (en) * | 2005-10-14 | 2009-01-20 | Silicon Genesis Corporation | Method and apparatus for flag-less water bonding tool |
| EP2091071B1 (en) | 2008-02-15 | 2012-12-12 | Soitec | Process for bonding two substrates |
| FR2935537B1 (fr) * | 2008-08-28 | 2010-10-22 | Soitec Silicon On Insulator | Procede d'initiation d'adhesion moleculaire |
| FR2943177B1 (fr) | 2009-03-12 | 2011-05-06 | Soitec Silicon On Insulator | Procede de fabrication d'une structure multicouche avec report de couche circuit |
| FR2947380B1 (fr) | 2009-06-26 | 2012-12-14 | Soitec Silicon Insulator Technologies | Procede de collage par adhesion moleculaire. |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| FR2963157B1 (fr) * | 2010-07-22 | 2013-04-26 | Soitec Silicon On Insulator | Procede et appareil de collage par adhesion moleculaire de deux plaques |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| US20120273455A1 (en) * | 2011-04-29 | 2012-11-01 | Clean Energy Labs, Llc | Methods for aligned transfer of thin membranes to substrates |
| AT511384B1 (de) * | 2011-05-11 | 2019-10-15 | Thallner Erich | Verfahren und vorrichtung zum bonden zweier wafer |
| JP2013008921A (ja) * | 2011-06-27 | 2013-01-10 | Toshiba Corp | 半導体製造装置及び製造方法 |
| KR102151902B1 (ko) * | 2011-08-12 | 2020-09-03 | 에베 그룹 에. 탈너 게엠베하 | 기판의 접합을 위한 장치 및 방법 |
| KR102311942B1 (ko) * | 2014-12-23 | 2021-10-13 | 에베 그룹 에. 탈너 게엠베하 | 기판들을 예비고정하기 위한 방법 및 장치 |
| KR20170137050A (ko) | 2015-04-10 | 2017-12-12 | 에베 그룹 에. 탈너 게엠베하 | 2개의 기판을 결합하기 위한 기판 홀더 및 방법. |
| CN117373954A (zh) | 2016-02-16 | 2024-01-09 | Ev 集团 E·索尔纳有限责任公司 | 用于接合衬底的方法与设备 |
| US11056356B1 (en) * | 2017-09-01 | 2021-07-06 | Intel Corporation | Fluid viscosity control during wafer bonding |
| CN111223812B (zh) * | 2018-11-27 | 2022-07-12 | 昆山微电子技术研究院 | 一种晶圆键合加压装置及晶圆键合设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8707529D0 (en) * | 1986-04-09 | 1987-05-07 | Ici Plc | Replacing liquid component of slurry |
| US4883215A (en) * | 1988-12-19 | 1989-11-28 | Duke University | Method for bubble-free bonding of silicon wafers |
| JPH0744135B2 (ja) * | 1989-08-28 | 1995-05-15 | 株式会社東芝 | 半導体基板の接着方法及び接着装置 |
| DE4009090A1 (de) * | 1990-03-21 | 1991-09-26 | Bosch Gmbh Robert | Verfahren zur herstellung von mehrschichtigen siliziumstrukturen |
| US5131968A (en) * | 1990-07-31 | 1992-07-21 | Motorola, Inc. | Gradient chuck method for wafer bonding employing a convex pressure |
-
1993
- 1993-02-28 JP JP06298093A patent/JP3321882B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-21 KR KR1019940003056A patent/KR100298632B1/ko not_active IP Right Cessation
- 1994-02-23 US US08/200,432 patent/US5769991A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100298632B1 (ko) | 2001-11-30 |
| JPH06252015A (ja) | 1994-09-09 |
| US5769991A (en) | 1998-06-23 |
| KR940020468A (ko) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3321882B2 (ja) | 基板はり合わせ方法 | |
| EP0706714B1 (en) | Soi substrate fabrication | |
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| US6110391A (en) | Method of manufacturing a bonding substrate | |
| US5659192A (en) | SOI substrate fabrication | |
| JP5640272B2 (ja) | 回路層転写により多層構造体を製作する方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| US20070148917A1 (en) | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| KR101238679B1 (ko) | 저압에서의 분자 접착 접합 방법 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP2535645B2 (ja) | 半導体基板の製造方法 | |
| JPH0794675A (ja) | 半導体製造装置 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3321827B2 (ja) | はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法 | |
| JP4581349B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP3463345B2 (ja) | 研磨装置および研磨方法と張り合わせ方法 | |
| JP3371145B2 (ja) | 基板はり合わせ方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH10199840A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10335617A (ja) | 半導体基板の製造方法 | |
| JP2000196048A (ja) | Ｓｏｉウェ―ハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |