JPH06252015A - 基板はり合わせ方法 - Google Patents
基板はり合わせ方法Info
- Publication number
- JPH06252015A JPH06252015A JP5062980A JP6298093A JPH06252015A JP H06252015 A JPH06252015 A JP H06252015A JP 5062980 A JP5062980 A JP 5062980A JP 6298093 A JP6298093 A JP 6298093A JP H06252015 A JPH06252015 A JP H06252015A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrates
- laminating
- bonding
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000003475 lamination Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims description 160
- 238000010030 laminating Methods 0.000 claims description 37
- 238000001179 sorption measurement Methods 0.000 claims description 16
- 230000008602 contraction Effects 0.000 abstract description 24
- 235000012431 wafers Nutrition 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 239000010408 film Substances 0.000 description 19
- 239000007789 gas Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/159—Strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Element Separation (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Lining Or Joining Of Plastics Or The Like (AREA)
Abstract
後の伸縮の小さい基板はり合わせ方法を提供する。 【構成】 表面の吸着力により基板1,4同士をはり合
わせてはり合わせ基板を形成する基板はり合わせ方法に
おいて、両基板1,4間7の圧力または両基板間7のガ
ス種を、例えば大気圧以下、あるいはH2 にするなど選
択してはり合わせを行う基板はり合わせ方法。
Description
関する。本発明は、2枚の基板を接合してはり合わせ基
板を形成する場合に汎用することができる。例えば、2
枚の半導体ウェーハをはり合わせて半導体の接合体ウェ
ーハを形成する場合に利用することができる。また、半
導体装置等電子部品の構造として用いられているSOI
(Silicon on lnsulator) 構造
(これは絶縁部上にシリコン部分を存在させて、このシ
リコン部分に各種半導体素子を形成するような手法で、
主に電子材料の分野で利用されている)の形成手段の一
つとして、絶縁部が形成されたシリコン基板の該絶縁部
がわの面に別の基板をはり合わせ、シリコン基板を研磨
することによって絶縁部上にシリコン部分が存在する構
造とする技術が知られており、これは一般に、はり合わ
せSOIなどと称されているが、かかるはり合わせSO
Iを形成する場合にも利用できる(はり合わせ技術につ
いては、例えば日経マグローヒル社「NIKKEI M
ICRODEVICES」1988年3月号84頁参
照)。
介して2枚の基板ウェーハをはり合わせる基板はり合わ
せ法、酸素をイオン注入しその後熱処理をすることによ
り基板中に絶縁用酸化膜を形成するSIMOX法、絶縁
膜上のポリまたはアモルファス・シリコンを溶融し単結
晶化する溶融再結晶化法等が知られている。
高品質の結晶が得られるので、近年盛んに研究開発が行
われるようになってきている。基板はり合わせ法では、
例えば5インチ径のウェーハでは600μm程度の厚さ
のウェーハを2枚絶縁膜を介してはり合わせた後、一方
のウェーハを数μm以下(例えば0.1μm)の厚さま
で薄膜化して、SOI基板を作成できる。
化水素と硫酸の混液による処理によって表面に形成した
OH基同士の吸着力によってはり合わせる方法が知られ
ている。この際、はり合わせ界面に気泡を生じないこと
が重要となる。従来のこのようなはり合わせSOI構造
の形成における問題点について、図9及び図10を参照
して説明する。
(一般に高平坦度シリコンウェーハを用いる。これを基
板Aとする)の一方のがわの面をフォトリソグラフィー
技術やエッチング技術を用いてパターニングし、更にこ
の面にSiO2 膜を形成すること等によって絶縁部2を
形成する。これによって、図9(b)に示すように、シ
リコン基板1の一方のがわに絶縁部2が形成された構造
が得られる。絶縁部2は、パターニングされたシリコン
基板1の表面形状に従って、図示の如く凹凸をもった膜
として形成される。図9(b)の構造に、更にこの絶縁
部2上に接合膜3としてポリシリコン膜を形成して、図
9(c)のようにする。接合膜3(ポリシリコン膜)
は、後の工程で別の基板(図10(a)にBで示す基板
4)をはり合わせる際に高度な平滑なはり合わせ面を形
成するためのものである。
面を平坦化研磨し、高度な平滑な面とする(図9
(d))。
れを基板Bとする)を密着させる。密圧着によって両面
は接合し、この結果図10(a)に示すような接合構造
が得られる。一般には、両面に介在する水ないし水酸基
の作用による水素結合によって、しっかりとした接合が
達成されると言われている。これを通常、熱して熱接合
させ、きわめて強固なはり合わせを達成する。はり合わ
せ強度は一般に200kg/cm2 以上であり、場合に
よっては2,000kg/cm2 にもなる。はり合わせ
る別の基板4(基板B)は、基板1(基板A)と同様な
シリコン基板を用いるのが通常である。はり合わせ後加
熱工程を経ることが多いので、熱膨脹等の物性が等しい
ものでないと、不都合が生じるおそれがあるからであ
る。このような問題がなければ、例えば図9,図10に
示す従来技術にあっては別の基板4は支持台としての役
割を果たすだけであるので、これは必ずしもシリコン基
板である必要はない。但し、はり合わせる別の基板4
(基板B)の方にも素子を形成する場合は、素子形成可
能な半導体基板であることが要される。
基板1の表面を研削し、図10(b)の構造とする。こ
の表面研削は、絶縁部2が露出する前で止める。
になっているが、これは、面取りや、研削のため、上下
を逆にして基板1を上側にしたためである。
絶縁部2が露出するまで、精密な仕上げの研削で行う。
これにより、図10(c)に示すように、凹凸のある絶
縁部2に囲まれて、この絶縁部2上にシリコン部分10
が存在する構造が得られる。このように絶縁部2上にシ
リコン部分10が存在する構造(SOI構造)につい
て、そのシリコン部10に各種素子を形成する。図10
(c)の構造であると、各シリコン部10が絶縁部2に
囲まれているので、当初より素子分離がなされた構成と
なっている。
部10を大きく図示したが、実際はこのような微細なシ
リコン部分10が数多く集合している。
成において、はり合わせた界面に気泡ができる時があ
る。図10で説明すると、図10(a)において、基板
1上のシリコン膜3面と、基板4をはり合わせる時、こ
の界面に気泡が生ずることがある。基板の接着面がとも
に平坦な面同士のはり合わせでは、その接触点が多点と
なり易く、気泡が入り易くなるからである。気泡は、例
えば0.5mm〜5mm程度の大きさで発生することが
ある。
ないので、充分な接合はなされず、剥がれやすくなる。
例えば、図10(b)の表面研削後、基板4上の基板1
がわの膜の膜厚は4〜20μm、通常は5〜10μm程
度の薄い膜となるため、気泡5が存在していると、容易
に剥がれる。これは汚染源となり、素子形成に重要な影
響を及ぼすことがある。例えば、研磨により、ウェーハ
にキズ(スクラッチ)を発生させることがある。このよ
うに気泡による剥離は汚染となって、素子の信頼性を損
なう。図10(c)の状態であると、基板4上のシリコ
ン部分10がわの膜の膜厚は更に薄く、3〜4μm程度
になり、ここで剥がれると、同様に汚染源となるし、更
には、不良な素子となってしまうことがある。
発生しないようにする必要がある。
はり合わせる両基板の間に気泡が生じないようにするた
め、図7(A)〜(C)に示すように、一方の基板4を
支持する第1の支持部13と、他方の基板1である例え
ば半導体ウェーハを支持する第2の支持治具14を用
い、この第2の支持治具14は被支持基板1の表面を凸
状にして、基板4に向かって凸になるようにしてはり合
わせを行う技術が採用されている(図は明瞭のため、極
端に凸状に示してある)。
基板1を凸状に反らせてはり合わせを行うので、パター
ンの伸び縮みがわずかとは言え生じ得るものである。即
ち、基板接着面が凸状綿の場合は、デバイスパターンを
形成してある基板の場合では、その凸状曲率に応じたパ
ターンの伸びが生じたままはり合わされることになり、
従って、次の露光プロセスにおいてパターンピッチが合
わなくなり、パターンズレ不良が生じるおそれがあっ
た。また、基板1を支持する第2の支持治具14を例え
ば真空チャックに構成しても、必ずしも良好な凸状に基
板1を支持できるとは限らない。更にまた、はり合わせ
て平坦な接合基板を形成する時、即ち図7(B)の状態
から図7(C)の状態に接合が行われる時に良好なぴっ
たりとした接合がなされず、これによりパターンの伸縮
などが生じてしまうことがある。このため、上述したよ
うにいずれか一方でも基板を凸状に支持するはり合わせ
技術では、パターンの微細化が進んでいる昨今の要求に
対応することは難しい。
きるとともに、良好な状態での接合がなされ、パターン
の伸縮などの不都合の生じない基板はり合わせを達成す
べく、特願平4−160268においては、図8に示す
技術が提案されている。
せてはり合わせ基板を形成する際、一方の基板1が他方
の基板4に対してほぼ均一なわずかな間隙7をもつ状態
に両基板を近接させ(図8(b))、次いで、両基板
1,4の少なくともいずれか一方の基板の一点を、他方
の基板に対して押し(図8(c))、これにより該一点
から両基板同士の吸着力による接合を進行させて、両基
板1,4のはり合わせを行うものである。
均一なわずかな間隙をもつ状態に両基板を近接させる手
段は、一方の基板1を他方の基板4に対して重力方向で
近接させ、両基板間に空気が介在することにより両基板
間がわずかに離間して静止することによって行ったり、
両基板1,4間の静電反発力によって行ったりすること
ができる。
材、32はこれを囲って支持する支持部である。
理によりOH基を形成したウェーハA,Bの一方のウェ
ーハAを平坦なウェーハ・チャック30に例えば真空吸
着し(図5(a))、これに他方のウェーハBを重ね
る。この段階では界面に気体(空気等雰囲気ガス)が有
るためはり合わせは始まらない。図5(b)に示すよう
に部分的に加圧をすると、OH基同士の吸着力によりは
り合わせが始まる。界面の気体を排除しながらはり合わ
せが進行するため気泡の無いはり合わせができる。
方法によると、図6に示すようにウェーハB(基板1)
は吸着して界面の気体が排除された部分と気体が残存し
ている部分の差で反りを生ずる。反りの量はウェーハの
弾性による反りを戻す力と排気抵抗の釣り合いで決ま
る。
ーハA(基板4)とはり合わされることになり、界面に
ストレスが内包される。 ウェーハに予めパターンが形成されている場合にはパ
ターンの伸縮が生じる。最終的なウェーハの大きさは
A,Bのうち薄膜化されないウェーハが元の大きさに戻
ると考えられるので、パターン伸縮は次の表1のように
現れると考えられる。
ソグラフィ工程の重ね合わせ精度で、はり合わせ前に形
成されたパターンにはり合わせ後マスク・パターンを重
ね合わせる精度である。現在生産レベルで許される最大
誤差は最小パターン線幅の1/3〜1/4である。例え
ば0.25μmルールのプロセスでは0.06μm程度
である。20mm□のチップを想定すると3ppmに相
当する。3ppmにはフォト・レジスト工程でのずれ、
加工でのバラツキも含まれるので、はり合わせ後のウェ
ーハの伸縮は3ppmより十分小さくなければならな
い。
に、はり合わせ前のウェーハは既にプロセスによって数
ppmの伸縮を受けている。はり合わせ工程でこのウェ
ーハの伸縮を補正し小さくできればはり合わせ前のプロ
セスの自由度が増す。
目して創案されたものであって、基板のはり合わせ時の
伸縮、及びはり合わせ後の伸縮の小さい基板はり合わせ
方法を提供しようとするものである。
は、表面の吸着力により基板同士をはり合わせてはり合
わせ基板を形成する基板はり合わせ方法において、両基
板間の圧力または両基板間のガス種を選択してはり合わ
せを行うことを特徴とする基板はり合わせ方法であっ
て、これにより上記目的を達成するものである。
により基板同士をはり合わせてはり合わせ基板を形成す
る基板はり合わせ方法において、表面吸着を開始する前
の基板間の圧力が、大気圧以下であることを特徴とする
基板はり合わせ方法であって、これにより上記目的を達
成するものである。
始する前の基板間の圧力が0.2〜0.5気圧であるこ
とを特徴とする請求項1に記載の基板はり合わせ方法で
あって、これにより上記目的を達成するものである。好
ましくは、基板間の圧力を0.3気圧として実施でき
る。
により基板同士をはり合わせてはり合わせ基板を形成す
る基板はり合わせ方法において、表面吸着を開始する前
の基板間を、空気よりも粘性の小さいガスで充填するこ
とを特徴とする基板はり合わせ方法であって、これによ
り上記目的を達成するものである。例えば、H2 ガスを
用いて実施することができる。
始する前の基板間の圧力が、大気圧以下であることを特
徴とする請求項4に記載の基板はり合わせ方法であっ
て、これにより上記目的を達成するものである。
の制御により、はり合わせ基板の反り量を制御して、伸
縮を小さくでき、また、前工程での伸縮が大きい基板で
は、逆の変形を与えて、はり合わせ後の伸縮を小さくで
きる。即ち、本発明では、基板間の雰囲気ガスの圧力と
種類を変えることにより、気泡の少ないはり合わせ方法
の特徴を損なうことなく、はり合わせ後のウェーハの伸
縮を小さくできる。
して説明する。なお当然のことではあるが、本発明は実
施例により限定を受けるものではない。
実施例は本発明を、2枚の半導体ウェーハをはり合わせ
て、パターン形成用SOI構造を有するはり合わせ半導
体ウェーハの形成に適用したものである。本実施例によ
れば、基板はり合わせにおいて、基板の伸び縮みと気泡
の混入を大幅に減少させることができるばかりでなく、
基板伸縮を防止できる。
に示し、次のはり合わせ開始の吸着開始前の状態を図1
に示し、吸着はり合わせ後の状態を図3に示す。
着力により基板1,4同士をはり合わせてはり合わせ基
板を形成する基板はり合わせ方法において、両基板1,
4間(図示の符号7の部分)の圧力または両基板間のガ
ス種を選択してはり合わせを行うものであり、特に表面
吸着を開始する前の基板1,4間の圧力が、大気圧以
下、特に0.2〜0.5気圧、特に略0.3気圧とする
とともに、表面吸着を開始する前の基板間を、空気より
も粘性の小さいガス、特に水素ガスで充填したものであ
る。
ず、はり合わせたい基板1,4は、基板面同士の水素結
合力を十分に利用するため、予め表面を親水性処理をほ
どこし、ゴミ等の付着も無い状態で用いる。親水性処理
は、フッ酸処理で基板1,4の表面がSi清浄面とな
るようにし、次いで直ちにアンモニア−過酸化水素水
混合液で処理すること(のみでもよい)で行える。こ
の処理で基板表面がOHリッチになることにより、結合
力が高まると考えられる。
板1(ウェーハB)と、これをはり合わせるための基板
4(ウェーハA)を、チャンバー8内に設けたチャック
B,A(3b,3a)に固定する。固定手段は、真空チ
ャックを用いてもよく、あるいは静電チャックでもよ
い。
圧する。
(H2 )を入れ内部圧力を0.3気圧にする。これによ
りチャンバー8内雰囲気は、0.3気圧の水素ガスとな
る。
1(ウェーハB)を基板4(ウェーハA)に向い合う位
置まで移動する。両基板1,4間7は、0.3気圧の水
素ガスが充填されていることになる。
ら外した後(図1)、チャック3bを加圧棒が触れない
位置まで移動する。
し、加圧する(図3)。
押し棒(本例では、例えば5mmφの押し棒を用いて好
結果を得た)を加圧棒5として用いて、基板1の中心付
近または周辺等、任意の一点を0.5〜5N(本例で
は、例えば2Nとして好結果を得た)程度の荷重で加圧
すると、水素結合力によりはり合わせが開始される。
然な状態で全面が自己吸着する迄(5インチ直径のウェ
ーハで約3〜10秒)放置する。
着が行われ、かつ基板1,4間の圧力とガス種が制御さ
れているため、基板の伸び縮みが無く、また、気泡の混
入なく、はり合わせが達成される。
よりチャンバー内を所定のガスの種類と圧力に設定する
が、最小必要圧力はウェーハ同士の吸着が開始しない、
即ち浮いた状態に保てる圧力とする。かかる最小必要圧
力以上の圧力でウェーハの特性(酸化膜厚等)により制
御を行う。
ンの伸縮を小さくでき、フォトリソグラフィ工程でのは
り合わせ前後の重ね合わせが高精度にできるので、集積
回路の微細化、高集積化ができる。また、ウェーハの伸
縮を小さくできるので内包するストレスを小さくでき、
デバイスの高性能化、高信頼性化ができる。
ず、Si−石英基板間等他の材料間でのはり合わせにも
応用できる。
伸縮、及びはり合わせ後の伸縮の小さい基板はり合わせ
を達成できる。
図である。
す図である。
を示す図である。
る。
絶縁部2が露出するまで、精密な仕上げの研磨で行う。
これにより、図10(c)に示すように、凹凸のある絶
縁部2に囲まれて、この絶縁部2上にシリコン部分10
が存在する構造が得られる。このように絶縁部2上にシ
リコン部分10が存在する構造(SOI構造)につい
て、そのシリコン部10に各種素子を形成する。図10
(c)の構造であると、各シリコン部10が絶縁部2に
囲まれているので、当初より素子分離がなされた構成と
なっている。
ないので、充分な接合はなされず、剥がれやすくなる。
例えば、図10(b)の表面研削後、基板4上の基板1
がわの膜の膜厚は4〜20μm、通常は5〜10μm程
度の薄い膜となるため、気泡が存在していると、容易に
剥がれる。これは汚染源となり、素子形成に重要な影響
を及ぼすことがある。例えば、研磨により、ウェーハに
キズ(スクラッチ)を発生させることがある。このよう
に気泡による剥離は汚染となって、素子の信頼性を損な
う。図10(c)の状態であると、基板4上のシリコン
部分10がわの膜の膜厚は更に薄く、3〜4μm程度に
なり、ここで剥がれると、同様に汚染源となるし、更に
は、不良な素子となってしまうことがある。
基板1を凸状に反らせてはり合わせを行うので、パター
ンの伸び縮みがわずかとは言え生じ得るものである。即
ち、基板接着面が凸状面の場合は、デバイスパターンを
形成してある基板の場合では、その凸状曲率に応じたパ
ターンの伸びが生じたままはり合わされることになり、
従って、次の露光プロセスにおいてパターンピッチが合
わなくなり、パターンズレ不良が生じるおそれがあっ
た。また、基板1を支持する第2の支持治具14を例え
ば真空チャックに構成しても、必ずしも良好な凸状に基
板1を支持できるとは限らない。更にまた、はり合わせ
て平坦な接合基板を形成する時、即ち図7(B)の状態
から図7(C)の状態に接合が行われる時に良好なぴっ
たりとした接合がなされず、これによりパターンの伸縮
などが生じてしまうことがある。このため、上述したよ
うにいずれか一方でも基板を凸状に支持するはり合わせ
技術では、パターンの微細化が進んでいる昨今の要求に
対応することは難しい。
Claims (5)
- 【請求項1】表面の吸着力により基板同士をはり合わせ
てはり合わせ基板を形成する基板はり合わせ方法におい
て、 両基板間の圧力または両基板間のガス種を選択してはり
合わせを行うことを特徴とする基板はり合わせ方法。 - 【請求項2】表面の吸着力により基板同士をはり合わせ
てはり合わせ基板を形成する基板はり合わせ方法におい
て、 表面吸着を開始する前の基板間の圧力が、大気圧以下で
あることを特徴とする基板はり合わせ方法。 - 【請求項3】表面吸着を開始する前の基板間の圧力が
0.2〜0.5気圧であることを特徴とする請求項2に
記載の基板はり合わせ方法。 - 【請求項4】表面の吸着力により基板同士をはり合わせ
てはり合わせ基板を形成する基板はり合わせ方法におい
て、 表面吸着を開始する前の基板間を、空気よりも粘性の小
さいガスで充填することを特徴とする基板はり合わせ方
法。 - 【請求項5】表面吸着を開始する前の基板間の圧力が、
大気圧以下であることを特徴とする請求項4に記載の基
板はり合わせ方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06298093A JP3321882B2 (ja) | 1993-02-28 | 1993-02-28 | 基板はり合わせ方法 |
KR1019940003056A KR100298632B1 (ko) | 1993-02-28 | 1994-02-21 | 기판부착방법 |
US08/200,432 US5769991A (en) | 1993-02-28 | 1994-02-23 | Method and apparatus for wafer bonding |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06298093A JP3321882B2 (ja) | 1993-02-28 | 1993-02-28 | 基板はり合わせ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06252015A true JPH06252015A (ja) | 1994-09-09 |
JP3321882B2 JP3321882B2 (ja) | 2002-09-09 |
Family
ID=13216022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06298093A Expired - Lifetime JP3321882B2 (ja) | 1993-02-28 | 1993-02-28 | 基板はり合わせ方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5769991A (ja) |
JP (1) | JP3321882B2 (ja) |
KR (1) | KR100298632B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0865073A2 (en) * | 1997-03-13 | 1998-09-16 | Canon Kabushiki Kaisha | Substrate processing apparatus and method |
JP2011524084A (ja) * | 2008-08-28 | 2011-08-25 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 分子接合を開始する方法 |
JP2018506841A (ja) * | 2014-12-23 | 2018-03-08 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を仮固定するための方法と装置 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174164A (ja) * | 1997-08-27 | 1999-03-16 | Canon Inc | 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法 |
US6106657A (en) * | 1998-05-19 | 2000-08-22 | First Light Technology, Inc. | System and method for dispensing a resin between substrates of a bonded storage disk |
US6383890B2 (en) * | 1997-12-26 | 2002-05-07 | Canon Kabushiki Kaisha | Wafer bonding method, apparatus and vacuum chuck |
TW502458B (en) | 1999-06-09 | 2002-09-11 | Toshiba Corp | Bonding type semiconductor substrate, semiconductor light emission element and manufacturing method thereof |
US6319102B1 (en) * | 1999-07-09 | 2001-11-20 | International Business Machines Corporation | Capacitor coupled chuck for carbon dioxide snow cleaning system |
DE10140133A1 (de) * | 2001-08-16 | 2003-03-13 | Wacker Siltronic Halbleitermat | Verfahren und Vorrichtung zum Herstellen einer klebenden Verbindung zwischen einer Halbleiterscheibe und einer Trägerplatte |
US6645831B1 (en) | 2002-05-07 | 2003-11-11 | Intel Corporation | Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide |
FR2851846A1 (fr) * | 2003-02-28 | 2004-09-03 | Canon Kk | Systeme de liaison et procede de fabrication d'un substrat semi-conducteur |
US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
US6864149B2 (en) * | 2003-05-09 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | SOI chip with mesa isolation and recess resistant regions |
US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
WO2007047536A2 (en) * | 2005-10-14 | 2007-04-26 | Silicon Genesis Corporation | Method and apparatus for flag-less wafer bonding tool |
EP2091071B1 (en) | 2008-02-15 | 2012-12-12 | Soitec | Process for bonding two substrates |
FR2943177B1 (fr) | 2009-03-12 | 2011-05-06 | Soitec Silicon On Insulator | Procede de fabrication d'une structure multicouche avec report de couche circuit |
FR2947380B1 (fr) | 2009-06-26 | 2012-12-14 | Soitec Silicon Insulator Technologies | Procede de collage par adhesion moleculaire. |
FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
FR2963157B1 (fr) * | 2010-07-22 | 2013-04-26 | Soitec Silicon On Insulator | Procede et appareil de collage par adhesion moleculaire de deux plaques |
US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
US20120273455A1 (en) * | 2011-04-29 | 2012-11-01 | Clean Energy Labs, Llc | Methods for aligned transfer of thin membranes to substrates |
AT511384B1 (de) * | 2011-05-11 | 2019-10-15 | Thallner Erich | Verfahren und vorrichtung zum bonden zweier wafer |
JP2013008921A (ja) * | 2011-06-27 | 2013-01-10 | Toshiba Corp | 半導体製造装置及び製造方法 |
KR20230106735A (ko) * | 2011-08-12 | 2023-07-13 | 에베 그룹 에. 탈너 게엠베하 | 기판의 접합을 위한 장치 및 방법 |
JP2018515908A (ja) | 2015-04-10 | 2018-06-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 2つの基板をボンディングするための基板ホルダおよび方法 |
CN117612967A (zh) * | 2016-02-16 | 2024-02-27 | Ev 集团 E·索尔纳有限责任公司 | 用于接合衬底的方法与设备 |
US11056356B1 (en) * | 2017-09-01 | 2021-07-06 | Intel Corporation | Fluid viscosity control during wafer bonding |
CN111223812B (zh) * | 2018-11-27 | 2022-07-12 | 昆山微电子技术研究院 | 一种晶圆键合加压装置及晶圆键合设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8707529D0 (en) * | 1986-04-09 | 1987-05-07 | Ici Plc | Replacing liquid component of slurry |
US4883215A (en) * | 1988-12-19 | 1989-11-28 | Duke University | Method for bubble-free bonding of silicon wafers |
JPH0744135B2 (ja) * | 1989-08-28 | 1995-05-15 | 株式会社東芝 | 半導体基板の接着方法及び接着装置 |
DE4009090A1 (de) * | 1990-03-21 | 1991-09-26 | Bosch Gmbh Robert | Verfahren zur herstellung von mehrschichtigen siliziumstrukturen |
US5131968A (en) * | 1990-07-31 | 1992-07-21 | Motorola, Inc. | Gradient chuck method for wafer bonding employing a convex pressure |
-
1993
- 1993-02-28 JP JP06298093A patent/JP3321882B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-21 KR KR1019940003056A patent/KR100298632B1/ko not_active IP Right Cessation
- 1994-02-23 US US08/200,432 patent/US5769991A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0865073A2 (en) * | 1997-03-13 | 1998-09-16 | Canon Kabushiki Kaisha | Substrate processing apparatus and method |
EP0865073A3 (en) * | 1997-03-13 | 2001-10-10 | Canon Kabushiki Kaisha | Substrate processing apparatus and method |
JP2011524084A (ja) * | 2008-08-28 | 2011-08-25 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 分子接合を開始する方法 |
JP2018506841A (ja) * | 2014-12-23 | 2018-03-08 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を仮固定するための方法と装置 |
US10340161B2 (en) | 2014-12-23 | 2019-07-02 | Ev Group E. Thallner Gmbh | Device for prefixing of substrates |
Also Published As
Publication number | Publication date |
---|---|
KR100298632B1 (ko) | 2001-11-30 |
US5769991A (en) | 1998-06-23 |
KR940020468A (ko) | 1994-09-16 |
JP3321882B2 (ja) | 2002-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06252015A (ja) | 基板はり合わせ方法 | |
US5344524A (en) | SOI substrate fabrication | |
US5897743A (en) | Jig for peeling a bonded wafer | |
JP5640272B2 (ja) | 回路層転写により多層構造体を製作する方法 | |
JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
JP2008521214A (ja) | 半導体ウエハの薄型化 | |
KR101238679B1 (ko) | 저압에서의 분자 접착 접합 방법 | |
JP2006278971A (ja) | 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具 | |
US20030013273A1 (en) | Method of manufacturing SOI wafer | |
KR20100015877A (ko) | Soi 기판의 제조 방법 및 soi기판 | |
JPH10321548A (ja) | 半導体基板の製造方法 | |
JP2535645B2 (ja) | 半導体基板の製造方法 | |
JPH0794675A (ja) | 半導体製造装置 | |
JP3321827B2 (ja) | はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法 | |
JP3371145B2 (ja) | 基板はり合わせ方法 | |
JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
JP3463345B2 (ja) | 研磨装置および研磨方法と張り合わせ方法 | |
JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
JPH0669477A (ja) | 基板はり合わせ方法 | |
JPH10335617A (ja) | 半導体基板の製造方法 | |
JPH10321549A (ja) | 半導体基板の製造方法 | |
JPH06196377A (ja) | 半導体基板の接合方法 | |
JPH0346315A (ja) | 半導体基板の製造方法 | |
JPH06181193A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |