JP5640272B2 - 回路層転写により多層構造体を製作する方法 - Google Patents

回路層転写により多層構造体を製作する方法 Download PDF

Info

Publication number
JP5640272B2
JP5640272B2 JP2011553398A JP2011553398A JP5640272B2 JP 5640272 B2 JP5640272 B2 JP 5640272B2 JP 2011553398 A JP2011553398 A JP 2011553398A JP 2011553398 A JP2011553398 A JP 2011553398A JP 5640272 B2 JP5640272 B2 JP 5640272B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
layer
support
microcomponent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011553398A
Other languages
English (en)
Other versions
JP2012520556A (ja
Inventor
アルノード カステックス，
アルノード カステックス，
マルセル ブローカールト，
マルセル ブローカールト，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2012520556A publication Critical patent/JP2012520556A/ja
Application granted granted Critical
Publication of JP5640272B2 publication Critical patent/JP5640272B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)
  • Micromachines (AREA)

Description

技術分野及び背景技術
本発明は、初期基板から形成された少なくとも１つの層を最終基板上に転写することによって形成される多層半導体構造体（多層半導体ウェハとしても知られている）の分野に関し、前記層は、例えば、複数のマイクロコンポーネントが形成されている初期基板の一部に相当する。
三次元コンポーネント集積技術（３Ｄ集積）は、マイクロコンポーネントの１つ又は複数の層を最終基板上に転写することを必要とし、場合によっては前記最終基板自体がマイクロコンポーネントを組み込む。転写された１つ又は複数の層は、初期基板上に少なくとも部分的に形成されたマイクロコンポーネント（電子、オプトエレクトロニクス、などのコンポーネント）を含み、次に、前記層は最終基板上に積み重ねられる。主として、サイズの非常に小さい多数のマイクロコンポーネントが単一の層に存在するために、転写された層の各々は、マイクロコンポーネントが下の層と極めて精密に位置合わせされるように高い精度で最終基板に配置されなければならない。さらに、例えば、他のマイクロコンポーネントを形成するために、層を転写した後にその層に処理を行い、相互接続などを形成するのに表面にマイクロコンポーネントを露出することが必要となる場合があり、前記処理は、層に存在するコンポーネントを考慮して高い精度で行うことも必要である。
しかし、出願人は、転写の後、転写の前に形成されたマイクロコンポーネントのすべてと位置合わせされる追加のマイクロコンポーネントを形成することが不可能ではないにしても非常に困難な状況であることを認識した。
この位置合わせ不良の現象が図１Ａ〜１Ｆに関連して説明され、それらの図は、初期基板に形成されたマイクロコンポーネントの層を最終基板上に転写することによって三次元構造体を形成し、それに引き続いて、接合の後に初期基板の露出された面にマイクロコンポーネントの追加の層を形成する一例を示す。図１Ａは、それ自体の形状、すなわち「固有の形状」を有する初期基板１０を示す。実際には、図１Ａにおいて故意に誇張され、変形区域が見えるように格子（点線）を使用して示されているように、初期基板１０は、バウ（ｂｏｗ）に、及びワープ（ｗａｒｐ）又はバックル（ｂｕｃｋｌｅ）に主として相当するマイクロメートル規模の変形を有する半導体材料のウェハによって構成される。ウェハのバウは、中間面（ｍｅｄｉａｎ ｓｕｒｆａｃｅ）からウェハの中心までの位置の測定値としてウェハの凹面変形又は凸面変形を特徴づけ、一方、ワープは、ウェハの中間面の全体にわたり基準面に対する中間面の最大距離と最小距離との間の差に相当する変形を特徴付ける。これらの２つのタイプの変形は、ウェハの本質的な形状を特徴付けることを意味し、簡易化のために、これはチップタイプ形状として分類することができる。
図１Ｂ及び１Ｃで分かるように、第１の一組のマイクロコンポーネント１１が初期基板１０の表面に形成される。マイクロコンポーネント１１は、形成されるべきマイクロコンポーネント１１に対応するパターンを形成するために区域を画定することができるマスクを使用してフォトリソグラフィによって画定される。マイクロコンポーネント１１がフォトリソグラフィによって画定されているとき、初期基板１０は基板搬送デバイス１２上に保持される。基板搬送デバイスは支持プラテン１２ａを備え、その上に初期基板１０が、例えば、支持プラテン１２ａに関連する静電気システム又は吸引システムによって平坦に保持される。基板搬送デバイス１２は、初期基板１０を「補強」位置に、すなわち、デバイス１２によって保持されないときに初期基板１０によって示されるバウ／ワープタイプ変形と比較して同じ基板のバウ／ワープタイプ変形が低減される位置に保持することができる。言い換えれば、マイクロコンポーネント１１は、当初はわずかに（引張り又は圧縮）応力をかけられている基板に形成され、その応力は、基板がデバイス１２から解放された後に弛緩される。その応力のレベルは、マイクロコンポーネントを画定するステップの間に基板がさらされる温度にも関連づけられ、その温度は、環境の周囲温度、又は基板搬送デバイスによって強いられた制御温度である可能性がある。
図１Ｄで分かるように、次に、マイクロコンポーネント１１を含む初期基板１０の面は最終基板２０の１つの面と密接に接触させられる。初期基板１０と最終基板２０との間の接合は、例えば、好ましくは、ウェハ接合によって行われる。このように、基板１０と基板２０との間の接合界面にマイクロコンポーネント１１の埋込層が得られる。接合の後、図１Ｅで分かるように、初期基板１０はマイクロコンポーネント１１の層の上に存在する材料の一部を取り除くために薄化される。このように、複合構造体３０は、最終基板２０と、初期基板１０の残りの部分に相当する層１０ａとによって形成されて得られる。
初期基板１０が最終基板２０に接合された後、初期基板１０の形状は図１Ａで最初に有していた形状とは異なる。接合の後の初期基板１０のこの新しい形状は、特に、初期基板１０によって初めに示されるバウ／ワープ変形を含む固有の形状とは異なる固有の形状を最終基板２０が有することに起因する。結果として、初期基板１０が最終基板２０と密接に接触させられると、初期基板１０及び最終基板２０は互いの形状に少なくとも部分的に適合しなければならず、それが初期基板１０及び最終基板２０の各々に引張り応力及び圧縮応力の区域を形成する。それらが弛緩されると、これらの応力は、初期基板の形状の変更、すなわち、元のバウ／ワープタイプ変形の変更をもたらす。
初期基板１０の形状のこの変更は、薄化された（図１Ｅ）後でさらに一層顕著となる。薄化された後、層１０ａに相当する初期基板１０の残りの部分の厚さは最終基板２０の厚さよりも非常に小さく、全体として最終基板２０の形状に構造体が強く「影響される」。それゆえ、層１０ａは最終基板２０の形状に一致しなければならず、したがって、初期基板１０の開始形状からさらに逸脱する。
図１Ｆで分かるように、三次元構造体の形成における次のステップは、薄化された初期基板１０の露出された表面にマイクロコンポーネント１２の第２の層を形成することにある。埋め込まれたマイクロコンポーネント１１と位置合わせしてマイクロコンポーネント１２を画定するために、マイクロコンポーネント１１を形成するのに使用されたフォトリソグラフィマスクと同様のものが使用される。層１０ａのような転写された層は、一般に、マイクロコンポーネントの高さ及び層を形成するウェハの高さの両方にマークを含み、そのマークは、フォトリソグラフィの間に行われる技術的処理ステップの間位置決め及び位置合わせ器具によって使用される。
しかし、位置決め器具が使用される場合さえ、マイクロコンポーネント１１と１２とのうちのいくつかの間で、図１Ｆに示されるオフセットΔ１１、Δ４４、又はΔ８８など（それぞれ、マイクロコンポーネント１１１／１２１、１１４／１２４、及び１１８／１２８の対の間で観測されるオフセットに相当する）のオフセットが生じる。マイクロコンポーネント１１を形成するときのように、最終基板２０及び層１０ａによって形成された複合構造体３０は、デバイス１２と同様である基板搬送デバイス１３の支持プラテン１３ａに対して同様に平坦に保持される。複合構造体３０に、特に層１０ａに強いられる応力（引張りと圧縮）の区域は、マイクロコンポーネント１１を形成する間に存在したものとは少なくとも部分的に異なるが、それは、層１０ａがバウ／ワープ変形の観点から接合及び薄化の前に基板１０によって与えられた形状とは異なる形状を有するからである。結果として、これは、２つの層のマイクロコンポーネント間の短絡或いは接続故障の原因となることがあるマイクロコンポーネント１１及び１２の２つの層の間の位置合わせ不良（オーバレイとしても知られている）の現象をもたらす。したがって、そのオーバレイの現象は、製作される多層半導体ウェハの品質及び価値の低下をもたらす。この現象の影響は、マイクロコンポーネントをますます小型化すること、及び１層当たりの集積密度を増大させることへの絶え間ない要求のために、一層大きくなってきている。
フォトリソグラフィ器具は、コンポーネントを画定又は形成する２つのステップの間のオーバレイを最小にしようと試みるために適用できるオーバレイのいくつかのモード（回転、移動など）を補正するためのアルゴリズムを含む。しかし、この位置合わせ不良が一様でない（すなわち、基本変形に分解することができない）ことが観測されており、したがって、ウェハの露出された領域ごとに、オーバレイの満足できる最大値（例えば、１００ｎｍ（ナノメートル）又は５０ｎｍ未満）を得るために、一般的で満足すべき方法でフォトリソグラフィ露光を補正することができない。ウェハの領域ごとにリソグラフィ露光を管理するパラメータを補正するのは工業的に望ましくなく、したがって、オーバレイをもたらすパラメータの組を最適化しようとするのは重要である。
さらに、マイクロコンポーネントの層がマイクロコンポーネントの第１の層を有する最終基板上に転写されるとき、層の各々のマイクロコンポーネントが相互接続されることになる場合にそれらの間のオーバレイを最小にすることができることが非常に重要である。そのような状況下で、２つの層のマイクロコンポーネント間に存在するオーバレイをリソグラフィで補償することはできない。
本発明の目的は、多層又は複合構造体を製作する間、第１の基板の一方の面に形成されたマイクロコンポーネントと、第２の基板上への転写の後に前記基板の別の面に引き続いて形成されるマイクロコンポーネントとの間のオーバレイ及び歪みの現象を低減することができる解決策を提案することである。
このために、本発明は複合構造体を形成する方法を提案し、この方法は、マイクロコンポーネントの第１の層を第１の基板の１つの面に形成するステップであり、前記第１の基板が、前記マイクロコンポーネントを形成する間第１の支持体の保持表面に対して平坦に保持される、ステップと、マイクロコンポーネントの層を含む第１の基板の面を第２の基板上に接合するステップとを含み、この方法は、接合する前記ステップの間、第１又は第２の基板が、マイクロコンポーネントを形成する間使用された第１の支持体の平坦度以下である平坦度を有する保持表面の第２の支持体に対して平坦に保持されることを特徴とする。
したがって、接合の間、マイクロコンポーネントを形成する間使用された支持体の保持表面の平坦度以下である平坦度を表面で示す保持表面、すなわち、基板が平坦に保持される表面の支持体に対して２つの基板のうちの一方を平坦に保持することによって、マイクロコンポーネントの追加の層を引き続いて形成する間、オーバレイ及び歪みの危険性が実質的に低減される。
少なくともバウ／ワープタイプ変形に関して、接合の間、マイクロコンポーネントが形成されるときに第１の基板によって示された幾何形状と同様である幾何形状に第１の基板を固定することによって、第１の基板の他の面にマイクロコンポーネントの追加の層を形成する間にその幾何形状を回復することができる。例えば、第２の基板と比較した形状の差に起因して、第１の基板が接合に続いて解放された後に異なる形状を有する場合でさえ、第２の基板が、マイクロコンポーネントを形成する間使用された平坦な基準支持体の平坦度と同様の平坦度を有する支持体に対して平坦に保持されていると、第１の基板は接合のときに示した形状を回復する。このように、マイクロコンポーネントの第１の層を含む面とは反対側の第１の基板の面に、又は前記第１の層の露出された面にマイクロコンポーネントの第２の層を形成する間に、第１の層のマイクロコンポーネント又は前記層の第１の面へのフォトリソグラフィマスクの位置合わせの信頼性、その結果としてウェハの品質及び価値が改善される。
本発明の特定の特徴によれば、第１の支持体の保持表面の平坦度は２μｍ（マイクロメートル）以下である。
本発明の一態様によれば、接合する前記ステップの間、第１の基板は第２の支持体に対して平坦に保持される。
本発明の別の態様によれば、接合するステップの間、少なくとも第１の基板は、マイクロコンポーネントの第１の層を形成するステップの間にそれがさらされる温度と実質的に同等な温度（好ましくは、±０．５℃以下まで）で維持される。
本発明の別の態様によれば、接合するステップの間、第１の基板及び第２の基板は実質的に同等な温度に維持される。第１の基板と第２の基板との間の温度差は、好ましくは、±０．５℃以下である
本発明の特定の特徴によれば、接合するステップの後、この方法は第１の基板を薄化するステップを含む。
本発明の別の特定の特徴によれば、この方法は、マイクロコンポーネントの第１の層を含む面とは反対側の第１の基板の面にマイクロコンポーネントの第２の層を形成するステップをさらに含む。
接合するステップの前に、この方法は、マイクロコンポーネントの第１の層を含む第１の基板の面に酸化物の層を形成するステップを含むことができる。
本発明の特定の態様によれば、第１の基板はＳＯＩ型構造体によって構成される。
マイクロコンポーネントの第１の層を形成するステップ及び接合するステップの間、第１の基板が平坦となる支持プラテンを備える基板搬送デバイスを使用することができ、基板搬送デバイスは第１基板を支持プラテンに対して平坦に保持することができる。
第１の基板は、吸引（真空ポンプ）によって、毛管引力によって（基板は、例えば大理石から形成された剛性の支持体に対して平坦に保持され、毛管引力によってその上に維持される）、又は静電力によって支持プラテンに対して平坦に保持することができる。静電力を使用するのは、真空接合が行われることになる場合に特に有用である。
本発明は、さらに、基板をウェハ接合するための装置を提供し、その装置は基板搬送デバイスを備え、基板搬送デバイスが、２マイクロメートル以下の平坦度を有する基板用保持表面を備えることを特徴とする。
本発明の接合装置の１つの特徴によれば、基板搬送デバイスは、直径において２００ｍｍ（ミリメートル）又は３００ｍｍの円形基板（ウェハ）を受け取るようになっている。
本発明の接合装置の別の特徴によれば、この装置は、さらに、基板搬送デバイスを囲む処理チャンバを有し、処理チャンバは温度制御手段を備える。
三次元構造体の先行技術による形成を示す線図である。 三次元構造体の先行技術による形成を示す線図である。 三次元構造体の先行技術による形成を示す線図である。 三次元構造体の先行技術による形成を示す線図である。 三次元構造体の先行技術による形成を示す線図である。 三次元構造体の先行技術による形成を示す線図である。 本発明のアセンブリ法の使用による三次元構造体の形成を示す線図である。 本発明のアセンブリ法の使用による三次元構造体の形成を示す線図である。 本発明のアセンブリ法の使用による三次元構造体の形成を示す線図である。 本発明のアセンブリ法の使用による三次元構造体の形成を示す線図である。 本発明のアセンブリ法の使用による三次元構造体の形成を示す線図である。 図２Ａ〜２Ｅに示された三次元構造体を形成する間に使用されるステップの流れ図である。
本発明の他の特徴及び利点は、非限定の例によって与えられ、添付図面を参照してなされる本発明の特定の実施態様の以下の説明から明らかになる。
本発明は、少なくとも、例えば、コンポーネントを含む第１の基板又はウェハを第２の基板又はウェハ上にウェハ接合によって接合することを含む複合構造体の形成に一般的に適用されるものである。
上述のように、接合の後、第１の基板の形状は、第１の基板のコンポーネントが形成されているときに第１の基板が有していたものとは異なる。結果として、前記接合の後、オフセットが第１の基板の構造体に形成され、それにより、初めに形成されたコンポーネントとその後に形成されたものとの間にオーバレイ及び歪みが引き起こされる。
これらの現象を最小にし、接合の前に第１の基板に形成されたコンポーネントと位置合わせしてコンポーネントを引き続いて形成できるようにするために、本発明は、コンポーネントを形成する間第１の基板を保持するのに使用された支持体の平坦度以下の平坦度を有する保持表面の支持体上に２つの基板のうちの一方を、接合の間、保持することを提案する。接合の間使用される支持体の保持表面の平坦度は、好ましくは、コンポーネントが形成されているときに使用された支持体のもの未満である。
支持体の保持表面は、基板が平坦となる表面、すなわち、基板に接触する支持体の表面に相当する。使用される支持体のタイプに応じて、この保持表面は連続な表面又は不連続な表面とすることができる。例えば、基板を保持するために静電気システム又は毛管引力システムをもつ支持体を使用する場合、支持体は、一般に、基板が支持体に対して平坦であるとき基板に完全に接触する連続的な保持表面を有する。対照的に、例えば、基板を保持するのに吸引力を使用する支持体では、支持体は表面に溝又は空胴を有することができ、それによる吸引によって基板を保持することができる。そのような状況下で、支持体の保持表面は、溝又は空胴のまわりに配置された支持体の表面、すなわち、基板が支持体に対して平坦に保持されるときに基板に接触する表面に相当する。
本発明では、平坦度は、支持体の保持表面の最も低い点と最も高い点との間の距離の値に相当する。一例として、ｘマイクロメートルの平坦度とは、指定された表面のあらゆる点が、ｘμｍだけ離間された２つの平行平面の間に配置されることを意味する。
本発明の一実施態様により、初期基板に形成されたマイクロコンポーネントの層を最終基板上に転写することによって三次元構造体を形成する方法が図２Ａ〜２Ｅ及び３を参照して以下で説明される。基板は、１５０ｍｍ、２００ｍｍ、又は３００ｍｍの直径を有することができるウェハである。
三次元構造体の形成は、ウェハ又は初期基板の１００の基板に第１の一組のマイクロコンポーネント１１０を形成することによって始まる（図２Ａ、ステップＳ１）。マイクロコンポーネント１１０はコンポーネント全体及び／又はそれの一部のみとすることができる。ここで説明される例では、初期基板１００は、やはりシリコンの支持体１０１上のシリコンの層１０３と、例えばＳｉＯ２から形成され、シリコンの層とシリコン支持体との間に配置される埋込酸化層１０２とを含む３００ｍｍ直径のＳＯＩ（シリコンオンインシュレータ）型ウェハである。
初期基板１００は、別のタイプの多層構造体によって、又は単層構造体によって構成することもできる。
マイクロコンポーネント１１０は、形成されるべきマイクロコンポーネント１１０に対応するパターンを形成するために区域を画定することができるマスクを使用してフォトリソグラフィによって形成される。
本発明によれば、マイクロコンポーネント１１０がフォトリソグラフィによって形成されているとき、初期基板１００は基板搬送デバイス１２０上に保持される。基板搬送デバイスは、保持表面１２１ａを有する支持プラテン１２１を備え、保持表面１２１ａにより初期基板１００は支持プラテン１２１に関連する静電気システムを使用して平坦に保持される。支持プラテン１２１の保持表面１２１ａの平坦度は、一般に、２マイクロメートル（μｍ）以下である。
マイクロコンポーネントを形成した後、例えばＳｉＯ２の酸化物の層１０４が、接合の準備を目的に、マイクロコンポーネント１１０を含む初期表面１００の表面に堆積される（ステップＳ２）、（図２Ｂ）。オプションとして、初期基板の背面（すなわち、マイクロコンポーネント１１０を含まない面）に、コンポーネントの形成によって形成されることがあるバウ及び／又はワープを低減するために補償層を形成することができる。
次に、酸化物層１０４の表面１０４ａ並びにシリコンから形成された最終基板又はウェハ２００の表面２００ａがそれらを接合するために準備される（ステップＳ３）。前記マイクロコンポーネントを最終基板に存在する他のマイクロコンポーネントと接触させることができるように、例えば銅から形成された金属ピンを、層の表面１０４ａに設けて、マイクロコンポーネント１１０のすべて或いは一部に接触させることができる。初期基板と同様に、最終基板２００は、酸化物の層と、オプションとして接合面上の金属ピンとをさらに含むことができる。表面を準備するために行われる処理は、得られるべき接合エネルギーに応じて変化する。標準接合エネルギー、すなわち比較的弱い接合エネルギーが得られるべきである場合、表面は化学機械研磨とその後の洗浄を行うことによって準備することができる。代替として、高い接合エネルギーが２つの基板間で得られるべきである場合、表面の準備には、ＲＣＡ型洗浄（すなわち、粒子及び炭化水素を除去するように構成されたＳＣ１処理（ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏ）と金属汚染物質を除去するように構成されたＳＣ２処理（ＨＣｌ、Ｈ２Ｏ２、Ｈ２Ｏ）との組合せ）、プラズマ表面活性化、及び追加の洗浄とその後のスクラビングが含まれる。
変形では、最終基板２００は、その上に直接形成されるか、又は前の転写ステップの間に形成されるコンポーネントを含むこともできる。
本発明によれば、接合の間、２つの基板のうちの一方の背面は、マイクロコンポーネントを形成する間使用された支持体の平坦度以下の平坦度、すなわち、２マイクロメートル以下、好ましくは２マイクロメートル未満の平坦度を有する保持表面の支持体上に保持される。図２Ｃで分かるように、初期基板１００の背面は、接合装置（図２Ｃに図示されず）に属する基板搬送デバイス２２０上に保持される。基板搬送デバイスは、保持表面２２１ａを有する支持プラテン２２１を備え、保持表面２２１ａにより初期基板１００の背面は支持プラテン２２１に関連する静電気システムによって平坦に保持される。支持プラテン２２１の保持表面２２１ａの平坦度は２μｍ以下、好ましくは２μｍ未満である。
ここで説明される例で分かるように、好ましくは、支持体に対して平坦に配置され保持されるのは、コンポーネントが形成されている初期基板である。そのような状況下で、支持体上に初期基板を保持すると、特に、初期基板が補償層を含まない場合、又は表面準備ステップがそのような変形の形成をもたらす場合、前記基板のバウ及び／又はワープを補償することができることになる。さらに、基板の背面を支持体に接触させると、欠陥（かき傷、粒子汚染など）が形成されることがあり、したがって、初期基板の背面は後に薄化されるので、それが支持体に接触することが好ましい。
初期基板が基板搬送デバイス２２０の支持プラテン２２１上に配置され、それに対して平坦に保持された後、最終基板２００は初期基板上に配置され、ウェハ接合で接合する目的で、初期基板の表面１０４ａは最終基板２００の面に密接に接触させられる（ステップＳ４）。ウェハ接合による接合はそれ自体が知られている技法である。ウェハ接合による接合の原理は、２つの表面を直接に、すなわち、特定の材料（接着剤、ワックス、はんだなど）を使用することなく、接触させることに基づくことを思い起こすべきである。そのような操作では、接合のための表面は、十分に平滑であり、粒子又は汚染がなく、且つ接触を開始できるように十分に接近している、典型的には数ナノメートル以下の距離にあることが要求される。そのとき、２つの表面間の引力は分子付着（接合される２つの表面の原子間及び分子間の電子相互作用の引力（ファンデルワールス力）の合計によって誘起される接合）を引き起こすのに十分な高さである。
次に、ウェハ接合による接合は、接合波の伝播を開始するために、最終基板２００の上部面を、器具、例えばスタイラスを使用して微妙に押すことによって完全に行われる（ステップＳ５）。器具を当てる点は、例えば、ウェハの中央又は端に定めることができる。器具によって加えられる機械的圧力は、１ＭＰａ（メガパスカル）〜３３．３ＭＰａの範囲とすることができ、１ｍｍ２（平方ミリメートル）以下の支え面（ｂｅａｒｉｎｇ ｓｕｒｆａｃｅ）に印加される。次に、２つの基板は、接触している表面（接合界面）の全体にわたってウェハ接合によって一緒に接合される。そのために、これによって、基板１００と基板２００との間の接合界面にマイクロコンポーネント１１０の埋込層が形成される。
接合の間、基板の温度は、好ましくは、制御される。このために、接合装置は、例えば、基板搬送デバイスを囲む密閉チャンバを備えることができる。基板の温度は、チャンバに属する温度制御手段（チャンバ内の大気の加熱及び／又は冷却システム）、及び／又は基板搬送デバイスに属する温度制御手段（支持プラテンを循環する冷却流体、及び／又は支持プラテンに統合された加熱手段）によって調整することができる。
第１の態様によれば、基板１００及び２００は実質的に同様の温度に維持される。２つの基板間の温度差は好ましくは±０．５℃以下である。
基板の温度は、基板を接合するために準備する（スクラビングする、洗浄する、接触させるなど）ステップ及び接合するステップの間、接合装置の密閉チャンバ内に、大気を制御された温度に維持することによって基準温度で正確に制御することができる。接合が行われる支持プラテンの温度、並びに基板に適用される流体（洗浄、スクラビング）の温度も基準温度によって制御される。
好ましくは、接合の間、及びオプションとして接合準備のステップの間の温度は、マイクロコンポーネント１１０が基板搬送デバイス１２０上に保持された初期基板１００にフォトリソグラフィによって形成される温度と実質的に同様（±０．５℃まで）であることがさらに保証される。これにより、これらの様々なステップ間での膨張の影響及びオーバレイの形成の影響が防止される。
接合の後、２つの基板間の接合エネルギーを増加させ、それらのうちの一方を後に薄化できるようにするために、得られた構造体は中程度の熱処理（５００℃未満）を受ける。
図２Ｄで分かるように、初期基板１００は薄化され、マイクロコンポーネント１１０の層の上に存在する材料の一部がリフトオフされる（ステップＳ７）。初期基板１００は、特に、化学機械研磨（ＣＭＰ）によって、化学エッチングによって、又は原子注入によって基板に予め形成された弱い面に沿った劈開又は破壊によって薄化することができる。初期基板が、ここにあるようなＳＯＩ型基板である場合、埋込絶縁層は、有利には、化学エッチング用のストップ層として使用され、残りの層１００ａの厚さを画定することができる。代替として、初期基板がバルク材料から形成される場合、コンポーネントが形成されるとき、長いピン、例えば、基板の表面に規則的に間隔を置いた金属材料から形成されたピンがその中に形成され、機械的薄化（研磨）を停止することができる。
このように、最終基板２００と、初期基板１００の残りの部分に相当する層１００ａとによって形成された複合構造体３００が形成される。
図２Ｅで分かるように、三次元構造体を形成するときの次のステップは、薄化された初期基板１００の露出された表面にマイクロコンポーネント１４０の第２の層を形成することにある（図２Ｅ、ステップＳ８）。マイクロコンポーネント１４０はマイクロコンポーネント１１０の相補的部分に相当し、マイクロコンポーネント１４０とともに機能するように意図された完成したコンポーネント及び／又は別個のコンポーネントを形成することができる。埋め込まれたマイクロコンポーネント１１０と位置合わせしてマイクロコンポーネント１４０を形成するために、マイクロコンポーネント１１０を形成するのに使用されたフォトリソグラフィマスクと同様のものが使用される。
マイクロコンポーネント１１０の形成にだけ関しては、最終基板２００及び層１００ａによって形成された複合構造体３００は、デバイス１２０と同様である基板搬送デバイス１３０の支持プラテン１３０、すなわち、表面が２マイクロメートル以下の平坦度である静電気保持システムを有するプラテンに保持される。次に、フォトリソグラフィマスクが層１００ａの自由表面に適用される。
変形では、三次元構造体は積重ね層によって形成され、各層は本発明のアセンブリ法を使用して転写されており（第１の層は最終基板に既に存在していることがある）、各層は直接隣接する層と位置合わせされている。
本発明の複合構造体を形成する方法によって、初期基板１００を最終基板２００上に転写する前後でマイクロコンポーネント１１０の著しいオフセットがもはや観測され得ないように、変形なしに又は少なくとも変形を低減して初期基板１００を最終基板に接合することができる。このように、ウェハの表面全体にわたり一様に、これらの残留オフセットを２００ｎｍ未満、又はさらに１００ｎｍ未満の値に制限することができる。したがって、マイクロコンポーネント１４０は、非常に小さいサイズ（例えば＜１μｍ）のものでさえも、初期基板の転写の後でさえマイクロコンポーネント１１０と位置合わせして容易に形成することができる。これは、例えば、２つの層に存在する、又は同じ層の２つの別個の面に存在するマイクロコンポーネントを金属接続を介して相互接続し、それによって、不良な相互接続の危険性を最小にすることができることを意味する。
結果として、本発明の方法は、回路層を別の層又は支持基板上に転写する間のオーバレイの現象を除去するか又は少なくとも低減することができ、非常に高品質の多層半導体ウェハを形成することができることを意味する。

Claims (13)

  1. マイクロコンポーネント（１１０）の第１の層を第１の基板（１００）の１つの面に形成するステップであって、前記第１の基板が、前記マイクロコンポーネント（１１０）を形成する間第１の支持体（１２１）の保持表面（１２１ａ）に対して平坦に保持される、ステップと、前記マイクロコンポーネント（１１０）の前記層を含む前記第１の基板（１００）の前記面を第２の基板（２００）上に接合するステップとを含む、複合構造体（３００）を形成する方法において、接合する前記ステップの間、前記第１の基板又は前記第２の基板が第２の支持体（２２１）に対して平坦に保持され、前記第２の支持体（２２１）の保持表面（２２１ａ）が、前記マイクロコンポーネント（１１０）の前記第１の層を形成する間使用された前記第１の支持体（１２０）の平坦度以下である平坦度を有し、
    前記第１の基板と前記第２の基板との間の接合は、分子接合である、ことを特徴とする方法。
  2. 前記第１の支持体（１２１）の前記保持表面（１２１ａ）の前記平坦度が２μｍ以下であることを特徴とする請求項１に記載の方法。
  3. 接合する前記ステップの間、前記第１の基板（１００）が前記第２の支持体（２２１）に対して平坦に保持されることを特徴とする請求項１又は請求項２に記載の方法。
  4. 接合する前記ステップの間、前記第１の基板（１００）及び前記第２の基板（２００）が実質的に同等な温度に維持されることを特徴とする請求項１〜３のいずれか一項に記載の方法。
  5. 接合する前記ステップの間、少なくとも前記第１の基板（１００）が、前記マイクロコンポーネント（１１０）の前記第１の層を形成する前記ステップの間の前記第１の基板の温度と実質的に同等な温度に維持されることを特徴とする請求項１〜３のいずれか一項に記載の方法。
  6. 接合する前記ステップの間、前記第１の基板（１００）と前記第２の基板（２００）との間の温度差が±０．５℃以下であることを特徴とする請求項４又は請求項５に記載の方法。
  7. 前記接合するステップの後に前記第１の基板（１００）を薄化するステップを含むことを特徴とする請求項１〜６のいずれか一項に記載の方法。
  8. 前記第２の基板（２００）がマイクロコンポーネントを含むことを特徴とする請求項１〜７のいずれか一項に記載の方法。
  9. 前記マイクロコンポーネント（１１０）の第１の層を含む前記面とは反対側の前記第１の基板（１００）の面にマイクロコンポーネント（１４０）の第２の層を形成するステップをさらに含むことを特徴とする請求項１〜８のいずれか一項に記載の方法。
  10. 接合する前記ステップの前に、前記マイクロコンポーネント（１１０）の第１の層を含む前記第１の基板（１００）の前記面に酸化物の層（１０４）を形成するステップを含むことを特徴とする請求項１〜９のいずれか一項に記載の方法。
  11. 前記第１の基板（１００）がＳＯＩ型構造体によって構成されることを特徴とする請求項１〜１０のいずれか一項に記載の方法。
  12. 前記マイクロコンポーネント（１１０）の前記第１の層を形成するステップ及び前記接合するステップの間、支持プラテン（２２１）を備える基板搬送デバイス（２２０）が使用され、前記基板搬送デバイスが前記支持プラテン（２２１）の前記保持表面（２２１ａ）上に前記第１の基板（１００）を保持することができることを特徴とする請求項１〜１１のいずれか一項に記載の方法。
  13. 前記第１の基板（１００）が、吸引によって、毛管引力によって、又は静電力によって前記支持プラテン（２２１）に対して平坦に保持されることを特徴とする請求項１２に記載の方法。
JP2011553398A 2009-03-12 2010-03-04 回路層転写により多層構造体を製作する方法 Expired - Fee Related JP5640272B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0951543A FR2943177B1 (fr) 2009-03-12 2009-03-12 Procede de fabrication d'une structure multicouche avec report de couche circuit
FR0951543 2009-03-12
PCT/EP2010/052765 WO2010102943A1 (en) 2009-03-12 2010-03-04 A method of fabricating a multilayer structure with circuit layer transfer

Publications (2)

Publication Number Publication Date
JP2012520556A JP2012520556A (ja) 2012-09-06
JP5640272B2 true JP5640272B2 (ja) 2014-12-17

Family

ID=41110979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011553398A Expired - Fee Related JP5640272B2 (ja) 2009-03-12 2010-03-04 回路層転写により多層構造体を製作する方法

Country Status (9)

Country Link
US (1) US8932938B2 (ja)
EP (1) EP2406820A1 (ja)
JP (1) JP5640272B2 (ja)
KR (1) KR101379887B1 (ja)
CN (1) CN102349149B (ja)
FR (1) FR2943177B1 (ja)
SG (1) SG173813A1 (ja)
TW (1) TWI475640B (ja)
WO (1) WO2010102943A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US9190269B2 (en) * 2010-03-10 2015-11-17 Purdue Research Foundation Silicon-on-insulator high power amplifiers
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
FR2978864B1 (fr) * 2011-08-02 2014-02-07 Soitec Silicon On Insulator Procede de correction de desalignement de positions sur une premiere plaque collee sur une deuxieme plaque
TWI541928B (zh) * 2011-10-14 2016-07-11 晶元光電股份有限公司 晶圓載具
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
KR102097486B1 (ko) * 2013-08-02 2020-04-07 삼성디스플레이 주식회사 표시 장치의 제조 방법
TWI611578B (zh) * 2017-06-14 2018-01-11 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
CN116982151A (zh) * 2021-03-16 2023-10-31 维耶尔公司 环架键合工具以及利用键合工具校正表面不均匀性的方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
JPH02152221A (ja) * 1988-12-02 1990-06-12 Sony Corp Ｓｏｉ基板の製造方法
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH04372163A (ja) * 1991-06-20 1992-12-25 Sony Corp 貼り合わせ基板の製造方法
JPH05152181A (ja) 1991-11-28 1993-06-18 Fujitsu Ltd Ｓｏｉ基板の製造方法および製造装置
KR100289348B1 (ko) 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
US5843832A (en) 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
JPH09148207A (ja) * 1995-11-22 1997-06-06 Mitsubishi Heavy Ind Ltd 三次元ｌｓｉ積層装置
JPH09196933A (ja) 1996-01-19 1997-07-31 Canon Inc プローブとプローブの作製方法、及びプローブユニット、並びにこれを用いた情報記録再生装置
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
US5962792A (en) 1997-06-02 1999-10-05 The Penn State Research Foundation Beam strain gauge
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP3437540B2 (ja) * 2000-09-19 2003-08-18 キヤノン株式会社 半導体部材及び半導体装置の製造方法
JP2002190435A (ja) 2000-10-11 2002-07-05 Sumitomo Metal Ind Ltd 基板の接合処理方法及び接合処理装置
JP4698018B2 (ja) 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
US20020127821A1 (en) 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US6969667B2 (en) 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
CA2485022A1 (en) 2002-04-15 2003-10-23 Schott Ag Method for connecting substrates and composite element
KR100774775B1 (ko) 2002-09-17 2007-11-07 앤터온 비.브이. 카메라 디바이스, 카메라 디바이스 제조 방법, 웨이퍼스케일 패키지 및 광학 어셈블리
JP2004235465A (ja) 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
US20040262772A1 (en) 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US7601236B2 (en) * 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070148480A1 (en) 2003-12-24 2007-06-28 Toyoaki Ishiwata Laminate
US7318368B2 (en) 2004-02-11 2008-01-15 Tmc Design Corporation Radio frequency jammer
FR2866982B1 (fr) * 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7060592B2 (en) 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
EP1863631A2 (en) * 2005-01-18 2007-12-12 Suss Micro Tec Inc. High-throughput bond tool
US7553695B2 (en) 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
JP2006303087A (ja) 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
TWI310583B (en) 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
JP5046366B2 (ja) 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP4941307B2 (ja) * 2005-12-12 2012-05-30 株式会社村田製作所 位置合わせ装置、接合装置及び位置合わせ方法
US7648851B2 (en) 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
FR2910707B1 (fr) 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP4442671B2 (ja) 2007-09-21 2010-03-31 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
FR2931014B1 (fr) 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit

Also Published As

Publication number Publication date
CN102349149B (zh) 2014-12-17
FR2943177B1 (fr) 2011-05-06
KR101379887B1 (ko) 2014-04-01
WO2010102943A1 (en) 2010-09-16
SG173813A1 (en) 2011-09-29
JP2012520556A (ja) 2012-09-06
KR20110120328A (ko) 2011-11-03
TW201041085A (en) 2010-11-16
US8932938B2 (en) 2015-01-13
TWI475640B (zh) 2015-03-01
FR2943177A1 (fr) 2010-09-17
CN102349149A (zh) 2012-02-08
EP2406820A1 (en) 2012-01-18
US20120028440A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
US8163570B2 (en) Method of initiating molecular bonding
US9123631B2 (en) Method for molecular adhesion bonding with compensation for radial misalignment
JP5448117B2 (ja) 分子結合による結合方法
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
US20120077329A1 (en) Direct bonding method with reduction in overlay misalignment
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
WO2014049414A1 (en) Direct bonding process

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131010

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141008

R150 Certificate of patent or registration of utility model

Ref document number: 5640272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees