KR20110120328A - 회로층 전사를 갖는 다층 구조를 제조하는 방법 - Google Patents

회로층 전사를 갖는 다층 구조를 제조하는 방법 Download PDF

Info

Publication number
KR20110120328A
KR20110120328A KR1020117021845A KR20117021845A KR20110120328A KR 20110120328 A KR20110120328 A KR 20110120328A KR 1020117021845 A KR1020117021845 A KR 1020117021845A KR 20117021845 A KR20117021845 A KR 20117021845A KR 20110120328 A KR20110120328 A KR 20110120328A
Authority
KR
South Korea
Prior art keywords
substrate
microcomponents
layer
support
bonding
Prior art date
Application number
KR1020117021845A
Other languages
English (en)
Other versions
KR101379887B1 (ko
Inventor
아노르 까스떼
마르셀 브뢰까르
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20110120328A publication Critical patent/KR20110120328A/ko
Application granted granted Critical
Publication of KR101379887B1 publication Critical patent/KR101379887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)
  • Micromachines (AREA)

Abstract

복합 구조를 제조하는 방법은, 제 1 기판(100)의 일면 위에 마이크로컴포넌트들(110)의 제 1 층을 제조하는 단계로서, 상기 제 1 기판은 상기 마이크로컴포넌트들(110)의 제조 중 제 1 지지체(121)의 유지면(121a)에 대해 접하여 유지되는, 상기 제 1 층을 제조하는 단계, 및 제 2 기판(200) 위에 마이크로컴포넌트들(110)의 상기 층을 포함하는 상기 제 1 기판(100)의 상기 면을 접합하는 단계를 포함한다. 상기 접합 단계 중, 상기 제 1 기판은 상기 제 2 지지체(221)에 대해 접하여 유지되고 상기 제 2 지지체의 유지면(221a)은 상기 마이크로컴포넌트들(110)의 제 1 층의 제조 중 사용되는 상기 제 1 지지체(120)의 평탄도보다 낮거나 같은 평탄도를 가진다.

Description

회로층 전사를 갖는 다층 구조를 제조하는 방법{A method of fabricating a multilayer structure with circuit layer transfer}
본 발명은 초기 기판으로부터 형성된, 예를 들어 복수의 마이크로 컴포넌트들이 형성된 초기 기판 부분에 대응하는 적어도 하나의 층을 최종 기판 위로 전사하여 제조되는 다층 반도체 구조들(다층 반도체 웨이퍼들로서도 알려진)의 분야에 관한 것이다.
3차원 부품 집적 기술(three-dimensional component integration technology; 3D-integration)은 마이크로컴포넌트들의 하나 이상의 층들의 최종 기판 위로의 전사를 필요로 하고, 상기 최종 기판 자체는 가능하게는 마이크로컴포넌트들을 포함한다. 전사된 층 또는 층들은 초기 기판 위에 적어도 부분적으로 제조되는 마이크로컴포넌트들(전자, 광전자 등의 부품들)을 구비하고, 이때 상기 층들은 최종 기판 위에 적층되어 있다. 주로 단일층 위에 존재하는 마이크로컴포넌트들 은 크기가 매우 작고 다수이기 때문에, 각각의 전사된 층은 가장 큰 정밀도로 최종 기판 위에 위치되어야 하고 그 결과 이들은 아래에 위치한 층과 매우 가깝게 정렬된다. 게다가, 상호접속들 등을 생성하기 위해, 표면 위에 마이크로컴포넌트들을 노출시키기 위해, 예를 들어 다른 마이크로컴포넌트들을 형성하기 위해, 층의 전사 후 층에 대해 처리들을 실행할 필요가 있을 수 있고, 상기 처리들은 또한 층에 존재하는 컴포넌트들을 고려하여 가장 큰 정밀도로 실행되어야 한다.
그러나, 출원인은 전사에 이어, 전사 전에 형성된 마이크로컴포넌트들 모두와 정렬되는 추가의 마이크로컴포넌트들을 형성하는 것이 불가능한 매우 곤란한 환경들이 있다는 것을 인식해 왔다. 이러한 정렬불량 현상은 최종 기판 위에 초기 기판 위에 형성된 마이크로컴포넌트들의 층을 전사한 후, 본딩 후 초기 기판의 노출면 위에 마이크로컴포넌트들의 추가의 층이 형성되는 3차원 구조의 제조의 일례를 도시하는 도 1a 내지 도 1f와 관련하여 기술된다. 도 1a는 그 자신의 형상 또는 "고유 기하학(inherent geometry)"을 가지는 초기 기판(10)을 도시한다. 사실, 도 1a에 고의로 확대된 방식으로 그리고 변형 영역들을 볼 수 있게 하기 위해 격자(grid)(점선)를 이용하여 나타낸 것과 같이, 초기 기판(10)은 주로 보우(bow) 및 워프(warp) 또는 버클(buckle)에 대응하는 마이크로메트릭 스케일(micrometric scale)에 대해 변형들을 갖는 반도체 재료의 웨이퍼에 의해 구성된다. 웨이퍼의 보우는 중간 표면으로부터 웨이퍼의 중심까지의 위치의 크기로서 웨이퍼의 오목 또는 볼록 변형을 특징짓고, 반면 워프는 웨이퍼의 중간 표면의 전체에 걸쳐, 기준 평면에 대한 중간 표면의 최대 거리와 최소 거리 사이의 차이들에 대응하는 변형들을 특징짓는다. 이들 2가지 형태의 변형은 웨이퍼의 고유 기하학이 특징지워 질 수 있다는 것을 의미하고, 단순화를 위해, 이것은 칩형 기하학으로서 분류될 수 있다.
도 1b 및 도 1c에서 알 수 있는 것과 같이, 제 1의 일련의 마이크로컴포넌트들(11)은 초기 기판(10)의 표면 위에 형성된다. 마이크로컴포넌트들(11)은 제조될 마이크로컴포넌트들(11)에 대응하는 패턴들을 형성하는 영역들을 규정할 수 있는 마스크를 이용하는 포토리소그라피에 의해 규정된다. 마이크로컴포넌트들(11)이 포토리소그라피에 의해 규정되기 때문에, 초기 기판(10)은 기판 캐리어 장치(12) 위에 유지된다. 기판 캐리어 장치는 초기 기판(10)이 정전기 시스템 또는 지지 플라텐(12a)에 연결된 흡입 시스템에 의해 접하여 유지되는 지지 플라텐(support palten; 12a)을 포함한다. 기판 캐리어 장치(12)는 "강화된(stiffened)" 위치에, 즉 장치(12)에 의해 유지되지 않을 때 동일 기판에 의해 주어지는 것들에 비해 초기 기판(10)의 보우/워프(bow/warp)형 변형들이 감소되는 위치에 초기 기판(10)을 유지할 수 있다. 환언하면, 마이크로컴포넌트들(11)은 초기에는 약간 응력을 받는(인장하에 또는 압축으로) 기판 위에 형성되고, 응력들은 기판이 장치(12)로부터 자유로워지면 완화된다. 그 응력의 레벨은 또한 기판이 마이크로컴포넌트들을 규정하는 단계 동안 받는 온도와 연계되고, 그 온도는 가능하게는 환경의 주위 온도이고 또는 기판 캐리어 장치에 의해 부여되는 제어된 온도이다.
도 1d에서 알 수 있는 것과 같이, 마이크로컴포넌트들(11)을 포함하는 초기 기판(10)의 면은 이때 최종 기판(20)의 일면과 긴밀하게 접촉한다. 초기 기판(10)과 최종 기판(20) 간의 접합은 예를 들어 그리고 바람직하게는 웨이퍼 접합에 의해 실행된다. 이렇게 하여 기판들(10, 20) 간의 접합 경계면에서의 마이크로컴포넌트들(11)의 매립층이 얻어진다. 접합 후 및 도 1e에서 알 수 있는 것과 같이, 초기 기판(10)은 마이크로컴포넌트들(11)의 층 위에 존재하는 재료의 일부를 제거하기 위해 박육화된다. 따라서, 복합 구조(30)가 최종 기판(20) 및 초기 기판(10)의 나머지 부분에 대응하는 층(10a)에 의해 형성되어 얻어진다.
일단 최종 기판(20)에 접합되면, 초기 기판(10)의 기하학은 초기에 도 1a에 가졌던 것과는 다르다. 접합 후 초기 기판(10)의 새로운 기하학은 특히 최종 기판(20)이 초기 기판(10)에 의해 원래 주어진 것들과는 다른 보우/워프 변형들을 갖는 고유 기하학을 가진다는 사실에 기인한다. 그 결과, 초기 기판(10)이 최종 기판(20)과 긴밀하게 접촉되면, 초기 기판(10) 및 최종 기판(20)은 서로의 기하학에 적어도 부분적으로 적응해야 하고, 이것은 초기(10) 및 최종(20) 기판들 각각에 인장 및 압축 응력들의 영역들을 생성한다. 이들이 완화하면, 이들 응력들은 초기 기판의 기하학의 변경, 즉 그것의 원래의 보우/워프형 변형들의 변경을 일으킨다.
초기 기판(10)의 기하학의 이러한 변경은 그것이 박육화된 후 훨씬 더 현저하다(도 1e). 일단 박육화되면, 층(10a)에 대응하는, 초기 기판(10)의 나머지 부분의 두께는 전체로서 구조 위에서 더 큰 범위로 그것의 기하학을 "부여하는" 최종 기판(20)의 것보다 훨씬 작다. 층(10a)은 이때 최종 기판(20)의 기하학과 일치해야 하고 따라서 초기 기판(10)의 시작 기하학으로부터 더 벗어난다.
도 1f에서 알 수 있는 것과 같이, 3차원 구조의 제조에 있어서의 다른 단계는 박육화된 초기 기판(10)의 노출된 표면 위에 마이크로컴포넌트들(12)의 제 2 층을 형성하는 것으로 이루어진다. 매립된 마이크로컴포넌트들(11)과 정렬하여 마이크로컴포넌트들(12)을 규정하기 위해, 마이크로컴포넌트들(11)을 형성하기 위해 사용되는 것과 유사한 포토리소그라피 마스크가 사용된다. 층(10a)과 같은 전사된 층들은, 마이크로컴포넌트들의 레벨 및 층을 형성하는 웨이퍼의 레벨 모두에 전형적으로 마크들을 구비하고, 이 마크들은 포토리소그라피 동안 행해지는 기술적 처리 단계들 동안 위치결정 및 정렬 툴들(tools)에 의해 사용된다.
그러나, 위치결정 툴들이 사용될 때조차, 오프셋들, 예컨대 도 1f에 나타낸 오프셋들 Δ11, Δ44 또는 Δ88 (마이크로컴포넌트들(11, 12)의 쌍들 ll1/121, 114/124 및 ll8/128 사이에서 관측되는 오프셋들에 각각 대응하는)이 일부 마이크로컴포넌트들 사이에서 일어난다. 마이크로컴포넌트들(11)을 형성할 때처럼, 최종 기판(20) 및 층(10a)에 의해 형성되는 복합 구조(30)는 마찬가지로 장치(12)와 동일한 기판 캐리어 장치(13)의 지지 플라텐(13a)에 대해 접하여 유지된다. 복합 구조(30) 위에 특히 층(10a)에 부과되는 응력(인장 및 압축)의 영역들은 적어도 부분적으로 마이크로컴포넌트들(11)의 형성 중 존재하는 것들과는 다른 데, 그 이유는 보우/워프 변형들의 견지에서 층(10a)이 접합 및 박육화 전 기판(10)에 의해 주어진 것과는 다른 기하학을 가지기 때문이다. 그 결과, 이것은 2개의 층들의 마이크로컴포넌트들 사이의 단락 또는 접속 불량들의 소스일 수 있는 마이크로컴포넌트들(11, 12)의 2개의 층들 사이의 정렬불량(오버레이로서도 알려짐)의 현상을 생기게 한다. 따라서, 그러한 오버레이 현상은 제조되는 다층 반도체 웨이퍼들의 값 및 품질의 감소를 가져온다. 이러한 현상의 영향은 마이크로컴포넌트들의 소형화를 증가시키고 층당 집적 밀도를 증가시기 위한 지속적인 요구 때문에 더 커지고 있다.
포토리소그라피 툴들은 컴포넌트들을 규정 또는 형성하는 2가지 단계들 사이에서 오버레이를 최소화하려는 시도에 적용될 수 있는 오버레이의 특정 모드들(회전, 병진운동 등)을 보정하기 위한 알고리즘들을 포함한다. 그러나, 이러한 정렬불량은 균일하지 않다는 것(즉, 기본적인 변환들로 감소되지 않을 수 있고)이 관측되었고; 따라서 웨이퍼의 각각의 노출된 필드에 대해 오버레이에 대한 만족스러운 최대치(예를 들어 100nm(나노미터) 또는 50nm 이하)를 얻기 위해 일반적이고 만족스러운 방식으로 포토리소그라피 노광을 보정하는 것이 불가능하다. 웨이퍼의 각 필드에 대한 리소그라피 노광을 지배하는 파라미터들의 보정은 산업상 바람직하지 않고, 그래서 오버레이로 이어질 수 있는 파라미터들의 세트를 최적화하는 것을 찾는 것이 중요하다.
게다가, 마이크로컴포넌트들의 층이 마이크로컴포넌트들의 제 1 층을 가진 최종 기판 위로 전사될 때, 마이크로컴포넌트들이 상호접속될 때 층들 각각의 마이크로컴포넌트들 사이의 오버레이를 최소화할 수 있는 것이 매우 중요하다. 이러한 환경하에서, 리소그라피에 의해 2개의 층들의 마이크로컴포넌트들 사이에 존재하는 오버레이들을 보상하는 것은 불가능하다.
(발명의 요약)
본 발명의 목적은 다층 또는 복합 구조들의 제조 중, 제 1 기판의 일면 위에 형성된 마이크로컴포넌트들과 제 2 기판 위에의 전사 후 상기 기판의 다른 면 위에 후속으로 형성된 마이크로컴포넌트들 사이의 왜곡 및 오버레이 현상을 감소시킬 수 있는 해결방법을 제안하는 것이다.
이를 위해, 본 발명은 제 1 기판의 일면 위에 마이크로컴포넌트들의 제 1 층을 제조하는 단계로서, 제 1 기판은 마이크로컴포넌트들의 제조 중 제 1 지지체의 유지면에 대해 접하여 유지되는, 상기 제 1 층을 제조하는 단계, 및 제 2 기판 위에 마이크로컴포넌트들의 층을 포함하는 제 1 기판의 면을 접합하는 단계를 포함하는, 복합 구조를 제조하는 방법에 있어서, 접합 단계 중, 제 1 또는 제 2 기판은 마이크로컴포넌트들의 제조 중 사용되는 제 1 지지체의 평탄도보다 낮거나 같은 평탄도를 가지는 유지면의 제 2 지지체에 대해 접하여 유지되는 것을 특징으로 하는 복합 구조 제조 방법을 제안한다.
따라서, 접합 중, 마이크로컴포넌트들의 형성 중 사용되는 지지체의 유지면의 것과 동일하거나 그 미만인 평탄도를 그 표면에 제공하는 유지면의 지지체, 즉 기판이 접하여 유지되는 표면에 대해 접촉시켜 2개의 기판들 중 하나를 유지함으로써, 마이크로컴포넌트들의 추가층들의 후속 형성 중의 왜곡 및 오버레이의 위험들이 실질적으로 감소된다.
기하학적 형상으로 접합 중 제 1 기판을 고정함으로써, 적어도 마이크로컴포넌트들이 형성될 때 주어지는 것과 유사한, 보우/워프형의 변형들의 견지에서, 제 1 기판의 다른 면 위에 마이크로컴포넌트들의 추가층의 형성 중 기하학적 형상을 회복하는 것이 가능하다. 제 1 기판이 상이한 기하학을 가질지라도 예를 들어 제 2 기판과 비교되는 기하학에 있어서의 차이로 인해 일단 후속 접합이 해제되면, 제 2 기판이 마이크로컴포넌트들의 제조 중 사용되는 평평한 기준 지지체의 것과 유사한 평탄도를 가지는 지지체에 대해 접하여 유지되고 있을 경우 제 1 기판은 접합 순간에 주어지는 그것의 기하학을 회복한다. 이러한 방식으로, 마이크로컴포넌트들의 제 1 층을 포함하는 층에 대향하는 제 1 기판의 면 또는 제 1 층의 노출된 면 위에 마이크로컴포넌트들의 제 2 층을 형성하는 동안, 제 1 층 또는 상기 층의 제 1 면의 마이크로컴포넌트들과 포토리소그라피 마스크의 정렬 신뢰성, 그 결과 웨이퍼의 품질 및 가치(value)가 향상된다.
본 발명의 특별한 특징에 따르면, 제 1 지지체의 유지면의 평탄도는 2 ㎛[마이크로미터] 또는 그 미만이다.
본 발명의 일 양상에 따르면, 접합 단계 중, 제 1 기판은 제 2 지지체에 대해 접하여 유지된다.
본 발명의 다른 양상에 따르면, 접합 단계 중, 적어도 제 1 기판은 마이크로컴포넌트들의 제 1 층을 제조하는 단계 동안 받는 온도와 실질적으로 같은 온도(바람직하게는 ±0.5 ℃ 이하만큼)에서 유지된다.
본 발명의 다른 양상에 따르면, 접합 단계 중, 제 1 및 제 2 기판은 실질적으로 같은 온도에서 유지된다. 제 1 및 상기 제 2 기판들간의 온도차는 바람직하게는 ±0.5 ℃ 이하이다.
본 발명의 특별한 특징에 따르면, 접합 단계 후, 상기 방법은 제 1 기판을 박육화하는 단계를 포함한다.
본 발명의 다른 특별한 특징에 따르면, 상기 방법은 마이크로컴포넌트들의 제 1 층을 포함하는 면에 대향하는 제 1 기판의 면 위에 마이크로컴포넌트들의 제 2 층을 제조하는 단계를 더 포함한다.
접합 단계 전에, 상기 방법은 마이크로컴포넌트들의 제 1 층을 포함하는 제 1 기판의 면 위에 산화물의 층을 형성하는 단계를 포함할 수 있다.
본 발명의 특별한 특징에 따르면, 제 1 기판은 SOI형 구조로 구성된다.
마이크로컴포넌트들의 제 1 층을 제조하는 단계 및 접합 단계 동안, 제 1 기판과 접하는 지지 플라텐을 포함하는 기판 캐리어 장치를 사용하는 것이 가능하고, 기판 캐리어 장치는 지지 플라텐에 대해 접촉시켜 제 1 기판을 유지할 수 있다.
제 1 기판은 흡입(진공 펌프)에 의해, 모세관 흡인(기판은 예를 들어 대리석으로 형성되는 강성 지지체에 대해 접하여 유지되어 모세관 흡인에 의해 그 위에 고정됨)에 의해 또는 정전기력에 의해 지지 플라텐에 대해 접하여 유지될 수 있다. 정전기력의 사용은 진공 접합이 실행될 때 특히 유용하다.
본 발명은 또한 기판 캐리어 장치를 포함하는, 기판들을 웨이퍼 접합하는 장치에 있어서, 기판 캐리어 장치는 2 마이크로미터 또는 그 미만의 평탄도를 가진 기판을 위한 유지면을 포함하는 것을 특징으로 하는, 기판들을 웨이퍼 접합하는 장치를 제공한다.
본 발명의 접합 장치의 일 특징에 따르면, 기판 캐리어 장치는 직경이 200 mm(밀리미터) 또는 300 mm인 원형 기판들(웨이퍼들)을 수용하도록 되어 있다.
본 발명의 접합 장치의 다른 특징에 따르면, 상기 장치는 또한 기판 캐리어 장치를 둘러싸는 처리 체임버(treatment chamber)를 더 포함하고, 처리 체임버는 온도 제어 수단을 포함한다.
본 발명의 다른 특징들 및 이점들은 비제한적인 예로 주어지고 첨부 도면들을 참조하여 만들어진 본 발명의 특별한 구현들의 다음의 상세한 설명으로부터 명백해질 것이다.
도 1a 내지 도 1f는 3차원 구조의 종래 기술의 제조를 나타내는 개략도들.
도 2a 내지 도 2e는 본 발명의 조립 방법을 채용하는 3차원 구조의 제조를 나타내는 개략도들.
도 3은 도 2a 내지 도 2e에 도시된 3차원 구조의 제조 중 채용되는 단계들의 흐름도.
본 발명은 예를 들어 웨이퍼 본딩에 의해 적어도 제 1 기판 또는 컴포넌트들을 포함하는 웨이퍼를 제 2 기판 또는 웨이퍼 위에 접합하는 복합 구조들의 제조에 일반적으로 응용된다.
상기한 바와 같이, 접합 후, 제 1 기판의 기하학은 이들의 컴포넌트들이 형성될 때 그것이 가지는 것과는 다르다. 그 결과, 상기 접합 후, 오프셋들이 제 1 기판의 구조들에 생성되고, 이것은 본래 형성된 컴포넌트들과 나중에 형성된 컴포넌트들간의 왜곡 및 오버레이를 일으킨다.
이들 현상을 최소화하고 접합 전 제 1 기판 위에 형성된 것과 정렬시켜 컴포넌트들의 후속 제조를 허용하기 위해, 본 발명은 컴포넌트들의 형성 중 제 1 기판을 유지하는 데 사용되는 지지체의 것과 유사하거나 작은 평탄도를 가지는 유지면의 지지체 위에 2개의 기판들 중 하나를, 접합 중, 유지하는(holding) 것을 제안한다. 접합 중 사용되는 지지체의 유지면의 평탄도는 컴포넌트들이 형성될 때 사용되는 지지체의 것보다 바람직하게는 작다.
지지체의 유지면은 기판이 접촉하는 표면, 즉 기판과 접촉하는 지지체의 표면에 대응한다. 사용되는 지지체의 형태에 의존하여, 이러한 유지면은 연속 또는 불연속면일 수 있다. 예를 들어, 기판을 유지하기 위해 정전기 또는 모세관 흡인 시스템(electrostatic or capillary attraction system)을 갖는 지지체를 이용할 때, 지지체는 일반적으로 기판이 지지체에 대해 접할 때 기판과 완전히 접하는 연속 유지면을 가진다. 대조적으로, 기판을 유지하기 위해 흡입력들을 이용하는 지지체에 있어서, 예를 들어, 지지체는 홈들 또는 공동들을 통한 흡입에 의해 기판을 유지할 수 있는 그 표면 위에 홈들 또는 공동들을 가질 수 있다. 이와 같은 환경들하에서, 지지체의 유지면은 홈들 또는 공동들 주위에 배치되는 지지체의 표면, 즉 기판이 지지체에 접하여 유지될 때 기판과 접촉하는 표면에 대응한다.
본 발명에 있어서, 평탄도는 지지체의 유지면의 최하점과 최고점 사이의 거리의 값에 대응한다. 일예로서, x 마이크로미터의 평탄도는 지정된 표면의 모든 점이 x ㎛만큼 이격된 2개의 평행한 평면들 사이에 배치된다는 것을 의미한다.
본 발명의 일 구현에 따라 초기 기판 위에 형성된 마이크로컴포넌트들의 층의 최종 기판 위에의 전사에 의해 3차원 구조를 제조하는 방법이 도 2a 내지 도 2e 및 도 3을 참조하여 이하에 기술된다. 기판들은 150 mm, 200 mm 또는 300 mm의 직경을 가질 수 있는 웨이퍼들이다.
3차원 구조의 제조는 웨이퍼 또는 초기 기판(100)의 기판 위에 제 1의 일련의 마이크로컴포넌트들(110)을 형성하는 것으로 개시된다(도 2a, 단계 S1). 마이크로컴포넌트들(110)은 완전한 컴포넌트들 및/또는 단지 이들의 일부들일 수 있다. 여기에 기재된 예에 있어서, 초기 기판(100)은 또한 실리콘의 지지체(101) 위의 실리콘(103)의 층, 이 층과 실리콘 지지체 사이에 배치되는, 예를 들어 SiO2로 형성된 매립된 산화물층(102)을 포함하는 300 mm 직경의 SOI (silicon on insulator)형 웨이퍼이다.
초기 기판(100)은 또는 다른 형태의 다층 구조 또는 단층 구조에 의해 구성될 수도 있다.
마이크로컴포넌트들(110)은 제조될 마이크로컴포넌트들(110)에 대응하는 패턴들을 형성하기 위한 영역들을 규정할 수 있는 마스크를 이용하는 포토리소그라피에 의해 형성된다.
본 발명에 따르면, 마이크로컴포넌트들(110)이 포토리소그라피에 의해 형성되고 있을 때, 초기 기판(100)은 기판 캐리어 장치(120) 위에 유지된다. 기판 캐리어 장치는 지지 플라텐(121)과 결합된 정전기 시스템을 이용하여 접하여 유지되는 유지면(121a)을 가진 지지 플라텐(121)을 포함한다. 지지 플라텐(121)의 유지면(121a)의 평탄도는 일반적으로 2 마이크로미터들(㎛) 또는 그 미만이다.
마이크로컴포넌트들을 형성한 후, 예를 들어 SiO2의 산화물의 층(104)이 접합을 준비하기 위해 마이크로컴포넌트들(110)을 포함하는 초기 표면(100)의 표면 위에 침착된다(단계 S2, 도 2b). 선택적으로, 초기 기판의 후면(즉, 마이크로컴포넌트들(110)을 포함하지 않는 면) 위에는, 컴포넌트들의 형성에 의해 생성될 수 있는 보우 및/또는 워프를 감소시키기 위해 보상층들(compensating layers)을 형성하는 것이 가능하다.
다음에, 산화물층(104)의 표면(104a) 및 실리콘으로 형성되는 웨이퍼(200) 또는 최종 기판의 표면(200a)은 이들을 접합하기 위해 준비된다(단계 S3). 상기 마이크로컴포넌트들을 최종 기판에 존재하는 다른 마이크로컴포넌트들과 접촉시키는 것이 가능하도록 하기 위해 예를 들어 구리로 형성되는 금속 핀들이 층(104a)의 표면 위에 마이크로컴포넌트들(110)의 전부 또는 일부와 접촉하여 제공될 수 있다. 초기 기판과 같이, 최종 기판(200)은 또한 그것의 접합면 위에 산화물층 및 선택적으로 금속 핀들을 포함할 수 있다. 표면을 제조하기 위해 실행되는 처리들은 얻어질 접합 에너지의 함수로서 변한다. 표준 접합 에너지가 얻어지면, 즉 상대적으로 약한 접합 에너지가 얻어지면, 표면은 화학-기계적 폴리싱 이후 세정을 행함으로써 제조될 수 있다. 대안으로, 높은 접합 에너지가 2개의 기판들 사이에서 얻어지면, 표면의 제조는 RCA형 세정(즉, 입자들 및 탄화수소들을 제거하도록 되어 있는 SCl 처리(NH4OH, H2O2, H2O) 및 금속 오염물들을 제거하도록 되어 있는 SC2 처리(HCl, H2O2, H2O)의 조합), 플라즈마 표면 활성화, 및 추가 세정 후의 스크러빙(scrubbing)을 구비한다.
변형예에 있어서, 최종 기판(200)은 또한 그 위에 직접 형성되거나 선행 전사 단계 중 형성되는 컴포넌트들을 포함할 수 있다.
본 발명에 따르면, 접합중, 2개의 기판들 중 하나의 후면은 마이크로컴포넌트들의 형성 중 사용되는 지지체의 것과 유사하거나 낮은 평탄도, 즉, 2 마이크로미터 또는 그 미만의 평탄도, 바람직하게는 2 마이크로미터 미만의 평탄도를 가지는 유지면의 지지체 위에 유지된다. 도 2c에서 알 수 있는 것과 같이, 초기 기판(100)의 후면은 접합 장치(도 2c에 도시되지 않음)에 부속하는 기판 캐리어 장치(220) 위에 유지된다. 기판 캐리어 장치는 지지 플라텐(221)과 결합된 정전기 시스템에 의해 초기 기판(100)의 후면이 접하여 유지되는 유지면(221a)을 가진 지지 플라텐(221)을 포함한다. 지지 플라텐(221)의 유지면(221a)의 평탄도는 2 ㎛ 또는 그 미만, 바람직하게는 2 ㎛ 미만이다.
여기에 기재된 예에서 알 수 있는 것과 같이, 그것은 바람직하게는 지지체에 대해 배치되고 접하여 유지되는 컴포넌트들이 형성된 초기 기판이다. 이와 같은 환경들 하에서, 지지체 위에 초기 기판을 유지하는 것은 특히 상기 기판의 보우 및/또는 워프가 보상층을 구비하지 않거나 표면 제조 단계들이 이와 같은 변형들의 생성을 가져오지 않는다면 기판의 보우 및/또는 워프가 보상될 수 있는 것을 의미한다. 게다가, 기판의 후면을 지지체와 접촉시키는 것은 결함들(스크래치들, 미립자 오염 등)의 생성을 가져올 수 있고, 그래서 초기 기판의 후면은 지지체와 접촉하는 것이 바람직한데, 그 이유는 이것이 나중에 박육화될 것이기 때문이다.
일단 초기 기판이 기판 캐리어 장치(220)의 지지 플라텐(221) 위에 배치되고 접하여 유지되면, 웨이퍼 접합에 의해 접합하기 위해 초기 기판의 표면(104a)을 최종 기판(200)의 면과 긴밀하게 접촉시키기 위해 최종 기판(200)이 초기 기판 위에 배치된다(단계 S4). 웨이퍼 접합에 의한 접합은 그 자체가 알려져 있는 기술이다. 웨이퍼 접합에 의한 접합의 원리는 특정 재료(접착제, 왁스, 땜납 등)를 사용하지 않고 2개의 표면들을 직접 접촉키는 것에 기초하고 있다는 것을 회상해야 한다. 이와 같은 조작(operation)은 접합하기 위한 표면들이 입자들 또는 오염 없이 충분히 평평하고, 전형적으로 수 나노미터 또는 그 미만의 거리에서, 접촉이 시작될 수 있도록 허용하기 위해 함께 충분히 가까울 것을 요구한다. 이때 2개의 표면들 사이의 흡인력들은 분자 접착(접합될 2개의 표면들의 원자들 및 분자들 사이의 전자 상호작용의 흡인력들(반 데르 바알스 힘)의 총합에 의해 유도되는 접합)을 일으킬 수 있을 만큼 충분히 높다.
다음에, 적절한 웨이퍼 접합에 의한 접합이, 접합파(bonding wave)의 전파를 개시시키기 위해, 최종 기판의 상면 위에서, 툴(tool), 예를 들어 스타일러스(stylus)를 이용하여 정교하게 가압하여 실행된다(단계 S5). 툴이 적용되는 지점은 예를 들어 웨이퍼의 중심 또는 에지에 위치될 수 있다. 툴에 의해 작용하는 기계적 압력은 범위 1 MPa [megapascal] 내지 33.3 MPa에 있을 수 있고 1 mm2 [square millimeter] 또는 그 미만의 베어링면(bearing surface)에 가해진다. 이 후 2개의 기판들은 접하고 있는 이들의 표면들(접합면) 전체에 걸쳐 웨이퍼 접합에 의해 함께 접합된다. 그렇게 함으로써, 이것은 기판들(100, 200) 사이의 접합 경계면에서 마이크로컴포넌트들(110)의 매립층을 생성한다.
접합 중, 기판들의 온도가 바람직하게 제어된다. 이를 위해, 접합 장치는 예를 들어 기판 캐리어 장치를 둘러싸는 폐쇄 체임버를 포함할 수 있다. 기판들의 온도는 체임버(체임버 내의 분위기를 위한 가열 및/또는 냉각 시스템) 및/또는 기판 캐리어 장치(지지 플라텐 내에서 순환하는 냉각 유체 및/또는 지지 플라텐에 통합되는 가열 수단)에 부속하는 온도 제어 수단에 의해 조정될 수 있다.
제 1 양상에 따르면, 기판들(100, 200)은 실질적으로 유사한 온도에서 유지된다. 2개의 기판들 사이의 온도차는 바람직하게는 ±0.5℃이다.
기판들의 온도는, 접합 장치의 폐쇄 체임버 내에서, 기판 접합을 준비하는 단계들(스크러빙, 세정, 접촉 등) 및 접합 단계들 동안 제어된 온도로 분위기를 유지함으로써 기준 온도로 정확하게 제어될 수 있다. 기판들에 가해지는 유체들(세정, 스크러빙) 뿐만 아니라 본딩이 실행되는 지지 플라텐의 온도는 또한 기준 온도에 따라 제어된다.
바람직하게는, 접합 동안 및 선택적으로 접합 준비 단계들 동안의 온도는 실질적으로 포토리소그라피에 의해 마이크로컴포넌트들(110)이 기판 캐리어 장치(120) 위에 유지되는 초기 기판(100) 위에 형성되는 온도(±0.5℃)와 실질적으로 유사하도록 또한 보장된다. 이것은 이들 여러 단계들 동안의 오버레이의 임의의 발생 및 팽창 효과들을 방지한다.
접합 후, 얻어진 구조는 2개의 기판들 사이의 접합 에너지를 증가시키고 이후 이들 중 하나가 박육화되도록 허용하기 위해 보통의 가열 처리(500℃ 미만)를 겪는다.
도 2d에서 알 수 있는 것과 같이, 초기 기판(100)은 마이크로컴포넌트들(110)의 층 위에 존재하는 재료의 일부를 벗겨내기 위해 박육화된다(단계 S7). 초기 기판(100)은 특히 화학-기계적 폴리싱(CMP), 화학적 에칭 또는 원자 주입에 의해 기판에 미리 형성된 약화 평면에 따른 균열(cleavage) 또는 분열(fracture)에 의해 박육화될 수 있다. 초기 기판이 본원에서처럼 SOI형 기판인 경우, 매립된 절연층은 유리하게는 나머지층(100a)의 두께를 규정하기 위해 화학적 에칭을 위한 정지층(stop layer)으로서 사용될 수 있다. 대안으로, 초기 기판이 벌크 재료(bulk material)로 형성되면, 긴 핀들, 예를 들어 기판의 표면 위에 규칙적으로 이격된 금속 재료로 형성되는 핀들은 컴포넌트들이 기계적 박육화(폴리싱)를 정지시키기 위해 형성될 때 거기에 형성될 수 있다.
따라서, 최종 기판(200) 및 이 초기 기판(100)의 나머지 부분에 대응하는 층(100a)에 의해 형성되는 복합 구조(300)가 형성된다.
도 2e에서 알 수 있는 것과 같이, 3차원 구조를 제조함에 있어서 다음 단계는 초기 박육화된 기판(100)의 노출 표면에 마이크로컴포넌트들(140)의 제 2 층을 형성하는 것으로 구성된다(도 2e, 단계 S8). 마이크로컴포넌트들(140)은 마이크로컴포넌트들(140)과 함께 기능하도록 의도된 별개의 컴포넌트들 및/또는 마무리된 컴포넌트를 형성하기 위해 마이크로컴포넌트들(110)의 상보형 부분들에 대응할 수 있다. 매립된 마이크로컴포넌트들(110)과 정렬시켜 마이크로컴포넌트들(140)을 형성하기 위해, 마이크로컴포넌트들(110)을 형성하기 위해 사용되는 것과 유사한 포토리소그라피 마스크가 사용된다.
마이크로컴포넌트들(110)을 형성하는 것과 같이, 최종 기판(200) 및 층(100a)에 의해 형성되는 복합 구조(300)는 장치(120)와 동일한 기판 캐리어 장치(130)의 지지 플라텐(130), 즉 그 표면이 2 마이크로미터 또는 그 미만의 평탄도를 가지는 정전기 유지 시스템(electrostatic holding system)을 가진 플라텐 위에 유지한다. 이후 포토리소그라피 마스크가 층(100a)의 자유 표면에 가해진다.
변형예에 있어서, 3차원 구조가 층들의 스택에 의해 형성되고, 각각의 층은 본 발명의 조립 방법을 이용하여 전사되고(제 1 층은 이미 최종 기판에 존재할 수 있음), 각각의 층은 바로 인접하는 층들과 정렬된다.
본 발명의 복합 구조를 제조하는 방법에 의해, 초기 기판(100)의 최종 기판(200)으로의 전사 전후 마이크로컴포넌트들(110)의 중요한 오프셋들이 더 이상 관측될 수 없는 방식으로 변형 없이 또는 적어도 변형을 감소시켜 초기 기판(100)을 최종 기판에 접합하는 것이 가능하다. 따라서, 웨이퍼의 전체 표면에 걸쳐 균일한 방식으로, 200 nm보다 작거나 심지어 100 nm보다 작은 값들로 이들 잔류 오프셋들을 제한하는 것이 가능하다. 따라서, 심지어 매우 작은 크기(예를 들어 < 1 ㎛)의 마이크로컴포넌트들(140)이 심지어 초기 기판의 전사 후 마이크로컴포넌트들(110)과 정렬하여 용이하게 형성될 수 있다. 이것은 예를 들어 2개의 층들에 존재하거나 동일한 층의 2개의 별개의 면들 위에 존재하는 마이크로컴포넌트들이 금속 접속물들을 통해 상호접속될 수 있고, 그럼으로써 불량한 상호접속의 위험들을 최소화하는 것을 의미한다.
그 결과, 본 발명의 방법은 회로층의 다른 층 또는 지지 기판 위로의 전사 중 오버레이의 현상이 제거되거나 적어도 감소될 수 있고 매우 고품질의 다층 반도체 웨이퍼들이 제조될 수 있는 것을 의미한다.

Claims (16)

  1. 제 1 기판(100)의 일면 위에 마이크로컴포넌트들(110)의 제 1 층을 제조하는 단계로서, 상기 제 1 기판은 상기 마이크로컴포넌트들(110)의 제조 중 제 1 지지체(121)의 유지면(121a)에 대해 접하여 유지되는, 상기 제 1 층을 제조하는 단계; 및
    제 2 기판(200) 위에 마이크로컴포넌트들(110)의 상기 층을 포함하는 상기 제 1 기판(100)의 상기 면을 접합하는 단계;
    를 포함하는, 복합 구조(300)를 제조하는 방법에 있어서,
    상기 접합 단계 중, 상기 제 1 또는 상기 제 2 기판은 상기 제 2 지지체(221)에 대해 접하여 유지되고 상기 제 2 지지체의 유지면(221a)은 상기 마이크로컴포넌트들(110)의 제 1 층의 제조 중 사용되는 상기 제 1 지지체(120)의 평탄도보다 낮거나 같은 평탄도를 가지는 것을 특징으로 하는, 복합 구조 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 지지체(121)의 상기 유지면(121a)의 상기 평탄도는 2 ㎛ 또는 그 미만인 것을 특징으로 하는, 복합 구조 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 접합 단계 중, 상기 제 1 기판(100)은 상기 제 2 지지체(221)에 대해 접하여 유지되는 것을 특징으로 하는, 복합 구조 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접합 단계 중, 상기 제 1 및 제 2 기판들(100, 200)은 실질적으로 같은 온도에서 유지되는 것을 특징으로 하는, 복합 구조 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접합 단계 중, 적어도 상기 제 1 기판(100)은 상기 마이크로컴포넌트들(110)의 제 1 층을 제조하는 단계 동안 상기 제 1 기판의 온도와 실질적으로 같은 온도에서 유지되는 것을 특징으로 하는, 복합 구조 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 접합 단계 중, 상기 제 1 및 상기 제 2 기판들(100, 200) 사이의 온도차는 ±0.5℃ 또는 그 미만인 것을 특징으로 하는, 복합 구조 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 접합 단계 후 상기 제 1 기판(100)을 박육화하는 단계를 포함하는 것을 특징으로 하는, 복합 구조 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 2 기판(200)은 마이크로컴포넌트들을 포함하는 것을 특징으로 하는, 복합 구조 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 마이크로컴포넌트들(110)의 제 1 층을 포함하는 면에 대향하는 상기 제 1 기판(100)의 상기 면 위에 마이크로컴포넌트들(140)의 제 2 층을 제조하는 단계를 또한 포함하는 것을 특징으로 하는, 복합 구조 제조 방법 .
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 접합 단계 전에, 상기 마이크로컴포넌트들(110)의 제 1 층을 포함하는 상기 제 1 기판(100)의 상기 면 위에 산화물(104)의 층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는, 복합 구조 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 기판(100)은 SOI형 구조(SOI type structure)에 의해 구성되는 것을 특징으로 하는, 복합 구조 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 마이크로컴포넌트들(110)의 제 1 층을 제조하는 상기 단계 및 상기 접합 단계 동안, 지지 플라텐(support platen; 221)을 포함하는 기판 캐리어 장치(substrate carrier device; 220)가 사용되고, 상기 기판 캐리어 장치는 상기 지지 플라텐(221)의 상기 유지면(221a) 위에 상기 제 1 기판(100)을 유지할 수 있는 것을 특징으로 하는, 복합 구조 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 기판(100)은 흡입(suction)에 의해, 모세관 흡인(capillary attraction)에 의해 또는 정전기력(electrostatic force)에 의해 상기 지지 플라텐(221)에 대해 접하여 유지되는 것을 특징으로 하는, 복합 구조 제조 방법.
  14. 기판 캐리어 장치(220)를 포함하는, 기판들을 분자 접합하는 장치에 있어서,
    상기 기판 캐리어 장치는 2 마이크로미터 또는 그 미만의 평탄도를 가진 기판을 위한 유지면(221a)을 포함하는 것을 특징으로 하는, 기판들을 분자 접합하는 장치.
  15. 제 14 항에 있어서,
    상기 기판 캐리어 장치는 직경이 200 mm 또는 300 mm인 원형 기판들을 수용하도록 되어 있는 것을 특징으로 하는, 기판들을 분자 접합하는 장치.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 기판 캐리어 장치를 둘러싸는 처리 체임버(treatment chamber)를 더 포함하고, 상기 처리 체임버는 온도 제어 수단을 포함하는 것을 특징으로 하는, 기판들을 분자 접합하는 장치.
KR1020117021845A 2009-03-12 2010-03-04 회로층 전사를 갖는 다층 구조를 제조하는 방법 KR101379887B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0951543 2009-03-12
FR0951543A FR2943177B1 (fr) 2009-03-12 2009-03-12 Procede de fabrication d'une structure multicouche avec report de couche circuit
PCT/EP2010/052765 WO2010102943A1 (en) 2009-03-12 2010-03-04 A method of fabricating a multilayer structure with circuit layer transfer

Publications (2)

Publication Number Publication Date
KR20110120328A true KR20110120328A (ko) 2011-11-03
KR101379887B1 KR101379887B1 (ko) 2014-04-01

Family

ID=41110979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021845A KR101379887B1 (ko) 2009-03-12 2010-03-04 회로층 전사를 갖는 다층 구조를 제조하는 방법

Country Status (9)

Country Link
US (1) US8932938B2 (ko)
EP (1) EP2406820A1 (ko)
JP (1) JP5640272B2 (ko)
KR (1) KR101379887B1 (ko)
CN (1) CN102349149B (ko)
FR (1) FR2943177B1 (ko)
SG (1) SG173813A1 (ko)
TW (1) TWI475640B (ko)
WO (1) WO2010102943A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US9190269B2 (en) * 2010-03-10 2015-11-17 Purdue Research Foundation Silicon-on-insulator high power amplifiers
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
FR2978864B1 (fr) * 2011-08-02 2014-02-07 Soitec Silicon On Insulator Procede de correction de desalignement de positions sur une premiere plaque collee sur une deuxieme plaque
TWI541928B (zh) * 2011-10-14 2016-07-11 晶元光電股份有限公司 晶圓載具
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
KR102097486B1 (ko) * 2013-08-02 2020-04-07 삼성디스플레이 주식회사 표시 장치의 제조 방법
TWI611578B (zh) * 2017-06-14 2018-01-11 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
CN116982151A (zh) * 2021-03-16 2023-10-31 维耶尔公司 环架键合工具以及利用键合工具校正表面不均匀性的方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
JPH02152221A (ja) * 1988-12-02 1990-06-12 Sony Corp Ｓｏｉ基板の製造方法
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH04372163A (ja) * 1991-06-20 1992-12-25 Sony Corp 貼り合わせ基板の製造方法
JPH05152181A (ja) 1991-11-28 1993-06-18 Fujitsu Ltd Ｓｏｉ基板の製造方法および製造装置
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
US5843832A (en) 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
JPH09148207A (ja) * 1995-11-22 1997-06-06 Mitsubishi Heavy Ind Ltd 三次元ｌｓｉ積層装置
JPH09196933A (ja) 1996-01-19 1997-07-31 Canon Inc プローブとプローブの作製方法、及びプローブユニット、並びにこれを用いた情報記録再生装置
JP3720515B2 (ja) 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
US5962792A (en) 1997-06-02 1999-10-05 The Penn State Research Foundation Beam strain gauge
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP3437540B2 (ja) * 2000-09-19 2003-08-18 キヤノン株式会社 半導体部材及び半導体装置の製造方法
JP2002190435A (ja) 2000-10-11 2002-07-05 Sumitomo Metal Ind Ltd 基板の接合処理方法及び接合処理装置
JP4698018B2 (ja) 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
US20020127821A1 (en) 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US6969667B2 (en) 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
US7396741B2 (en) 2002-04-15 2008-07-08 Schott Ag Method for connecting substrate and composite element
AU2003263417A1 (en) 2002-09-17 2004-04-08 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
JP2004235465A (ja) 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
US20040262772A1 (en) 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
KR20110091797A (ko) * 2003-11-28 2011-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070148480A1 (en) 2003-12-24 2007-06-28 Toyoaki Ishiwata Laminate
US7318368B2 (en) 2004-02-11 2008-01-15 Tmc Design Corporation Radio frequency jammer
FR2866982B1 (fr) * 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7060592B2 (en) 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
WO2006078631A2 (en) * 2005-01-18 2006-07-27 Suss Micro Tec Inc. High-throughput bond tool
US7553695B2 (en) 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
JP2006303087A (ja) 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
TWI310583B (en) 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
WO2007047536A2 (en) 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
JP5046366B2 (ja) 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
WO2007069376A1 (ja) * 2005-12-12 2007-06-21 Murata Manufacturing Co., Ltd. 位置合わせ装置、接合装置及び位置合わせ方法
US7648851B2 (en) 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
FR2910707B1 (fr) 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP4442671B2 (ja) 2007-09-21 2010-03-31 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
FR2931014B1 (fr) 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit

Also Published As

Publication number Publication date
EP2406820A1 (en) 2012-01-18
CN102349149A (zh) 2012-02-08
TWI475640B (zh) 2015-03-01
JP2012520556A (ja) 2012-09-06
FR2943177B1 (fr) 2011-05-06
JP5640272B2 (ja) 2014-12-17
FR2943177A1 (fr) 2010-09-17
TW201041085A (en) 2010-11-16
WO2010102943A1 (en) 2010-09-16
CN102349149B (zh) 2014-12-17
US8932938B2 (en) 2015-01-13
US20120028440A1 (en) 2012-02-02
SG173813A1 (en) 2011-09-29
KR101379887B1 (ko) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101379887B1 (ko) 회로층 전사를 갖는 다층 구조를 제조하는 방법
US8163570B2 (en) Method of initiating molecular bonding
US8871611B2 (en) Method for molecular adhesion bonding at low pressure
US8232130B2 (en) Process for assembling wafers by means of molecular adhesion
US8927320B2 (en) Method of bonding by molecular bonding
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
US20110097874A1 (en) Progressive trimming method
JP6396756B2 (ja) 複合体およびその製造方法ならびに複合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5