JP6396756B2 - 複合体およびその製造方法ならびに複合基板の製造方法 - Google Patents

複合体およびその製造方法ならびに複合基板の製造方法 Download PDF

Info

Publication number
JP6396756B2
JP6396756B2 JP2014219961A JP2014219961A JP6396756B2 JP 6396756 B2 JP6396756 B2 JP 6396756B2 JP 2014219961 A JP2014219961 A JP 2014219961A JP 2014219961 A JP2014219961 A JP 2014219961A JP 6396756 B2 JP6396756 B2 JP 6396756B2
Authority
JP
Japan
Prior art keywords
substrate
composite
stage
functional layer
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014219961A
Other languages
English (en)
Other versions
JP2015128149A (ja
Inventor
秀樹 松下
秀樹 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014219961A priority Critical patent/JP6396756B2/ja
Publication of JP2015128149A publication Critical patent/JP2015128149A/ja
Application granted granted Critical
Publication of JP6396756B2 publication Critical patent/JP6396756B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、異なる材料からなる基板を接合した複合体およびその製造方法、ならびに複合体から製造される複合基板の製造方法に関する。
近年、異種材料からなる基板が接合された複合基板が開発されている。このような複合基板は、少なくとも一方の基板に機能素子を作りこむことを想定している。
異種材料からなる基板の接合方法として、例えば特許文献1に記載された技術がある。特許文献1に記載された技術は、2つの基板の間に金属中間層を介して互いに接触させるとともに加圧することで異なる材料からなる基板を互いに接合している。
特開2004−343359号公報
複合基板は、接合する個々の基板がもつ反りの影響により、複合基板自体にも反りが発生する虞がある。ここで、特許文献1に記載された技術では、接合した複合基板の反りの向きが制御できず、一方側に反った複合基板と他方側に反った複合基板の双方が混在していた。反りの方向が制御できないということは、複合基板を構成する個々の基板に加わる応力も制御できないこととなり、その結果、歩留まりが低下したり、複合基板に作りこむ機能素子の性能がバラついたりして信頼性が低下することにつながる。
本発明は、上述の事情のもとで考え出されたものであって、反りの方向を揃えることで、信頼性の高い複合体および複合基板の製造方法および複合基板を製造するための複合体を提供することを目的とする。
本発明の複合体の製造方法は、保持工程と接合工程とを含む。保持工程は、反りを有する第1基板を、第1ステージに中央付近が前記第1ステージから離れる方向に反る向きに配置し、反りを低減した状態で保持するとともに、前記第1基板に比べ大きい熱膨張係数を有する材料からなる第2基板を第2ステージに応力を加えずに保持するものである。接合工程は、前記第1ステージに保持された前記第1基板と前記第2ステージに保持された前記第2基板とを接触させて接合した後に前記第1ステージ及び前記第2ステージから外して中央部が前記第1基板側に突き出すように反った複合体を得るものである。
本発明の複合基板の製造方法は、上記複合体の製造方法の接合工程の後に薄層化工程を含むものである。薄層化工程は、前記複合体の前記第1基板または前記第2基板を薄層化し機能層とし、前記複合体から前記機能層を備える複合基板を得るものである。
本発明の複合体は、第1基板と、前記第1基板に比べ大きい熱膨張係数を有する材料からなり、前記第1基板に接合された第2基板とを有し、中央部が厚み方向で前記第1基板側に突き出すように反ったものである。
本発明によれば、信頼性の高い複合基板および複合体を提供することができる。
常温接合装置100の模式図である。 (a)〜(d)は、それぞれ本発明の1つの実施形態に係る複合体および複合基板の製造方法の製造工程を示す断面図である。 図2(d)に示す薄層化工程に続く機能部形成工程を示す断面図である。 図2(d)に示す薄層化工程の別の実施形態を示す断面図である。 保持工程の変形例を示す断面図である。 第1基板10側から確認したときの複合体の光干渉像である。
本発明の複合体および複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。本実施例では、第1基板10と第2基板20とを接合装置により接合し、複合体30を得た後に、第1基板10を薄層化して機能層11として、機能層11と第2基板20とを有する複合基板1を得る場合を例に説明する。接合装置としては、接合面を活性化した後に接触させて常温で接合させることができる常温接合装置100を用いる。なお、図1に、常温接合装置100の模式図を示し、図2(a)〜(d)に複合体30および複合基板1の製造方法の製造工程を表す断面図を示している。
<常温接合装置100>
常温接合装置100は、図1に示すように、真空チャンバー(真空容器)101と、中性子ビーム(FAB)ガン102と、第1ステージ103と、第2ステージ104と、真空ポンプ105とを有する。真空チャンバー101には真空ポンプ105に接続される排気口101aが形成されている。真空ポンプ105により真空チャンバー101内を高真空に保つ。この例では、第1ステージ103の基板保持面103aが下向きに、第2ステージ104の基板保持面104aが上向きになるように設定されている。第1ステージ103および第2ステージ104は真空チャンバー101内を移動可能であり、図示しない位置調整機構を有する。
FABガン102は、発射される中性子ビームを、第1ステージ103,第2ステージ104の基板保持面103a,104aの全面に照射可能なように、変位可能となっている。なお、この図面ではFABガン102は1つのみであるが、複数個設けてもよい。
真空チャンバー101内の雰囲気を高真空に保つために、一般的に真空チャンバー101と、第1ステージ103と、第2ステージ104と、第1および第2ステージ103,104の位置調整機構とは、SUS等の金属材料で構成されるが多い。
<保持工程>
まず、図2(a)に示すように、常温接合装置100に第1基板10,第2基板20をセットする。図2(a),図2(b)は常温接合装置100の真空チャンバー101内の様子を示す断面図である。
第1ステージ103の基板保持面103aに第1基板10を、第2ステージ104の基板保持面104aに第2基板20を保持する。
第1基板10と第2基板20とは、複合基板1に求める機能により適宜選択することができる。例えば、酸化アルミニウム単結晶(サファイア),炭化ケイ素基板,圧電単結晶基板,石英,樹脂基板,シリコン(Si)やゲルマニウム(Ge)などの半導体基板等の中から適宜選択することができる。複合基板1として弾性表面波(SAW)素子を形成す
ることを目的とするのであれば、第1基板10として後の温度補償体となるSi基板を用い、第2基板20としてタンタル酸リチウム基板(LT基板)やニオブ酸リチウム基板(LN基板)等を用いてもよい。第1基板10としてサファイア基板を用いて、第2基板20としてLT基板等を用いてもよい。
複合基板1としてパワーデバイスを形成することを目的とするのであれば、第1基板10として後の温度補償体となるSi基板を、第2基板20としてSiC単結晶基板を用いてもよい。また、第1基板10として、SiC単結晶基板の放熱板となる基板を選択してもよい。
複合基板1として半導体素子を形成する場合には、第1基板10としてSi単結晶基板(以下、単にSi基板ということもある)を、第2基板20としてサファイア基板を用いてSOS(Silicon On Sapphire)構造を形成してもよい。この例ではSOS構造を例に
説明する。すなわち、第1基板10としてSi単結晶基板を、第2基板20としてサファイア基板を用いた場合を例に説明する。
より具体的には、第1基板10,第2基板20として、6インチのSi基板、サファイア基板を用いており、その厚みは、共に585μm〜650μmである。なお、第1基板10と第2基板20との厚みは同じでなくてもよいが、第1基板10の厚みは10μm以上であることが好ましい。理由については後述する。
このような第1基板10を第1ステージ103に保持する。第1基板10は、反りを有している。この反りの向きを、第1ステージ103から第1基板10の中央付近が離れる方向にして、第1ステージ103に配置する。言い換えると、第1ステージ103に対して上に凸の方向に反るように第1基板10を配置する。さらに言い換えると、図2(a)中において、第1基板10を、その反りの向きを下に凸(緩やかなU字状)となるようにして、下向きの第1ステージ103に合わせて第1ステージ103に保持する。そして、この反りを、応力が印加されない自然の状態に比べて低減した状態で第1ステージ103に保持する。言い換えると、第1基板10は伸ばされた状態で保持されている。このような状態で第1基板10を保持するには、例えば、静電チャックにより平坦な第1ステージ103に保持すればよい。
ここで、第1基板10としてSi基板を用いた場合には、その反りは、10〜20μmである。
次に、第2基板20を第2ステージ104に保持する。第2基板20の反りは、サファイア基板を用いた場合には10〜40μm程度である。第2基板20は、この反りを低減せずに、応力を加えることなく第2ステージ104に保持する。具体的には、例えば、第2ステージ104を第1ステージ103に対して下側に配置し、基板保持面104aを上向きにすることで、第2基板20を第2ステージ104に載置するのみで保持可能となる。
このように、第2基板20を第2ステージ104上に載置する際には、第2基板20の反りの向きに配慮する必要はない。すなわち、上に凸の状態としても、下に凸の状態としてもよい。この例では上に凸の状態として第2基板20を第2ステージ104に保持している。
ここで、第2基板20は、第1基板10に比べ熱膨張係数が大きい材料からなる。このため、上述した保持工程では、熱膨張係数の小さい材料からなる基板(第1基板10)を予め伸ばした状態でステージに保持し、熱膨張係数の大きい材料からなる基板(第2基板
20)を自然の状態として応力を印加せずにステージに保持していることとなる。
<接合工程>
次に、図2(b)に示すように、第1ステージ103に保持された第1基板10と、第2ステージ104に保持された第2基板20とを接合する。
両者の接合には、互いの接合面をプラズマやイオンガン、FABガン102等を照射することにより活性化させた後に接触させて接合してもよいし、間に金属層,酸化物層等の接合を仲介する層を介在させ、応力を印加したり加熱したりして接合させてもよい。
この例では、上述の常温接合装置100を用いて、第1ステージ103に一主面10aが下側になるように第1基板10を保持し、第2ステージ104に一主面20aが上側になるように第2基板20を保持して、FABガン102により一主面10a,20aを活性化する。
そして、活性化した一主面10a,20aを、接触させて第1基板10と第2基板20とを接合する。ここで、活性化した一主面10a,20aとの接触面積を高めるために、接触させるとともに加圧させることが好ましい。なお、この加圧はあくまでも接触面積を高めることを目的とするため、通常の活性化せずに加圧のみで接合するような接合方法に比べて小さい荷重で接合可能となる。また、接合に際し、加熱しておらず、常温で接合している。このことから、第1基板10および第2基板20に熱履歴による応力は加わっていないこととなる。
このようにして、第1基板10と第2基板20とが接合された複合体30を得る。
次に、図2(c)に示すように、複合体30を、第1ステージ103,第2ステージ104から外す。
ここで、保持工程において、第1基板10のみ伸ばした状態として、第2基板20は自然の状態としている。より詳細には、第1基板10は、第1基板10の一主面10a側は圧縮応力が、他主面10b側は引張り応力が加わるよう伸ばされている。このため第1基板10には元の形状に戻ろうとする応力が働く。この応力により、複合体30の形状を、その中央部31が厚み方向で第1基板10側に突き出すように反ったものとすることができる。厚み方向で第2基板20から第1基板10に向かう方向を第1方向とすると、中央部31が第1方向側に凸となる。なお、中央部31は複合体30の中心を意味するのではなく、周縁と比較して内部に位置する領域を指すものとする。また、この第1基板10に働く応力を、第2基板20を一様の方向に変形させるために十分な大きさとするために、第1基板10の厚みは10μm以上とするとよい。より好ましくは、第1基板10と第2基板20との厚みは同程度とすればよい。
このような複合体30の反りは、第2基板20の第2ステージ104への載置を上に凸の状態としても下に凸の状態としても変わらず、第一方向の一方向に制御することができる。
なお、この例では、第1基板10,第2基板20がもともと持っている反りやその合算の反りよりも複合体30の反りを大きくできる。例えば、第1基板10として厚み50μm〜5mmのSiウェハを用い、第2基板20として厚み650μm,反り10μmのサファイア基板を用い、両者を接合すれば、複合体30の反りは約40μmとすることができる。保持工程において、第2基板20を上に凸の状態で第2ステージ104に載置することで、より、複合体30の反りを大きくすることができる。
さらに、第1基板10および第2基板20のうねりが存在する場合であっても、複合体30として一様の形状とすることができるので、第1基板10,第2基板20個々の形状の違いがあっても、複合体としたときに、同一傾向を有する形状とすることができる。
<薄層化工程>
次に、図2(d)に示すように、第1基板10を薄層化し機能層11とし、第2基板20と機能層11とからなる複合基板1を得る。
具体的には、第1基板10の第2基板20との接合面(一主面10a)と反対側の主面(他主面10b)側から第1基板10の厚みを小さくする。
機能層11の厚みは特に限定されないが、SOS構造体として機能させる場合には、所望の機能を有する半導体素子を形成できるよう設計される。例えば、30nm〜10μm程度を例示できる。
第1基板10を薄層化していくと、第1基板10が第2基板20の接合面側に与える引張り応力が小さくなり、複合体30の中央部31が第1方向と反対側に反ることがある。すなわち、複合体30の中央部31が第2基板20側に突き出すように椀状となることがある。これにより、複合基板1は、第1方向と反対側に凸となるように反る。図2(d)においては、第1方向と反対方向に凸となる状態を示している。
なお、複合基板1は、複合体30と同じ方向に反っていてもよいし、フラットな状態となっていてもよいし、図に示すように、第1方向と反対側に凸となるように反っていてもよい。この例では、機能層11を10μm以下にすることで、接合による反りの影響は殆ど無視できるようになる。ただし、反りの影響は見られなくなるが、接合により第1基板10にかかった圧縮方向の応力は機能層11に残るものとなる。
このような、第1基板10の薄層化は、研削,研磨等の機械的手法、ウェットエッチング等の化学的手法およびそれらの組み合わせにより行なうことができる。
機械的研削およびウェットエッチングにより行なう場合には、第1基板10の材質に関係なく薄層化が可能であるとともに、複合体30が反っている場合であってもウェットエッチングにより、第1基板10全面において厚みのばらつきを助長することなく薄層化することができる。
<複合基板1>
上述の工程を経ることで複合基板1を得ることができる。このような工程を経て得た複合基板1は、その製造過程で熱膨張係数の小さい側(第1基板10,機能層11)を第1方向に凸の状態に反らせている。このように反りの方向を一方向に制御することができるので、第1基板10,機能層11,第2基板20に加わる応力を制御できるものなり、信頼性を高めることができる。
さらに、第2基板20は第1基板10,機能層11に比べ熱膨張係数が大きいため、複合基板1に熱履歴が加わったときに、複合基板1は第1方向と反対側の方向に凸の状態に変形する。すなわち、機能層11も第1方向と反対側の方向に凸の状態に変形する。このとき、機能層11は、予め熱が加わったときに変形する方向と逆方向に反らせているため、加熱時の変形は元の形状に戻る方向の力となり、加熱により新たに加わる応力の影響を低減することができる。これにより、機能層11のダメージが少ない、優れた複合基板1を提供することができる。
保持工程において、第2基板20を上に凸の状態で第2ステージ104に保持する場合には、複合体30の第1方向に凸の反りを大きくすることができる。これにより、機能層11はより高い温度の熱処理、より長い時間の熱処理に対応できるようになる。
また、この例では第1基板10の薄層化の前に第1基板10と第2基板20を接合している。第1基板10を薄層化すると、複合体30は、第2基板20がもともと有する反りの形状に影響を受ける可能性がある。このため、厚い第1基板10の状態で接合し、第1基板10を上述の形状に変形させることが重要である。
さらに、第1基板10の薄層化を、複合体30の中央部31が第2基板20側に凸となるまで行ない機能層11とした場合には、第1基板10が元の形状に戻ったこととなり、複合基板1として、機能層11に加わる応力を少なくすることができる。第1基板10としてSi基板を用いて、機能層11をこのような形状とした場合には、機能層11の上面(接合面と反対側の主面)に半導体素子を作りこんだときに、上面が圧縮応力を受けているため、PMOS(Positive Channel Metal Oxide Semiconductor)の移動度が高くなるので好ましい。
このような製造方法を経て形成された複合基板1を機能層11の側から確認すると、中央部31から外周側に向かって一様に反るものとなる。このため、機能層11を目視したり光干渉像を確認したりすると、中央部31を中心とする同心円状の干渉縞が確認できる。これは複合体30においても同様である。図6に複合基板1の光干渉像を示す。図6からも明らかなように、複合基板1の中心から同心円状の干渉縞を確認できる。
このことから、複合体30および複合基板1において、中心から外周部に向けて反りの勾配が等しくなるように変形させていることが確認できる。すなわち、機能層11への応力印加を制御できることが分かる。
<変形例:機能部形成工程>
図2(d)に示す工程に続いて、図3に示すように、機能層11に加熱を伴うプロセスにより機能部12を形成する機能部形成工程を設けてもよい。複合基板1がSOS構造である場合には、機能層11にPMOS等の半導体素子を機能部12として作りこむ。
複合基板1をこのような加熱を伴うプロセスに曝しても、機能層11が加熱を伴うプロセスにより変形する方向と反対の方向に予め変形させていたため、機能層11に与えるダメージを低減することができる。
<変形例:第1基板>
第1基板10として、Si基板上にエピタキシャル層を成長させた基板を用いて、エピタキシャル層側を第2基板20との接合面となるように第1ステージ103に保持してもよい。エピタキシャル層を形成することにより、第1基板10の反りをエピタキシャル層側の中央部が突き出す方向に大きくすることができるからである。具体的には、Si基板の反りが10〜20μmであったのに対して、エピタキシャル層を形成した後の反りを、15μm〜30μmとすることができることを確認している。この反りの量は、エピタキシャル層の厚みや、製膜時の温度等により調整することができる。
このように第1基板10の反りを大きくすることにより、複合体30の反りを大きくすることができるので、機能層11として強い圧縮応力を有する層を得ることができる。複合基板1が、高温・長時間の厳しい加熱工程に投入される場合にも対応することができる。
<複合体>
複合基板1を製造するための複合体30として、上述の通り、第1基板10と、第1基板10に接合された第2基板20とを有し、中央部が厚み方向で第1基板10側に突き出すように反った形状とする。ここで、第2基板20は、第1基板10に比べ大きい熱膨張係数を有する材料からなる。このような形状とすることにより、後の加熱を伴う工程が与える第1基板10への影響を低減させることができるものとなる。
<変形例:薄層化工程>
上述の例では第1基板10を薄層化する場合を例に説明したが、図4に示すように、第2基板20を薄層化して機能層21とし、第1基板10と機能層21とで複合基板1Aを形成してもよい。この場合であっても、一様に第1方向に凸の形状となった複合体30を用いるため、機能層21に働く応力を、複数の複合基板1A間で統一することができる。また、第2基板20の薄層化により、複合基板1Aは第1方向にさらに大きく凸状態に変形する。このため、機能層21に応力を印加したい場合には、より多くの力を加えることができ、特性の優れたものとすることができる。さらに、機能層21に素子を作りこむための工程や、複合基板1Aを実装する工程等で高温にさらされた場合であっても、複合基板1Aの反りは緩和されることとなるため、複合基板1Aの故障を抑制することができる。
このような例として、第1基板10としてサファイア基板またはシリコン基板を用いて、第2基板20としてLT基板やLN基板等の圧電基板を用いる場合を例示できる。LT基板またはLN基板等の圧電体からなる機能層21に圧力(応力)を印加して特性を調整することができる。例えば、機能層21にSAW素子を形成したときに、SAW素子に一定方向の応力を印加することができるので、特性を安定させることができる。なお、シリコン基板、サファイア基板、LT基板、LN基板の熱膨張係数は、順に2.6×10−6/K,7.7×10−6/K,16×10−6/K,15×10−6/Kであり、例示した組み合わせはいずれも、第1基板10よりも第2基板20を構成する材料の熱膨張係数が大きくなっている。
<変形例:接合工程>
上述の例では、第1基板10を、本来の反りを低減して第1ステージ103に保持する方法として、静電チャックを例に説明した。この方法を用いるために、第1基板10Bとして絶縁材料を用いる場合には、第1基板10Bの一主面10aと反対側の面に導電層40を設けてもよい。第1ステージ103に接する側の面に導電層40を形成することで、材料に関係なく静電チャックにより第1基板10Bを保持することができ、その結果、第1基板10Bの反りを低減した状態で第2基板20と接合が可能となる。
1・・・複合基板
10・・第1基板
20・・第2基板
30・・複合体
31・・中央部
100・常温接合装置
103・第1ステージ
104・第2ステージ

Claims (10)

  1. 反りを有する第1基板を、第1ステージに中央付近が前記第1ステージから離れる方向に反る向きに配置し、反りを低減した状態で保持するとともに、前記第1基板に比べ大きい熱膨張係数を有する材料からなる第2基板を第2ステージに応力を加えずに保持する保持工程と、
    前記第1ステージに保持された前記第1基板と前記第2ステージに保持された前記第2基板とを接触させて接合した後に前記第1ステージ及び前記第2ステージから外して中央部が前記第1基板側に突き出すように反った複合体を得る接合工程と、を備える複合体の製造方法。
  2. 前記保持工程において、前記第2基板として反りを有するものを用い、上に凸となるように前記第2ステージ上に保持させる、請求項1に記載の複合体の製造方法。
  3. 前記接合工程において、前記第1基板と前記第2基板との接合する面を活性化した後に、圧力を印加しつつ両者を常温で接触させることで両者を接合させる、請求項1または2に記載の複合体の製造方法。
  4. 前記第1基板としてSi単結晶基板を用い、前記第2基板としてサファイア基板を用いる、請求項1乃至3のいずれかに記載の複合体の製造方法。
  5. 請求項1乃至4のいずれかに記載の前記接合工程の後に、前記複合体の前記第1基板または前記第2基板を薄層化して機能層として、前記複合体から前記機能層を備える複合基板を得る薄層化工程をさらに含む、複合基板の製造方法。
  6. 前記薄層化工程において、前記複合体の前記第1基板を薄層化し機能層とし、前記第2基板と前記機能層とを含む複合基板を得る、請求項5に記載の複合基板の製造方法。
  7. 前記薄層化工程において、前記第1基板の薄層化を、前記複合体の中央部が前記第2基板側に突き出すように反るまで行なう、請求項6に記載の複合基板の製造方法。
  8. 前記薄層化工程において、前記第1基板の薄層化を、機械的研削およびウェットエッチングにより行なう請求項6または7に記載の複合基板の製造方法。
  9. 前記薄層化工程に続き、前記機能層に加熱を伴うプロセスにより機能部を形成する機能部形成工程をさらに含む、請求項5に記載の複合基板の製造方法。
  10. 第1基板と、前記第1基板に比べ大きい熱膨張係数を有する材料からなり、前記第1基板に接合された第2基板とを有し、中央部が厚み方向で前記第1基板側に突き出すように反っており、
    前記第1基板の前記第2基板側の面には圧縮応力が加わっており、
    前記第2基板の前記第1基板側の面には引張り応力が加わっている、複合体。
JP2014219961A 2013-11-28 2014-10-29 複合体およびその製造方法ならびに複合基板の製造方法 Active JP6396756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014219961A JP6396756B2 (ja) 2013-11-28 2014-10-29 複合体およびその製造方法ならびに複合基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013246022 2013-11-28
JP2013246022 2013-11-28
JP2014219961A JP6396756B2 (ja) 2013-11-28 2014-10-29 複合体およびその製造方法ならびに複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015128149A JP2015128149A (ja) 2015-07-09
JP6396756B2 true JP6396756B2 (ja) 2018-09-26

Family

ID=53838001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014219961A Active JP6396756B2 (ja) 2013-11-28 2014-10-29 複合体およびその製造方法ならびに複合基板の製造方法

Country Status (1)

Country Link
JP (1) JP6396756B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524862B2 (ja) 2015-08-27 2019-06-05 株式会社Sumco Soiウェーハの製造方法およびsoiウェーハ
CN109175660B (zh) * 2018-11-19 2021-10-22 哈尔滨工业大学 一种铝合金扩散焊接装置及铝合金扩散焊接方法
WO2020208985A1 (ja) * 2019-04-08 2020-10-15 株式会社村田製作所 接合基板の製造方法
CN114127907A (zh) * 2019-07-25 2022-03-01 东京毅力科创株式会社 接合装置和接合方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8551862B2 (en) * 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP5642628B2 (ja) * 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
JP2013187393A (ja) * 2012-03-08 2013-09-19 Tokyo Electron Ltd 貼り合わせ装置及び貼り合わせ方法

Also Published As

Publication number Publication date
JP2015128149A (ja) 2015-07-09

Similar Documents

Publication Publication Date Title
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP6396756B2 (ja) 複合体およびその製造方法ならびに複合基板の製造方法
US9627347B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JPH11121475A (ja) 半導体装置及びその製造方法
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
JPH06252015A (ja) 基板はり合わせ方法
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
JP6119712B2 (ja) 半導体装置の製造方法
CN112768354B (zh) 一种退火方法、复合薄膜及电子元件
JP2022043057A (ja) ハイブリッド構造
JP2008166586A (ja) 接合方法
TW202111855A (zh) 用於裝置加工之鑽石底半導體晶圓之安裝技術
WO2021199426A1 (ja) 研磨方法、半導体基板の製造方法
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
KR102047587B1 (ko) 영구적 접합 방법 및 장치
WO2014049414A1 (en) Direct bonding process
WO2019211928A1 (ja) 保持装置の製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
JP2023087907A (ja) 半導体装置、及び半導体装置の製造方法
JP2017530378A (ja) 微小光学構造を含む光学要素を製造する方法、装置、およびメンブレンユニット
WO2020208985A1 (ja) 接合基板の製造方法
WO2022168217A1 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2015088638A (ja) 複合基板の製造方法
JPH06196377A (ja) 半導体基板の接合方法
JP2016046355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180830

R150 Certificate of patent or registration of utility model

Ref document number: 6396756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150