JP6396756B2 - 複合体およびその製造方法ならびに複合基板の製造方法 - Google Patents
複合体およびその製造方法ならびに複合基板の製造方法 Download PDFInfo
- Publication number
- JP6396756B2 JP6396756B2 JP2014219961A JP2014219961A JP6396756B2 JP 6396756 B2 JP6396756 B2 JP 6396756B2 JP 2014219961 A JP2014219961 A JP 2014219961A JP 2014219961 A JP2014219961 A JP 2014219961A JP 6396756 B2 JP6396756 B2 JP 6396756B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- composite
- stage
- functional layer
- thinning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
常温接合装置100は、図1に示すように、真空チャンバー(真空容器)101と、中性子ビーム(FAB)ガン102と、第1ステージ103と、第2ステージ104と、真空ポンプ105とを有する。真空チャンバー101には真空ポンプ105に接続される排気口101aが形成されている。真空ポンプ105により真空チャンバー101内を高真空に保つ。この例では、第1ステージ103の基板保持面103aが下向きに、第2ステージ104の基板保持面104aが上向きになるように設定されている。第1ステージ103および第2ステージ104は真空チャンバー101内を移動可能であり、図示しない位置調整機構を有する。
まず、図2(a)に示すように、常温接合装置100に第1基板10,第2基板20をセットする。図2(a),図2(b)は常温接合装置100の真空チャンバー101内の様子を示す断面図である。
ることを目的とするのであれば、第1基板10として後の温度補償体となるSi基板を用い、第2基板20としてタンタル酸リチウム基板(LT基板)やニオブ酸リチウム基板(LN基板)等を用いてもよい。第1基板10としてサファイア基板を用いて、第2基板20としてLT基板等を用いてもよい。
説明する。すなわち、第1基板10としてSi単結晶基板を、第2基板20としてサファイア基板を用いた場合を例に説明する。
20)を自然の状態として応力を印加せずにステージに保持していることとなる。
次に、図2(b)に示すように、第1ステージ103に保持された第1基板10と、第2ステージ104に保持された第2基板20とを接合する。
次に、図2(d)に示すように、第1基板10を薄層化し機能層11とし、第2基板20と機能層11とからなる複合基板1を得る。
上述の工程を経ることで複合基板1を得ることができる。このような工程を経て得た複合基板1は、その製造過程で熱膨張係数の小さい側(第1基板10,機能層11)を第1方向に凸の状態に反らせている。このように反りの方向を一方向に制御することができるので、第1基板10,機能層11,第2基板20に加わる応力を制御できるものなり、信頼性を高めることができる。
図2(d)に示す工程に続いて、図3に示すように、機能層11に加熱を伴うプロセスにより機能部12を形成する機能部形成工程を設けてもよい。複合基板1がSOS構造である場合には、機能層11にPMOS等の半導体素子を機能部12として作りこむ。
第1基板10として、Si基板上にエピタキシャル層を成長させた基板を用いて、エピタキシャル層側を第2基板20との接合面となるように第1ステージ103に保持してもよい。エピタキシャル層を形成することにより、第1基板10の反りをエピタキシャル層側の中央部が突き出す方向に大きくすることができるからである。具体的には、Si基板の反りが10〜20μmであったのに対して、エピタキシャル層を形成した後の反りを、15μm〜30μmとすることができることを確認している。この反りの量は、エピタキシャル層の厚みや、製膜時の温度等により調整することができる。
複合基板1を製造するための複合体30として、上述の通り、第1基板10と、第1基板10に接合された第2基板20とを有し、中央部が厚み方向で第1基板10側に突き出すように反った形状とする。ここで、第2基板20は、第1基板10に比べ大きい熱膨張係数を有する材料からなる。このような形状とすることにより、後の加熱を伴う工程が与える第1基板10への影響を低減させることができるものとなる。
上述の例では第1基板10を薄層化する場合を例に説明したが、図4に示すように、第2基板20を薄層化して機能層21とし、第1基板10と機能層21とで複合基板1Aを形成してもよい。この場合であっても、一様に第1方向に凸の形状となった複合体30を用いるため、機能層21に働く応力を、複数の複合基板1A間で統一することができる。また、第2基板20の薄層化により、複合基板1Aは第1方向にさらに大きく凸状態に変形する。このため、機能層21に応力を印加したい場合には、より多くの力を加えることができ、特性の優れたものとすることができる。さらに、機能層21に素子を作りこむための工程や、複合基板1Aを実装する工程等で高温にさらされた場合であっても、複合基板1Aの反りは緩和されることとなるため、複合基板1Aの故障を抑制することができる。
上述の例では、第1基板10を、本来の反りを低減して第1ステージ103に保持する方法として、静電チャックを例に説明した。この方法を用いるために、第1基板10Bとして絶縁材料を用いる場合には、第1基板10Bの一主面10aと反対側の面に導電層40を設けてもよい。第1ステージ103に接する側の面に導電層40を形成することで、材料に関係なく静電チャックにより第1基板10Bを保持することができ、その結果、第1基板10Bの反りを低減した状態で第2基板20と接合が可能となる。
10・・第1基板
20・・第2基板
30・・複合体
31・・中央部
100・常温接合装置
103・第1ステージ
104・第2ステージ
Claims (10)
- 反りを有する第1基板を、第1ステージに中央付近が前記第1ステージから離れる方向に反る向きに配置し、反りを低減した状態で保持するとともに、前記第1基板に比べ大きい熱膨張係数を有する材料からなる第2基板を第2ステージに応力を加えずに保持する保持工程と、
前記第1ステージに保持された前記第1基板と前記第2ステージに保持された前記第2基板とを接触させて接合した後に前記第1ステージ及び前記第2ステージから外して中央部が前記第1基板側に突き出すように反った複合体を得る接合工程と、を備える複合体の製造方法。 - 前記保持工程において、前記第2基板として反りを有するものを用い、上に凸となるように前記第2ステージ上に保持させる、請求項1に記載の複合体の製造方法。
- 前記接合工程において、前記第1基板と前記第2基板との接合する面を活性化した後に、圧力を印加しつつ両者を常温で接触させることで両者を接合させる、請求項1または2に記載の複合体の製造方法。
- 前記第1基板としてSi単結晶基板を用い、前記第2基板としてサファイア基板を用いる、請求項1乃至3のいずれかに記載の複合体の製造方法。
- 請求項1乃至4のいずれかに記載の前記接合工程の後に、前記複合体の前記第1基板または前記第2基板を薄層化して機能層として、前記複合体から前記機能層を備える複合基板を得る薄層化工程をさらに含む、複合基板の製造方法。
- 前記薄層化工程において、前記複合体の前記第1基板を薄層化し機能層とし、前記第2基板と前記機能層とを含む複合基板を得る、請求項5に記載の複合基板の製造方法。
- 前記薄層化工程において、前記第1基板の薄層化を、前記複合体の中央部が前記第2基板側に突き出すように反るまで行なう、請求項6に記載の複合基板の製造方法。
- 前記薄層化工程において、前記第1基板の薄層化を、機械的研削およびウェットエッチングにより行なう請求項6または7に記載の複合基板の製造方法。
- 前記薄層化工程に続き、前記機能層に加熱を伴うプロセスにより機能部を形成する機能部形成工程をさらに含む、請求項5に記載の複合基板の製造方法。
- 第1基板と、前記第1基板に比べ大きい熱膨張係数を有する材料からなり、前記第1基板に接合された第2基板とを有し、中央部が厚み方向で前記第1基板側に突き出すように反っており、
前記第1基板の前記第2基板側の面には圧縮応力が加わっており、
前記第2基板の前記第1基板側の面には引張り応力が加わっている、複合体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219961A JP6396756B2 (ja) | 2013-11-28 | 2014-10-29 | 複合体およびその製造方法ならびに複合基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246022 | 2013-11-28 | ||
JP2013246022 | 2013-11-28 | ||
JP2014219961A JP6396756B2 (ja) | 2013-11-28 | 2014-10-29 | 複合体およびその製造方法ならびに複合基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015128149A JP2015128149A (ja) | 2015-07-09 |
JP6396756B2 true JP6396756B2 (ja) | 2018-09-26 |
Family
ID=53838001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014219961A Active JP6396756B2 (ja) | 2013-11-28 | 2014-10-29 | 複合体およびその製造方法ならびに複合基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6396756B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6524862B2 (ja) | 2015-08-27 | 2019-06-05 | 株式会社Sumco | Soiウェーハの製造方法およびsoiウェーハ |
CN109175660B (zh) * | 2018-11-19 | 2021-10-22 | 哈尔滨工业大学 | 一种铝合金扩散焊接装置及铝合金扩散焊接方法 |
WO2020208985A1 (ja) * | 2019-04-08 | 2020-10-15 | 株式会社村田製作所 | 接合基板の製造方法 |
CN114127907A (zh) * | 2019-07-25 | 2022-03-01 | 东京毅力科创株式会社 | 接合装置和接合方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2751261B2 (ja) * | 1988-11-16 | 1998-05-18 | ソニー株式会社 | 半導体基体の張り合わせ方法 |
JP5455595B2 (ja) * | 2008-12-11 | 2014-03-26 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
US8551862B2 (en) * | 2009-01-15 | 2013-10-08 | Shin-Etsu Chemical Co., Ltd. | Method of manufacturing laminated wafer by high temperature laminating method |
JP5352546B2 (ja) * | 2010-08-25 | 2013-11-27 | 東京エレクトロン株式会社 | 接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
JP5642628B2 (ja) * | 2011-05-27 | 2014-12-17 | 東京エレクトロン株式会社 | 基板反り除去装置、基板反り除去方法及び記憶媒体 |
JP2013187393A (ja) * | 2012-03-08 | 2013-09-19 | Tokyo Electron Ltd | 貼り合わせ装置及び貼り合わせ方法 |
-
2014
- 2014-10-29 JP JP2014219961A patent/JP6396756B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015128149A (ja) | 2015-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5640272B2 (ja) | 回路層転写により多層構造体を製作する方法 | |
JP6396756B2 (ja) | 複合体およびその製造方法ならびに複合基板の製造方法 | |
US9627347B2 (en) | Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus | |
JPH11121475A (ja) | 半導体装置及びその製造方法 | |
JP5462289B2 (ja) | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 | |
JPH06252015A (ja) | 基板はり合わせ方法 | |
KR101238679B1 (ko) | 저압에서의 분자 접착 접합 방법 | |
JP6119712B2 (ja) | 半導体装置の製造方法 | |
CN112768354B (zh) | 一种退火方法、复合薄膜及电子元件 | |
JP2022043057A (ja) | ハイブリッド構造 | |
JP2008166586A (ja) | 接合方法 | |
TW202111855A (zh) | 用於裝置加工之鑽石底半導體晶圓之安裝技術 | |
WO2021199426A1 (ja) | 研磨方法、半導体基板の製造方法 | |
KR101302071B1 (ko) | 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법 | |
KR102047587B1 (ko) | 영구적 접합 방법 및 장치 | |
WO2014049414A1 (en) | Direct bonding process | |
WO2019211928A1 (ja) | 保持装置の製造方法 | |
TWI762755B (zh) | 可分離結構及應用所述結構之分離方法 | |
JP2023087907A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2017530378A (ja) | 微小光学構造を含む光学要素を製造する方法、装置、およびメンブレンユニット | |
WO2020208985A1 (ja) | 接合基板の製造方法 | |
WO2022168217A1 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2015088638A (ja) | 複合基板の製造方法 | |
JPH06196377A (ja) | 半導体基板の接合方法 | |
JP2016046355A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6396756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |