JP6119712B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6119712B2
JP6119712B2 JP2014207213A JP2014207213A JP6119712B2 JP 6119712 B2 JP6119712 B2 JP 6119712B2 JP 2014207213 A JP2014207213 A JP 2014207213A JP 2014207213 A JP2014207213 A JP 2014207213A JP 6119712 B2 JP6119712 B2 JP 6119712B2
Authority
JP
Japan
Prior art keywords
single crystal
substrate
support plate
angle
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014207213A
Other languages
English (en)
Other versions
JP2016076650A (ja
Inventor
雄斗 黒川
雄斗 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014207213A priority Critical patent/JP6119712B2/ja
Priority to US14/853,114 priority patent/US9330919B1/en
Priority to CN201510640718.1A priority patent/CN105506745B/zh
Priority to DE102015117074.4A priority patent/DE102015117074B4/de
Publication of JP2016076650A publication Critical patent/JP2016076650A/ja
Application granted granted Critical
Publication of JP6119712B2 publication Critical patent/JP6119712B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/355—Texturing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献１には、サファイア基板にレーザを照射してサファイア基板内に改質領域を形成することで、サファイア基板の反りを制御する技術が開示されている。
特開２０１０‐１６５８１７号公報
特許文献１のようにレーザを照射して基板の反りを調節する際に、基板の反りを意図した通りに制御できない場合がある。したがって、本明細書では、基板の反りをより正確に制御できる技術を提供する。
本明細書は、基板を製造する方法を提供する。この方法は、単結晶基板にレーザまたは荷電粒子線を照射しながら、前記単結晶基板の表面における照射領域の軌跡が直線の縞状となるように前記照射領域を前記単結晶基板に対して移動させることで、前記軌跡に沿って非晶質領域を形成する第１工程を有する。前記第１工程は、前記直線の向きが異なるように複数回実施される。前記第１工程が複数回実施されることによって、前記単結晶基板の反りが変化する。複数回実施される前記第１工程の各々における前記直線の全てが、前記表面と平行な平面内における前記単結晶基板の結晶軸の方向と平行ではない。
なお、この方法により製造される基板は、単結晶基板のみからなる基板であってもよいし、単結晶基板に他の層が積層された積層基板であってもよい。
本願発明者らは、照射領域の軌跡の直線と結晶軸とが平行な場合と平行でない場合とで、反りの変化量に差が生じることを発見した。したがって、照射領域の軌跡に、結晶軸と平行な方向と結晶軸と平行でない方向が混在していると、方向によって反りの変化量に差が生じ、基板の反りを正確に制御することができない。これに対し、上記のように、複数回実施される前記第１工程の各々における前記直線の全てが、前記第１表面と平行な平面内における前記単結晶基板の結晶軸の方向と平行ではないと、反りの変化量を安定して制御することができる。
支持板１０の斜視図。 非晶質領域形成工程中の支持板１０の断面図。 非晶質領域形成工程後の支持板１０の断面図。 実施形態の軌跡３１〜３２の説明図。 比較例の軌跡４１〜４２の説明図。 比較例の方法により反った支持板１０の上面１０ａの等高線を示す図。 実施形態の方法により反った支持板１０の上面１０ａの等高線を示す図。 接着剤５０の塗布後の支持板１０の断面図。 積層基板７０の断面図。 積層基板７０の断面図。 変形例の非晶質領域形成工程中の支持板１０の断面図。 変形例の軌跡の説明図。 変形例の貼り合わせ工程後の積層基板７０の断面図。 変形例の非晶質領域形成工程後の積層基板７０の断面図。
本実施形態の半導体装置の製造方法では、半導体ウエハを支持板に貼り付けて半導体ウエハを補強し、補強された半導体ウエハに対して加工を行う。図１は、本実施形態の方法に使用する支持板１０を示している。支持板１０は、サファイアの単結晶により構成されている。サファイアの結晶構造は、六方晶である。支持板１０は、円盤形状を有している。支持板１０の厚み方向は六方晶のｃ軸と一致している。したがって、支持板１０の上面１０ａ及び下面１０ｂは、六方晶のｃ面と一致している。すなわち、六方晶のａ１軸、ａ２軸及びａ３軸は、上面１０ａ及び下面１０ｂと平行である。ａ１軸とａ２軸の間の角度は１２０°であり、ａ２軸とａ３軸の間の角度は１２０°であり、ａ３軸とａ１軸の間の角度は１２０°である。本実施形態では、支持板１０（すなわち、サファイア）の線膨張係数は５．２ｐｐｍ／Ｋである。支持板１０は、略透明である。以下、支持板１０を用いた半導体装置の製造方法について説明する。
（非晶質領域形成工程）
まず、図２に示すように、支持板１０の上面１０ａに向けてレーザ２０を照射する。ここでは、光学系を用いて、支持板１０の内部にレーザ２０の焦点を形成する。より詳細には、支持板１０の厚み方向の中央部１０ｃよりも上面１０ａ側の領域１０ｄ内にレーザの焦点を形成する。また、レーザ２０は、フェムト秒レーザ装置等の短パルスレーザ装置により照射する。また、レーザ２０は、フェムト秒よりも長い所定の時間間隔で間欠的に照射する。また、レーザ２０を間欠的に照射しながら、支持板１０をレーザ照射装置に対して移動させる。支持板１０は、その上面１０ａに沿った方向に移動させる。
上記のようにレーザ２０を照射すると、レーザ２０の焦点の位置において支持板１０の結晶配列が乱され、非晶質領域１２（すなわち、結晶欠陥）が形成される。支持板１０を移動させながらレーザ２０を間欠的に照射するので、支持板１０には、レーザ２０の照射領域の軌跡に沿って、一定間隔で非晶質領域１２が形成される。非晶質領域１２が形成される際にはその非晶質化する領域が膨張する。非晶質領域１２は上面１０ａ側の領域１０ｄに形成されるため、上記のように非晶質領域１２が形成されると、上面１０ａ側の領域１０ｄが膨張する一方で下面１０ｂ側の領域１０ｅは膨張しない。したがって、図３に示すように、支持板１０が、上面１０ａ側が凸となるように反る。なお、図３に示すように、非晶質領域１２は、隣接する非晶質領域１２同士が繋がらないように十分に間隔を開けて形成される。
上述したレーザ２０の照射処理は、３回実行される。図４は、１回目〜３回目のレーザ２０の照射処理において、レーザ２０の照射範囲の軌跡を示している。１回目の照射処理では、上面１０ａの面内における結晶軸ａ１の方向に対して左周りに角度Ｘ１（本実施形態では３０°）ずれた方向Ｄ１に沿ってレーザ２０の照射範囲を支持板１０に対して移動させる。レーザ２０の照射範囲は、支持板１０の上面１０ａを複数回走査するように移動させる。これによって、１回目の照射処理のレーザ２０の照射範囲の軌跡が、図４の軌跡３１に示すように直線の縞状に描かれる。このため、１回目の照射処理では、軌跡３１に沿って複数の非晶質領域１２が形成される。２回目の照射処理では、上面１０ａの面内における結晶軸ａ２の方向に対して左周りに角度Ｘ２（本実施形態では３０°）ずれた方向Ｄ２に沿ってレーザ２０の照射範囲を支持板１０に対して移動させる。レーザ２０の照射範囲は、支持板１０の上面１０ａを複数回走査するように移動させる。これによって、２回目の照射処理のレーザ２０の照射範囲の軌跡が、図４の軌跡３２に示すように直線の縞状に描かれる。このため、２回目の照射処理では、軌跡３２に沿って複数の非晶質領域１２が形成される。３回目の照射処理では、上面１０ａの面内における結晶軸ａ３の方向に対して左周りに角度Ｘ３（本実施形態では３０°）ずれた方向Ｄ３に沿ってレーザ２０の照射範囲を支持板１０に対して移動させる。レーザ２０の照射範囲は、支持板１０の上面１０ａを複数回走査するように移動させる。これによって、３回目の照射処理におけるレーザ２０の照射範囲の軌跡が、図４の軌跡３３に示すように直線の縞状に描かれる。このため、３回目の照射処理では、軌跡３３に沿って複数の非晶質領域１２が形成される。
図４のようにレーザ２０を照射すると、支持板１０に均一な反りを生じさせることができる。以下、その理由について説明する。形成される非晶質領域１２のサイズは、レーザ照射範囲の軌跡が結晶軸と平行であるか否かによって変化することが分かっている。すなわち、結晶軸に対して軌跡が平行である場合には、軌跡に沿って長い非晶質層が形成される。すなわち、図２の非晶質領域１２の長さＬ１が長くなる。この場合、軌跡に沿った方向において支持板に生じる反りは小さくなる。これに対し、結晶軸に対して軌跡が平行でない場合には、非晶質領域１２のサイズは小さくなる（すなわち、距離Ｌ１が短くなる）。この場合、軌跡に沿った方向において支持板に生じる反りは大きくなる。
図５は、比較例のレーザ照射範囲の軌跡４１、４２を示している。図５では、支持板１０に対して、２回のレーザ照射処理を行う。１回目のレーザ照射処理では、結晶軸ａ２に沿って、レーザ２０の照射範囲を移動させる。２回目のレーザ照射処理では、結晶軸ａ２に対して直交する方向Ｄ４（すなわち、結晶軸ａ１、ａ２、ａ３のいずれに対しても平行ではない方向）に沿って、レーザ２０の照射範囲を移動させる。この方法では、結晶軸ａ２に沿った方向では支持板１０の反りが小さくなるのに対し、方向Ｄ４では支持板１０の反りが大きくなる。このため、図６に示すように、支持板１０が楕円状に反ってしまう。
これに対し、図４のようにレーザ２０を照射すると、軌跡３１〜３３のいずれも結晶軸ａ１〜ａ３とは平行になっていない。したがって、軌跡３１〜３３に沿う方向Ｄ１〜Ｄ３のいずれでも、支持板１０の反りが大きくなる。すなわち、方向Ｄ１〜Ｄ３において略均等に反りが生じる。その結果、図７に示すように、支持板１０が真円状に反る。特に、本実施形態では、図４に示すように各軌跡の方向Ｄ１〜Ｄ３と各結晶軸ａ１〜ａ３との間の角度Ｘ１〜Ｘ３が略等しいので、方向Ｄ１〜Ｄ３において生じる反りの量が等しい。このため、より真円に近い分布で反りが生じる。なお、角度Ｘ１〜Ｘ３は、同じ角度であることが最もよいが、少なくともこれらの差は±５°以内であることが好ましい。角度Ｘ１〜Ｘ３の差を±５°以内とすることで、略真円に近い分布で支持板１０に反りを生じさせることができる。
（貼り合わせ工程）
次に、反りを生じさせた支持板１０に、接着剤を用いて半導体基板を貼り合わせる。まず、図８に示すように、支持板１０の下面１０ｂに接着剤５０を塗布する。接着剤５０は、熱可塑性のポリイミド樹脂である。支持板１０の下面１０ｂに接着剤５０を塗布したら、支持板１０を加熱（ベーク処理）する。これによって、接着剤５０から溶剤を蒸発させ、接着剤５０を半硬化させる。次に、接着剤をイミド化させるための熱処理を行う。
次に、接着用の炉（図示省略）内に支持板１０を配置し、その後、接着剤５０の上に半導体基板６０を積層する。なお、半導体基板６０は、シリコンにより構成されている。半導体基板６０（すなわち、シリコン）の線膨張係数は、３．４ｐｐｍ／Ｋである。すなわち、半導体基板６０の線膨張係数は、支持板１０の線膨張係数よりも小さい。次に、図９に示すように、支持板１０、接着剤５０及び半導体基板６０からなる積層基板７０を加熱しながら、プレス機９０によって積層基板７０をその厚み方向に加圧する。加圧によって、積層基板７０を平坦な状態にする。反りを有する支持板１０が平坦な状態にプレスされるので、支持板１０の内部には応力が生じる。また、積層基板７０の周囲を減圧雰囲気とする。加熱により、接着剤５０が軟化する。加圧により、軟化した接着剤５０に半導体基板６０が密着する。また、減圧により、接着剤５０中にボイドが生じることが抑制される。次に、積層基板７０を徐々に冷却する。接着剤５０のガラス転移点よりも低い温度まで積層基板７０が冷却されると、接着剤５０が固化する。これによって、半導体基板６０と支持板１０とが互いに固定される。その後、積層基板７０が常温となるまで冷却が継続される。
積層基板７０を冷却する際には、支持板１０と半導体基板６０が収縮しようとする。支持板１０の線膨張係数は半導体基板６０の線膨張係数よりも大きいので、支持板１０は半導体基板６０よりも大きく収縮しようとする。このため、積層基板７０は、半導体基板６０側が凸となるように反ろうとする。但し、積層基板７０はプレス機９０により拘束されているため、積層基板７０に反りは生じない。このため、積層基板７０の内部に、半導体基板６０側が凸となるように反ろうとする応力が生じる。上述したように、元々反りを有する支持板１０の内部には、プレスされる際に応力が生じている。この応力は、熱膨張係数の差により生じる応力とは反対方向に反ろうとする応力である。したがって、支持板１０の内部の応力によって、熱膨張係数の差により生じる応力が相殺される。
積層基板７０が常温まで冷却されたら、炉から積層基板７０を取り出す。常温まで冷却された段階で、支持板１０の内部の応力と熱膨張係数の差により生じる応力がほぼ完全に相殺される。このため、炉から取り出された積層基板７０は、図１０に示すように、ほぼ平坦である。このように、この方法によれば、平坦な積層基板７０を得ることができる。
また、非晶質領域形成工程で支持板１０に真円状に反りを生じさせているので、貼り合わせ工程で方向に係らず均一に積層基板７０の反りが矯正される。このため、より平坦な積層基板７０を得ることができる。
以上のように平坦な積層基板７０を形成した後に、半導体基板６０に対して種々の加工が行われる。例えば、半導体基板６０の表面を研磨することで、半導体基板６０を薄板化する。その後、半導体基板６０の内部に拡散層を形成し、半導体基板６０の表面に電極等を形成することで、半導体素子の構造を形成する。次に、支持板１０を透過するように接着剤５０にレーザを照射することで、接着剤５０の接着力を低下させ、その後、半導体基板６０を支持板１０から剥離させる。このとき、支持板１０の表面に反りを低減するための膜等が設けられていないので、接着剤５０に効率的にレーザを照射することができる。その後、半導体基板６０をダイシングすることで、半導体装置が完成する。なお、半導体基板６０から剥離した支持板１０には、再度、図３に示すように反りが生じる。この支持板１０は、別の半導体基板６０を加工する際に再度利用することができる。
以上に説明したように、この方法では、支持板１０にあらかじめ反りを生じさせる。そして、予め生じさせた支持板１０の反りによって、支持板１０と半導体基板６０との線膨張係数の差によって生じる反りを相殺することができる。このため、平坦な積層基板７０を得ることができる。特に、上記の方法では、支持板１０に真円状に均等に反りを生じさせるので、積層基板７０の反りを均等に矯正することができる。したがって、より平坦な積層基板７０を得ることができる。
なお、各非晶質領域１２のサイズは、なるべく小さいことが好ましい。非晶質領域１２のサイズを小さくすることで、支持板１０を半導体基板６０から剥離するときに、レーザが非晶質領域１２によって散乱されることを抑制することができる。また、同様の理由により、非晶質領域１２を形成する間隔は、支持板１０に反りを生じさせることが可能な範囲でなるべく広いことが好ましい。
なお、上述した実施形態では、図２に示すように、非晶質領域１２を形成する側の表面（すなわち、上面１０ａ）にレーザ２０を照射したが、図１１に示すように非晶質領域１２を形成する側の表面とは反対側の表面（すなわち、下面１０ｂ）にレーザ２０を照射してもよい。
また、上述した実施形態では、支持板１０の下面１０ｂ（すなわち、非晶質領域１２から遠い方の表面）に半導体基板６０を貼り付けた。しかしながら、半導体基板６０の線膨張係数が支持板１０の線膨張係数よりも大きい場合には、半導体基板６０を支持板１０の上面１０ａ（すなわち、非晶質領域１２に近い方の表面）に貼り付けることができる。これによって、積層基板の反りを矯正することができる。
また、上述した実施形態では、支持板１０の表面に接着剤５０を塗布し、その後、支持板１０を半導体基板６０に貼り付けた。しかしながら、半導体基板６０の表面に接着剤５０を塗布し、その後、半導体基板６０を支持板１０に貼り付けてもよい。
また、上述した実施形態では、３つの方向Ｄ１〜Ｄ３に沿ってレーザ２０を走査した。しかしながら、例えば、図１２に示すように２つの方向Ｄ５、Ｄ６に沿ってレーザ２０を走査してもよい。図１２において、方向Ｄ５は方向Ｄ６に対して略直交している。方向Ｄ５は、結晶軸ａ１〜ａ３のいずれに対しても平行ではない。また、方向Ｄ６は、結晶軸ａ１〜ａ３のいずれに対しても平行ではない。したがって、この場合にも、支持板１０に均等に反りを生じさせることができる。
また、上述した実施形態では、支持板１０の結晶構造が六方晶であったが、その他の結晶構造を有する単結晶の基板を支持板１０として用いてもよい。この場合にも、レーザ２０の軌跡の方向を、支持板１０の表面と平行な平面内における結晶軸に対して平行ではない方向とすることで、支持板１０に均等な反りを生じさせることができる。
また、上述した実施形態では、非晶質領域形成工程後に貼り合わせ工程を実施した。しかしながら、貼り合わせ工程後に非晶質領域形成工程を実施してもよい。この場合について、以下に説明する。貼り合わせ工程を先に実施する場合には、平坦な半導体基板６０を平坦な支持板１０に、上述した実施形態と同様にして貼り付ける。積層基板７０を冷却する際に、支持板１０と半導体基板６０との線膨張係数の差によって、図１３に示すように、積層基板７０に反りが生じる。支持板１０は半導体基板６０よりも大きく収縮するので、半導体基板６０側が凸となるように積層基板７０が反る。次に、支持板１０の上面１０ａに、上述した実施形態と同様にしてレーザ２０を照射して、非晶質領域１２を形成する。非晶質領域１２を形成することで支持板１０の上面１０ａ近傍の領域が膨張する。これによって、図１４に示すように、積層基板７０が平坦となる。この方法でも、平坦な積層基板７０が得られる。
また、上述した実施形態では、支持板１０の内部に非晶質領域１２を形成したが、支持板１０の表面に露出するように非晶質領域１２を形成してもよい。
また、上述した実施形態では、レーザ２０によって非晶質領域１２を形成した。しかしながら、イオン注入やイオンミリング等のように荷電粒子を支持板１０に照射することで、非晶質領域１２を形成してもよい。この場合、マスクプレート等によって支持板１０の表面の狭い範囲にのみ荷電粒子が照射されるようにし、その照射範囲を上述した実施形態のように移動させることができる。
本明細書が開示する基板の製造方法は、以下の構成を有する。
基板を製造する方法であって、単結晶基板にレーザまたは荷電粒子線を照射しながら、前記単結晶基板の表面における照射領域の軌跡が直線の縞状となるように前記照射領域を前記単結晶基板に対して移動させることで、前記軌跡に沿って非晶質領域を形成する第１工程を有する。前記第１工程は、前記直線の向きが異なるように複数回実施される。前記第１工程が複数回実施されることによって、前記単結晶基板の反りが変化する。複数回実施される前記第１工程の各々における前記直線の全てが、前記表面と平行な平面内における前記単結晶基板の結晶軸の方向と平行ではない。
前記第１工程では、前記単結晶基板の厚み方向の中央部よりも第１表面側の領域に前記非晶質領域を形成する。半導体基板を前記単結晶基板に加熱状態で貼り付ける第２工程であって、前記単結晶基板の線膨張係数が前記半導体基板の線膨張係数よりも大きいときは前記半導体基板を前記単結晶基板の前記第１表面の反対側の第２表面に貼り付け、前記単結晶基板の線膨張係数が前記半導体基板の線膨張係数よりも小さいときは前記半導体基板を前記単結晶基板の前記第１表面に貼り付ける前記第２工程を有する。
なお、第１工程と第２工程は、何れを先に実施してもよい。
このような構成によれば、第２工程で半導体基板に生じる反りを、第１工程で単結晶基板に生じる反りによって相殺することができる。このため、単結晶基板と半導体基板を積層した積層基板を、平坦化することができる。
単結晶基板の結晶構造が六方晶であり、第１表面及び第２表面が、ｃ面である。
非晶質領域を形成する第１工程を、３回実施してもよい。１回目の第１工程における直線と単結晶基板のａ１軸との間の角度が角度Ｘ１であり、２回目の第１工程における直線と単結晶基板のａ２軸との間の角度が角度Ｘ２であり、３回目の第１工程における直線と単結晶基板のａ３軸との間の角度が角度Ｘ３であり、角度Ｘ１と角度Ｘ２の差が５°未満であり、角度Ｘ２と角度Ｘ３の差が５°未満であり、角度Ｘ３と角度Ｘ１の差が５°未満である。
このように、角度Ｘ１、Ｘ２、Ｘ３が互いに略等しいと、支持板をより均一に（すなわち、真円状に）反らせることができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：支持板
１０ａ：上面
１０ｂ：下面
１０ｃ：中央部
１２：非晶質領域
２０：レーザ
３１−３３：軌跡
５０：接着剤
６０：半導体基板
７０：積層基板

Claims (4)

  1. 基板を製造する方法であって、
    単結晶基板にレーザまたは荷電粒子線を照射しながら、前記単結晶基板の表面における照射領域の軌跡が直線の縞状となるように前記照射領域を前記単結晶基板に対して移動させることで、前記軌跡に沿って非晶質領域を形成する第１工程を有し、
    前記第１工程は、前記直線の向きが異なるように複数回実施され、
    前記第１工程が複数回実施されることによって、前記単結晶基板の反りが変化し、
    複数回実施される前記第１工程の各々における前記直線の全てが、前記表面と平行な平面内における前記単結晶基板の結晶軸の方向と平行ではない、
    方法。
  2. 前記第１工程では、前記単結晶基板の厚み方向の中央部よりも第１表面側の領域に前記非晶質領域を形成し、
    半導体基板を前記単結晶基板に加熱状態で貼り付ける第２工程であって、前記単結晶基板の線膨張係数が前記半導体基板の線膨張係数よりも大きいときは前記半導体基板を前記単結晶基板の前記第１表面の反対側の第２表面に貼り付け、前記単結晶基板の線膨張係数が前記半導体基板の線膨張係数よりも小さいときは前記半導体基板を前記単結晶基板の前記第１表面に貼り付ける前記第２工程をさらに有する、
    請求項１の方法。
  3. 前記単結晶基板の結晶構造が六方晶であり、
    前記第１表面及び前記第２表面がｃ面である、
    請求項２の方法。
  4. 前記第１工程を、３回実施し、
    １回目の前記第１工程における前記直線と前記単結晶基板のａ１軸との間の角度が角度Ｘ１であり、２回目の前記第１工程における前記直線と前記単結晶基板のａ２軸との間の角度が角度Ｘ２であり、３回目の前記第１工程における前記直線と前記単結晶基板のａ３軸との間の角度が角度Ｘ３であり、前記角度Ｘ１と前記角度Ｘ２の差が５°未満であり、前記角度Ｘ２と前記角度Ｘ３の差が５°未満であり、前記角度Ｘ３と前記角度Ｘ１の差が５°未満である、
    請求項３の方法。
JP2014207213A 2014-10-08 2014-10-08 半導体装置の製造方法 Active JP6119712B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014207213A JP6119712B2 (ja) 2014-10-08 2014-10-08 半導体装置の製造方法
US14/853,114 US9330919B1 (en) 2014-10-08 2015-09-14 Method for manufacturing substrate
CN201510640718.1A CN105506745B (zh) 2014-10-08 2015-09-30 半导体装置的制造方法
DE102015117074.4A DE102015117074B4 (de) 2014-10-08 2015-10-07 Verfahren zur herstellung eines substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014207213A JP6119712B2 (ja) 2014-10-08 2014-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016076650A JP2016076650A (ja) 2016-05-12
JP6119712B2 true JP6119712B2 (ja) 2017-04-26

Family

ID=55644293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207213A Active JP6119712B2 (ja) 2014-10-08 2014-10-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9330919B1 (ja)
JP (1) JP6119712B2 (ja)
CN (1) CN105506745B (ja)
DE (1) DE102015117074B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
KR102466362B1 (ko) * 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
CN207396531U (zh) 2017-01-31 2018-05-22 杭州探真纳米科技有限公司 一种悬臂末端纳米探针
JP7266036B2 (ja) * 2018-07-26 2023-04-27 日本碍子株式会社 仮固定基板、仮固定方法および電子部品の製造方法
CN111785814B (zh) * 2020-07-13 2021-10-26 福建晶安光电有限公司 一种衬底及其加工方法、发光二极管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162434A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Annealing method for single crystal wafer
EP0284818A1 (de) * 1987-04-03 1988-10-05 BBC Brown Boveri AG Verfahren zum Herstellen eines Schichtverbunds sowie Vorrichtung zur Durchführung eines Verfahrens
JPH07249573A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体基板の製造方法
JP2009252897A (ja) * 2008-04-03 2009-10-29 Toyoda Gosei Co Ltd 接合体の製造方法及び接合体の製造装置
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP2011023438A (ja) * 2009-07-14 2011-02-03 Nippon Electric Glass Co Ltd 基板接合体の製造方法
WO2011087061A1 (ja) * 2010-01-15 2011-07-21 三菱化学株式会社 単結晶基板、それを用いて得られるｉｉｉ族窒化物結晶及びｉｉｉ族窒化物結晶の製造方法
CN102792420B (zh) * 2010-03-05 2016-05-04 并木精密宝石株式会社 单晶衬底、单晶衬底的制造方法、带多层膜的单晶衬底的制造方法以及元件制造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
KR20110114972A (ko) * 2010-04-14 2011-10-20 삼성전자주식회사 레이저 빔을 이용한 기판의 가공 방법
KR102192130B1 (ko) * 2012-03-21 2020-12-17 프라이베르게르 컴파운드 마터리얼스 게엠베하 Iii-n 단결정
US9455229B2 (en) * 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP6030358B2 (ja) 2012-07-03 2016-11-24 東京応化工業株式会社 積層体
TWI543395B (zh) * 2013-04-01 2016-07-21 中國砂輪企業股份有限公司 圖案化光電基板及其製作方法

Also Published As

Publication number Publication date
US20160104620A1 (en) 2016-04-14
JP2016076650A (ja) 2016-05-12
CN105506745B (zh) 2017-12-15
CN105506745A (zh) 2016-04-20
DE102015117074B4 (de) 2020-08-13
US9330919B1 (en) 2016-05-03
DE102015117074A1 (de) 2016-04-14

Similar Documents

Publication Publication Date Title
JP6119712B2 (ja) 半導体装置の製造方法
TWI697938B (zh) 基板貼合裝置及基板貼合方法
TWI834891B (zh) 基板重合方法
KR102537289B1 (ko) 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
US20110256736A1 (en) Method for processing a substrate using a laser beam
US20190027462A1 (en) Substrate bonding apparatus and substrate bonding method
CN104112712A (zh) 晶片的加工方法
JPWO2013161906A1 (ja) 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
JP7182456B2 (ja) レーザ加工方法、及び、半導体部材製造方法
TWI824139B (zh) 層積晶圓之加工方法
US9589824B2 (en) Method for manufacturing semiconductor device
US10137532B2 (en) Substrate cutting apparatus and method of manufacturing display apparatus by using a substrate cutting apparatus
JP6396756B2 (ja) 複合体およびその製造方法ならびに複合基板の製造方法
US11094567B2 (en) Mounting apparatus and method for manufacturing semiconductor device
US20160233176A1 (en) Method of manufacturing semiconductor device
CN106486396B (zh) 膜扩展装置以及使用该膜扩展装置的电子部件的制造方法
JP7560055B2 (ja) レーザ加工方法、半導体部材製造方法及びレーザ加工装置
TW201802986A (zh) 利用局部電磁波退火移除接合基板內未接合區域之裝置及方法
KR102181999B1 (ko) 확장 시트, 확장 시트의 제조 방법 및 확장 시트의 확장 방법
JP2016046355A (ja) 半導体装置の製造方法
JP2016127094A (ja) 半導体装置の製造方法
KR20180032184A (ko) 웨이퍼의 가공 방법
JP7285151B2 (ja) 支持体剥離方法及び支持体剥離システム
US20230187255A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP6202694B2 (ja) 基板加工方法及び基板加工装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R151 Written notification of patent or utility model registration

Ref document number: 6119712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250