KR20180032184A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180032184A
KR20180032184A KR1020170120251A KR20170120251A KR20180032184A KR 20180032184 A KR20180032184 A KR 20180032184A KR 1020170120251 A KR1020170120251 A KR 1020170120251A KR 20170120251 A KR20170120251 A KR 20170120251A KR 20180032184 A KR20180032184 A KR 20180032184A
Authority
KR
South Korea
Prior art keywords
wafer
modified layer
grinding
street
chip
Prior art date
Application number
KR1020170120251A
Other languages
English (en)
Other versions
KR102294249B1 (ko
Inventor
마사미츠 아가리
기미타케 만토쿠
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180032184A publication Critical patent/KR20180032184A/ko
Application granted granted Critical
Publication of KR102294249B1 publication Critical patent/KR102294249B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) 결손이나 불필요한 크랙의 발생을 억제하면서 웨이퍼를 칩으로 분할한다.
(해결 수단) 교차하는 복수의 스트리트에 의해 구획된 각 영역에 각각 디바이스가 형성된 표면을 갖는 웨이퍼의 가공 방법으로서, 웨이퍼의 그 표면에 고강성 기재를 갖는 표면 보호 부재를 첩착하는 표면 보호 부재 첩착 스텝과, 그 표면 보호 부재 첩착 스텝을 실시한 후, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 그 스트리트를 따라 웨이퍼의 이면측으로부터 조사하여 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 스텝과, 그 개질층 형성 스텝을 실시한 후, 웨이퍼를 그 이면측으로부터 연삭하여 박화하는 연삭 스텝을 구비하고, 그 개질층 형성 스텝 또는 연삭 스텝에서는, 그 개질층으로부터 그 웨이퍼의 표면에 이르는 크랙을 형성하고, 그 연삭 스텝에 있어서는, 그 크랙을 경계로 하여 웨이퍼가 분할되어 개개의 칩이 형성된다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF A WAFER}
본 발명은, 웨이퍼의 가공 방법에 관한 것이다.
웨이퍼를 가공하여 칩 등을 제작하는 공정에서는, 표면에 디바이스가 형성된 웨이퍼를 박화 (薄化) 하기 위해서, 예를 들어, 그 웨이퍼의 이면측을 연삭한다. 그 후, 그 웨이퍼를 분할함으로써, 개개의 칩이 형성된다. 웨이퍼를 분할할 때에는, 먼저, 레이저 가공 장치에 의해 격자상의 스트리트를 따라 웨이퍼 중에 분할의 기점이 되는 개질층을 형성하고, 다음으로, 그 웨이퍼에 외력을 작용시켜 그 개질층으로부터 웨이퍼의 두께 방향으로 크랙을 신장시킨다.
상기 서술한 바와 같은 칩 등의 제작 공정에 대하여, 예를 들어, 특허문헌 1 에 나타나 있는 바와 같이, 웨이퍼의 이면측의 연삭과, 칩으로의 분할을 동시에 실시하는 공정이 검토되고 있다. 그 공정에서는, 미리 레이저 가공 장치에 의해 스트리트를 따라 웨이퍼 중에 개질층을 형성해 두고, 그 후, 그 웨이퍼의 이면측을 연삭하여 웨이퍼를 박화함과 함께 그 개질층으로부터 크랙을 신장시켜, 웨이퍼를 분할한다. 이와 같이, 분할과 연삭을 동시에 실시하면 공정을 간략화할 수 있다.
국제 공개 제03/077295호
이와 같은 공정에서는, 연삭을 실시하고 있을 때에 그 개질층으로부터 크랙이 신장되어, 웨이퍼를 칩으로 분리하는 간극이 형성되는데, 그 간극은 매우 좁다. 그리고, 그 간극이 형성된 후에도 연삭은 계속되기 때문에, 연삭시에 가해지는 힘에 의해, 형성된 각 칩이 이동한다.
격자상의 스트리트를 따라 웨이퍼가 분할되면, 복수의 칩이 바둑판의 눈금상으로 조밀하게 배열된 상태가 되므로, 연삭에 의해 칩이 이동하면, 칩의 모서리부 (코너) 는 그 모서리부측에 인접하는 다른 칩의 모서리부에 접촉한다. 칩의 모서리부는 충격에 약하기 때문에, 모서리부와 모서리부가 접촉하여 충격이 가해지면 그 칩에 결손이나 크랙 등의 손상이 발생하기 쉬워진다. 손상이 발생한 칩은 불량이 되기 때문에, 모서리부끼리의 접촉은 특히 문제이다.
웨이퍼의 표면에는, 연삭이 실시되기 전에 그 표면을 보호하는 표면 보호 테이프가 첩착 (貼着) 되고, 웨이퍼 중에 그 간극이 형성된 후에도 각 칩은 그 표면 보호 테이프에 지지된다. 그러나, 일반적으로, 표면 보호 테이프는, 연삭에 의한 각 칩의 이동을 완전하게 방지할 수 있을 정도로 강성이 높지 않기 때문에, 표면 보호 테이프는 칩의 모서리부끼리의 접촉을 방지할 수 없다.
표면 보호 테이프는, 웨이퍼의 표면을 보호하고, 그 표면에 형성된 디바이스에 손상을 발생시키지 않는 목적을 위해서 사용되는 것이고, 그 기능을 발휘할 정도의 강성을 갖고 있으면, 그 이상의 강성은 불필요하였다. 그 때문에, 표면 보호 테이프를 단순히 웨이퍼에 첩착한 것으로는, 칩의 이동을 충분히 억제할 수 없어, 이와 같은 문제를 일으켜 버린다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 칩의 모서리부에 받는 충격을 억제하여, 칩에 대한 결손이나 크랙 등의 손상의 발생을 억제하여 웨이퍼를 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 교차하는 복수의 스트리트에 의해 구획된 각 영역에 각각 디바이스가 형성된 표면을 갖는 웨이퍼의 가공 방법으로서, 웨이퍼의 그 표면에 고강성 기재를 갖는 표면 보호 부재를 첩착하는 표면 보호 부재 첩착 스텝과, 그 표면 보호 부재 첩착 스텝을 실시한 후, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 그 스트리트를 따라 웨이퍼 이면측으로부터 조사하여 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 스텝과, 그 개질층 형성 스텝을 실시한 후, 웨이퍼를 이면측으로부터 연삭하여 박화하는 연삭 스텝을 구비하고, 그 개질층 형성 스텝 또는 연삭 스텝에서는, 그 개질층으로부터 그 웨이퍼의 표면에 이르는 크랙을 형성하고, 그 연삭 스텝에 있어서는, 그 크랙을 경계로 하여 웨이퍼가 분할되어 개개의 칩이 형성되는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
또한, 본 발명의 일 양태에 있어서, 그 복수의 스트리트는, 제 1 방향으로 신장되는 제 1 스트리트와, 그 제 1 방향과 교차하는 제 2 방향으로 신장되는 제 2 스트리트를 포함하고, 그 개질층 형성 스텝에서 형성되는 그 개질층은, 그 제 1 스트리트를 따른 제 1 개질층과 그 제 2 스트리트를 따른 제 2 개질층을 포함하고, 그 제 1 개질층은, 그 제 2 스트리트를 경계로 일방측의 제 1 부분과 타방측의 제 2 부분을 갖고, 그 개질층 형성 스텝에서는, 그 제 1 개질층의 제 1 부분과 그 제 1 개질층의 제 2 부분은 서로 제 2 방향으로 어긋나 형성되어도 된다. 또, 본 발명의 일 양태에 있어서, 고강성 기재는 경질 플레이트여도 된다.
본 발명의 일 양태에 관련된 웨이퍼의 가공 방법에 의하면, 고강성 기재를 갖는 표면 보호 부재가 웨이퍼의 표면에 첩착된다. 그 표면 보호 부재는, 고강성 기재와, 풀층에 의해 구성되어 있다. 그러면, 웨이퍼가 개개의 칩으로 분할된 후, 그 표면 보호 부재는 고강성 기재에 의해 연삭으로 발생하는 힘에 저항하여 각 칩을 지지하기 때문에, 각 칩의 모서리부끼리의 접촉이 억제된다. 그 결과, 칩에 대한 결손이나 크랙 등의 손상의 발생이 억제된다.
또한, 개질층 형성 스텝에 있어서 그 개질층으로부터 웨이퍼 표면에 이르는 크랙이 형성되는 경우, 고강성 기재를 갖는 표면 보호 부재에 의해 웨이퍼가 지지되어 있으면 크랙이 사행하지 않고 경계가 되는 그 크랙이 형성된다.
예를 들어, 고강성 기재를 사용하지 않는 유연한 테이프를 표면 보호 부재에 사용하면, 개질층 형성 스텝에서 개질층이 형성될 때에, 레이저 빔의 조사에 의해 발생한 충격이나 열에 의해 그 테이프가 움직여, 개질층이 형성되기 전에 크랙이 발생해 버린다. 그러면, 형성되는 크랙이 사행되어 버린다. 사행된 크랙이 형성되어 그 크랙이 칩 사이의 경계가 되면, 연삭 스텝에 있어서, 칩에 결손 등의 손상이 발생하는 한 요인이 된다.
고강성 기재를 갖는 표면 보호 부재에 의해 웨이퍼가 지지되어 있으면, 웨이퍼에 레이저 빔이 조사되어도 그 표면 보호 부재는 잘 움직이지 않아, 크랙은 개질층의 형성보다 전에 형성되지 않기 때문에, 개질층에 의해 사행되지 않도록 제어되어 크랙이 형성된다. 그 때문에, 연삭 스텝에 있어서 각 칩의 모서리부끼리의 접촉이 억제되어, 결손 등의 손상의 발생이 억제된다.
따라서, 본 발명의 일 양태에 의해 칩의 모서리에 받는 충격을 억제하고, 칩에 대한 결손이나 크랙 등의 손상의 발생을 억제하여 웨이퍼를 분할할 수 있는 웨이퍼의 가공 방법이 제공된다.
도 1(A) 는, 웨이퍼의 일례를 나타내는 사시도이고, 도 1(B) 는, 표면 보호 부재 첩착 스텝을 모식적으로 설명하는 단면도이다.
도 2(A) 는, 개질층 형성 스텝을 모식적으로 설명하는 부분 단면도이고, 도 2(B) 는, 연삭 스텝을 모식적으로 설명하는 부분 단면도이다.
도 3 은, 스트리트와, 디바이스와, 개질층의 위치 관계를 설명하는 상면도이다.
본 발명에 관련된 실시형태에 대해 설명한다. 본 실시형태에 관련된 가공 방법의 피가공물인 웨이퍼에 대해 설명한다. 도 1 은, 그 웨이퍼의 일례를 나타내는 사시도이다. 본 실시형태에 관련된 가공 방법에 있어서의 피가공물인 웨이퍼 (1) 는, 예를 들어, 실리콘, SiC (실리콘 카바이드), 혹은, 그 밖의 반도체등의 재료, 또는, 사파이어, 유리, 석영 등의 재료로 이루어지는 기판이다.
웨이퍼 (1) 의 표면 (1a) 은 격자상으로 배열된 스트리트 (3) 에 의해 복수의 영역으로 구획되어 있다. 스트리트 (3) 는, 제 1 방향 (1c) 으로 신장되는 제 1 스트리트 (3a) 와, 그 제 1 방향 (1c) 과 교차하는 제 2 방향 (1d) 으로 신장되는 스트리트 (3b) 를 포함한다. 그리고, 스트리트 (3) 에 의해 구획된 각 영역에는 IC 등의 디바이스 (5) 가 형성되어 있다. 웨이퍼 (1) 는, 최종적으로 스트리트 (3) 를 따라 분할되어, 개개의 칩이 형성된다.
다음으로, 본 실시형태에 관련된 웨이퍼 (1) 의 가공 방법에 대해 설명한다. 그 가공 방법에서는, 웨이퍼 (1) 의 표면 (1a) 에 고강성 기재를 갖는 표면 보호 부재를 첩착하는 표면 보호 부재 첩착 스텝을 실시한다. 그 표면 보호 부재 첩착 스텝의 후에는, 웨이퍼 (1) 의 스트리트 (3) 를 따라 분할의 기점이 되는 개질층을 형성하는 개질층 형성 스텝을 실시한다. 그 개질층 형성 스텝을 실시한 후, 웨이퍼 (1) 의 이면 (1b) 을 연삭하여 웨이퍼 (1) 를 개개의 디바이스 칩으로 분할하는 연삭 스텝을 실시한다.
또한, 개질층 형성 스텝 또는 연삭 스텝에서는, 그 개질층으로부터 웨이퍼 (1) 의 표면 (1a) 에 크랙을 신장시킨다. 그리고, 그 크랙이 웨이퍼를 두께 방향으로 관통하기에 이르거나, 또는, 웨이퍼 (1) 의 이면 (1b) 측이 연삭되어 그 크랙이 이면측 (1b) 으로 노출되면, 웨이퍼 (1) 가 개개의 디바이스 칩으로 분할된다.
이하, 본 실시형태에 관련된 웨이퍼의 가공 방법의 각 스텝에 대해 상세하게 설명한다.
도 1(B) 를 사용하여 표면 보호 부재 첩착 스텝을 설명한다. 표면 보호 부재 첩착 스텝에서는, 웨이퍼 (1) 의 표면 (1a) 에 표면 보호 부재 (7) 를 첩착한다. 표면 보호 부재 (7) 는, 본 실시형태에 관련된 웨이퍼의 가공 방법이 실시되고 있는 동안, 각 스텝이나 반송 등의 때에 가해지는 충격으로부터 웨이퍼 (1) 의 표면 (1a) 측을 보호하여, 디바이스 (5) 에 손상이 발생하는 것을 방지하는 기능을 갖는다.
먼저, 표면 보호 부재 첩착 스텝에 사용되는 척 테이블 (2) 에 대해 설명한다. 척 테이블 (2) 은, 오목부를 갖는 프레임체 (2a) 와, 그 프레임체 (2a) 의 그 오목부를 매립하는 다공질 부재로 이루어지는 유지부 (4) 를 갖는다. 척 테이블 (2) 은, 일단이 흡인원 (6) 에 접속된 흡인로 (8) 를 내부에 갖고, 그 흡인로 (8) 의 타단이 그 유지부 (4) 에 접속되어 있다. 그 유지부 (4) 위에 얹어 놓은 웨이퍼 (1) 에, 그 흡인원 (6) 에 의해 발생한 부압 (負壓) 을 유지부 (4) 내의 구멍을 통해 작용시킴으로써, 웨이퍼 (1) 는 척 테이블 (2) 에 흡인 유지된다.
척 테이블 (2) 은, 또한 유지부 (4) 보다 하방에 가열 유닛 (10) 을 갖는다. 그 가열 유닛 (10) 은, 척 테이블 (2) 에 흡인 유지된 웨이퍼 (1) 를 가열하는 기능을 갖는다. 그 가열 유닛 (10) 은, 오목부를 갖는 프레임체 (10a) 를 갖는다. 그 오목부에는, 발열체 (가열 수단) (12) 와, 그 발열체 (12) 상의 플레이트 (14) 와, 그 발열체 (12) 아래의 단열재 (16) 가 배치되어 있다.
그 발열체 (12) 는, 예를 들어, 소용돌이상으로 감긴 전열선이고, 그 전열선에 흐르는 전류는 그 발열체 (12) 가 소정의 온도가 되도록 컨트롤러 (도시 생략) 에 의해 제어된다. 그 발열체 (12) 에서 발생한 열은, 하부에 형성된 단열재 (16) 에 의해 하방으로의 전달이 억제되는 한편, 상부에 형성된 플레이트 (14) 에 의해 상방으로 전달이 촉진된다. 또한, 플레이트 (14) 에는, 예를 들어, 열전도성이 높은 알루미늄이 사용된다. 이와 같은 구조에 의해, 가열 유닛 (10) 은, 효율적으로 척 테이블 (2) 상의 웨이퍼 (1) 를 가열할 수 있다.
표면 보호 부재 첩착 스텝에서는, 먼저, 척 테이블 (2) 의 유지부 (4) 상에 표면 (1a) 이 상방을 향한 상태에서 웨이퍼 (1) 가 재치 (載置) 된다. 그리고, 그 흡인원 (6) 을 작동시켜 흡인로 (8) 및 유지부 (4) 의 다공질 부재를 통해서 웨이퍼 (1) 에 부압을 작용시켜, 웨이퍼 (1) 를 척 테이블 (2) 에 흡인 유지시킨다.
다음으로, 가열 유닛 (10) 의 발열체 (12) 에 전류를 흘려 발열체 (12) 에 발열시킨다. 척 테이블 (2) 에 흡인 유지된 웨이퍼 (1) 에 발열체 (12) 가 발생시킨 열이 전달되어, 웨이퍼 (1) 가 가열된다. 웨이퍼 (1) 의 온도가 소정의 온도가 된 상태에서, 웨이퍼 (1) 의 표면 (1a) 에 표면 보호 부재 (7) 를 첩착한다. 본 실시형태에서는, 그 첩착을 보다 확실하게 하기 위해, 웨이퍼 (1) 의 표면 (1a) 에 첩착된 표면 보호 부재 (7) 위에 롤러 (18) 를 얹고, 주름이 발생하지 않도록 그 롤러 (18) 로 표면 보호 부재 (7) 를 인장하면서 첩착을 실시한다.
표면 보호 부재 (7) 는, 가요성을 갖는 필름상의 고강성 기재 (7a) 와, 그 고강성 기재 (7a) 의 일방의 면에 형성된 풀층 (접착제층) (7b) 을 갖는다. 여기서, 그 고강성 기재 (7a) 란, 예를 들어, PO (폴리올레핀) 보다 강성이 높은 재료가 사용된 기판이다. 고강성 기재 (7a) 를 사용하면, 웨이퍼 (1) 나 칩을 강력하게 지지하여, 칩의 이동을 억제하여, 손상의 발생을 억제할 수 있다. 고강성 기재 (7a) 에는, 예를 들어, PET (폴리에틸렌테레프탈레이트), 폴리염화비닐, 폴리스티렌 등이 사용된다.
고강성 기재 (7a) 는, 상이한 재료로 이루어지는 2 이상의 층이 적층되어 형성되어도 된다. 그 고강성 기재 (7a) 는, 더욱 강성이 높은 유리 등의 재료를 사용한 경질 플레이트여도 되고, 그 경우, 고강성 기재 (7a) 는 가요성을 갖지 않아도 된다. 그 고강성 기재 (7a) 에 경질 플레이트를 사용하면, 웨이퍼 (1) 나 칩을 보다 강력하게 지지할 수 있다. 또, 풀층 (접착제층) (7b) 에는, 예를 들어, 실리콘 고무, 아크릴계 재료, 에폭시계 재료 등이 사용된다.
표면 보호 부재 (7) 는, 그 풀층이 웨이퍼 (1) 의 표면 (1a) 을 향해 첩착된다. 그 표면 보호 부재 (7) 는, 가열된 웨이퍼 (1) 에 첩착되면 그 웨이퍼 (1) 로부터 열이 전달되어 가열된다. 표면 보호 부재 (7) 의 그 풀층 (7b) 은, 온도의 상승과 함께 연화되기 때문에, 가열된 웨이퍼 (1) 에 접촉하면 그 풀층 (7b) 은 연화된다.
그 풀층 (7b) 이 연화되면, 웨이퍼 (1) 의 표면 (1a) 에 대한 밀착성이 높아지기 때문에, 웨이퍼 (1) 가 개개의 칩으로 분할된 후에도, 개개의 칩을 보다 강력하게 유지하게 된다. 따라서, 개개의 칩으로 분할된 후에 연삭에 의한 힘이 작용해도, 칩은 잘 이동하지 않게 된다. 그러면, 칩의 모서리부끼리의 접촉 빈도도 저감시킬 수 있기 때문에, 칩에 크랙이나 결손 등의 손상이 잘 발생하지 않게 된다.
또한, 표면 보호 부재 (7) 는, 그 웨이퍼 (1) 로부터 전달되는 열에 의해 가열되지 않아도 되고, 예를 들어, 그 롤러 (18) 에 발열체를 형성하고, 그 롤러 (18) 로부터 전달되는 열에 의해 가열되어도 된다. 또, 표면 보호 부재 (7) 는 웨이퍼 (1) 의 표면 (1a) 에 첩착된 후에 램프나 온풍에 의해 가열되어도 된다. 온도는 높을수록 표면 보호 부재 (7) 의 풀층 (7b) 은 연화되기 쉽고, 예를 들어, 40 ℃ 이상, 바람직하게는 50 ℃ 이상의 온도로 가열된다.
단, 표면 보호 부재 (7) 의 온도가 지나치게 높아지면, 표면 보호 부재 (7) 가 갖는 기재나 풀층 (7b) 이 용융되어 버려, 표면 보호 부재 (7) 는 이미 그 기능을 발휘하지 않게 되기 때문에, 가열 온도는 고강성 기재 (7a) 나 풀층 (7b) 이 용융되는 온도보다 낮아야 한다. 또한, 기재나 풀층이 용융되는 온도는, 그 재질에 따라 상이한데, 예를 들어, 기재에 PET (폴리에틸렌테레프탈레이트) 를 사용하는 경우에는 약 90 ℃ 까지는 용융되지 않는다.
또한, 표면 보호 부재 첩착 스텝에서는, 표면 보호 부재를 가열하지 않아도 된다. 본 실시형태에 관련된 웨이퍼의 가공 방법에 있어서는, 고강성 기재 (7a) 를 갖는 표면 보호 부재에 의해 충분히 칩을 유지할 수 있다.
다음으로, 본 실시형태에 관련된 개질층 형성 스텝에 대하여, 도 2(A) 를 사용하여 설명한다. 개질층 형성 스텝은, 표면 보호 부재 첩착 스텝이 실시되기 전 또는 후에 실시된다. 특히, 표면 보호 부재 첩착 스텝보다 후에 실시되면, 개질층 형성 스텝에 있어서도 웨이퍼 (1) 의 표면 (1a) 이 보호되기 때문에 바람직하다.
개질층 형성 스텝에서는, 웨이퍼 (1) 의 이면 (1b) 측으로부터 레이저 빔을 조사하고, 웨이퍼 (1) 내부의 소정의 깊이에 집광시켜 개질층 (9) 을 형성한다. 개질층 형성 스텝에서 사용되는 레이저 가공 장치 (20) 는, 웨이퍼 (1) 를 흡인 유지하는 척 테이블 (22) 과 레이저 빔을 발진하는 가공 헤드 (24) 를 구비한다.
척 테이블 (22) 은, 흡인원 (도시 생략) 과 접속된 흡인로 (도시 생략) 를 내부에 갖고, 그 흡인로의 타단이 척 테이블 (22) 상의 유지면 (22a) 에 접속되어 있다. 그 유지면 (22a) 은 다공질 부재에 의해 구성되고, 그 유지면 (22a) 위에 얹어 놓은 웨이퍼 (1) 에 대해 그 흡인원에 의해 발생한 부압을 유지부 (4) 내의 구멍을 통해 작용시킴으로써, 웨이퍼 (1) 는 척 테이블 (22) 에 흡인 유지된다.
가공 헤드 (24) 는, 웨이퍼에 대해 투과성을 갖는 레이저 빔을 발진시켜 웨이퍼 (1) 내부의 소정의 깊이에 집광하는 기능을 갖고, 그 소정의 깊이에 개질층 (9) 을 형성한다. 또한, 그 레이저 빔에는, 예를 들어, Nd : YAG 를 매체로 하여 발진되는 레이저 빔이 사용된다.
레이저 가공 장치 (20) 는 펄스 모터 등을 동력으로 하는 가공 이송 수단 (가공 이송 기구, 도시 생략) 에 의해, 척 테이블 (22) 을 레이저 가공 장치 (20) 의 가공 이송 방향 (예를 들어, 도 2(A) 의 화살표의 방향) 으로 이동시킬 수 있다. 웨이퍼 (1) 의 가공시 등에는, 척 테이블 (22) 을 가공 이송 방향으로 보내어 웨이퍼 (1) 를 가공 이송시킨다. 또, 척 테이블 (22) 은 유지면 (22a) 에 대략 수직인 축의 둘레로 회전 가능하여, 척 테이블 (22) 의 가공 이송 방향을 변화시킬 수 있다.
또한, 레이저 가공 장치 (20) 는 펄스 모터 등을 동력으로 하는 산출 이송 수단 (산출 이송 기구, 도시 생략) 에 의해, 척 테이블 (22) 을 레이저 가공 장치 (20) 의 산출 이송 방향 (도시 생략) 으로 이동시킬 수 있다.
개질층 형성 스텝에서는, 먼저, 웨이퍼 (1) 의 표면 (1a) 을 하측을 향하게 하고, 레이저 가공 장치 (20) 의 척 테이블 (22) 상에 웨이퍼 (1) 를 얹어 놓는다. 그리고, 그 척 테이블 (22) 로부터 부압을 작용시켜, 웨이퍼 (1) 를 척 테이블 (22) 상에 흡인 유지시킨다. 웨이퍼 (1) 를 흡인 유지시킨 후, 스트리트 (3) 를 따라 개질층 (9) 을 형성할 수 있도록, 척 테이블 (22) 과 가공 헤드 (24) 의 상대 위치를 조정한다.
다음으로, 레이저 가공 장치 (20) 의 가공 헤드 (24) 로부터 웨이퍼 (1) 의 이면 (1b) 에 레이저 빔을 조사한다. 레이저 빔을 웨이퍼 (1) 의 소정의 깊이에 집광시켜, 개질층 (분할의 기점) (9) 을 형성한다. 스트리트 (3) 를 따라 개질층 (9) 이 형성되도록, 레이저 빔을 조사시키면서 척 테이블 (22) 을 이동시켜 웨이퍼 (1) 를 가공 이송한다.
하나의 스트리트 (3) 를 따라 개질층 (9) 이 형성된 후, 웨이퍼 (1) 를 산출 이송하고, 인접하는 스트리트 (3) 를 따라 차례차례로 개질층 (분할의 기점) (9) 을 형성한다. 또한, 척 테이블 (22) 을 회전시켜 웨이퍼 (1) 를 가공 이송하는 방향을 전환하고, 그 후, 동일하게 레이저 빔을 조사함으로써, 모든 스트리트 (3) 를 따라 개질층 (9) 을 형성한다.
또한, 레이저 빔의 조사 조건에 따라서는, 개질층 (9) 을 형성한 후, 그 개질층 (9) 으로부터 웨이퍼 (1) 의 표면 (1a) 에 이르는 크랙을 형성할 수 있다. 이와 같이, 개질층 형성 스텝에서 크랙을 형성할 수 있으면, 칩 사이의 경계가 되는 크랙을 형성하기 위한 스텝을 별도로 실시할 필요가 없어 공정을 간략화할 수 있다.
여기서, 예를 들어, 고강성 기재 (7a) 를 사용하지 않는 유연한 테이프를 표면 보호 부재 (7) 에 사용하면, 개질층 형성 스텝에서 개질층 (9) 이 형성될 때에, 레이저 빔의 조사에 의해 발생한 충격이나 열에 의해 그 테이프가 움직여, 개질층 (9) 이 형성되기 전에 크랙이 발생해 버린다. 그러면, 형성되는 크랙이 사행되어 버린다. 사행된 크랙이 형성되고 그 크랙이 칩 사이의 경계가 되면, 연삭 스텝에 있어서, 칩에 결손 등의 손상이 발생하는 한 요인이 된다.
고강성 기재 (7a) 를 갖는 표면 보호 부재 (7) 에 의해 웨이퍼 (1) 가 지지되어 있으면, 웨이퍼 (1) 에 레이저 빔이 조사되어도 그 표면 보호 부재 (7) 는 잘 움직이지 않고, 크랙은 개질층 (9) 의 형성보다 전에 형성되지 않기 때문에, 개질층 (9) 에 의해 사행되지 않도록 제어되어 크랙이 형성된다. 그 때문에, 후술하는 연삭 스텝에 있어서 각 칩의 모서리부끼리의 접촉이 억제되어, 결손 등의 손상의 발생이 억제된다.
다음으로, 도 2(B) 를 사용하여 연삭 스텝에 대해 설명한다. 그 연삭 스텝은, 개질층 형성 스텝 후에 실시된다. 그 연삭 스텝에서는, 웨이퍼 (1) 의 이면 (1b) 측이 연삭되어 웨이퍼 (1) 가 소정의 두께로 박화된다. 개질층 형성 스텝에서 분할시의 경계가 되는 크랙을 형성하고 있지 않는 경우에는, 그 연삭 스텝에 있어서 그 크랙을 형성한다. 그 경우, 연삭으로 발생하는 외력을 그 개질층 (9) 에 작용시켜 그 크랙을 형성한다. 크랙이 형성된 웨이퍼 (1) 의 이면 (1b) 을 연삭하면, 웨이퍼 (1) 를 개개의 칩으로 분할할 수 있다.
도 2(B) 는, 연삭 스텝을 모식적으로 설명하는 부분 단면도이다. 본 스텝에서는 연삭 장치 (26) 가 사용된다. 연삭 장치 (26) 는, 연삭 휠 (30) 에 수직인 회전축을 구성하는 스핀들 (28) 과, 그 스핀들 (28) 의 일단측에 장착되고 하측에 연삭 지석 (32) 을 구비하는 원반상의 연삭 휠 (30) 을 구비한다. 그 스핀들 (28) 의 타단측에는 모터 등의 회전 구동원 (도시 생략) 이 연결되어 있고, 그 모터가 그 스핀들 (28) 을 회전시키면, 그 스핀들 (28) 에 장착된 연삭 휠 (30) 도 회전한다.
또, 연삭 장치 (26) 는, 연삭 휠 (30) 과 대면하여 피가공물을 유지하는 척 테이블 (34) 을 갖는다. 척 테이블 (34) 상의 유지면 (34a) 은, 흡인원 (도시 생략) 에 접속된 다공질 부재로 구성된다. 또한, 척 테이블 (34) 은, 유지면 (34a) 에 대략 수직인 축의 둘레로 회전 가능하다.
먼저, 웨이퍼 (1) 의 표면 (1a) 을 하측을 향하게 하고, 척 테이블 (34) 의 유지면 (34a) 상에 웨이퍼 (1) 를 얹어 놓는다. 그리고, 그 다공질 부재를 통해 그 흡인원에 의한 부압을 작용시켜, 웨이퍼 (1) 를 척 테이블 (34) 상에 흡인 유지시킨다. 또한, 연삭 장치 (26) 는, 승강 기구 (도시 생략) 를 갖고 있고, 연삭 휠 (30) 은 그 승강 기구에 의해 가공 이송 (하강) 된다.
연삭시에는, 척 테이블 (34) 을 회전시킴과 함께, 스핀들 (28) 을 회전시켜 연삭 휠 (30) 을 회전시킨다. 척 테이블 (34) 및 연삭 휠 (30) 이 회전하고 있는 상태에서, 연삭 휠 (30) 이 가공 이송 (하강) 되어, 연삭 지석 (32) 이 웨이퍼 (1) 의 이면 (1b) 에 닿으면, 그 이면 (1b) 의 연삭이 개시된다. 그리고, 웨이퍼 (1) 가 소정의 두께가 되도록 연삭 휠 (30) 을 다시 가공 이송한다.
상기 서술한 개질층 형성 스텝에 있어서, 크랙을 형성하고 있지 않는 경우, 또는, 그 크랙의 형성이 불충분한 경우, 그 연삭 스텝에서 그 크랙을 형성한다. 즉, 웨이퍼 (1) 의 내부에 그 연삭으로 발생한 힘을 작용시켜, 개질층 (9) 으로부터 웨이퍼 (1) 의 두께 방향으로 크랙을 신장시킨다. 크랙이 형성된 웨이퍼 (1) 의 이면 (1b) 을 연삭하면, 스트리트 (3) 를 따라 간극이 형성되어, 웨이퍼 (1) 가 개개의 칩으로 분할된다.
본 실시형태에 관련된 가공 방법에서는, 그 연삭 스텝에 있어서 웨이퍼 (1) 를 박화할 때에, 웨이퍼 (1) 가 개개의 디바이스 칩으로 분할된다. 그 때문에, 디바이스 칩을 분할하기 위해서만 다른 스텝을 실시할 필요가 없어, 디바이스 칩의 제작 공정이 간략화된다.
한편으로, 개개의 칩이 형성된 후에도 연삭은 계속되므로, 개개의 칩에는, 유지면 (34a) 에 평행한 면내의 방향으로 힘이 가해진다. 그러나, 본 실시형태에 관련된 가공 방법에 있어서는, 칩의 표면측은 고강성 기재 (7a) 를 갖는 표면 보호 부재 (7) 에 첩착되어 있고, 그 고강성 기재 (7a) 가 그 힘에 저항하여 강력하게 칩을 지지한다. 그 때문에, 개개의 칩은 잘 움직이지 않아, 각 칩의 모서리부끼리의 접촉도 억제된다. 따라서, 결손이나 불필요한 크랙 등의 손상의 발생이 억제된다.
이상의 각 스텝에 의해, 본 실시형태에 관련된 가공 방법에서는 칩이 형성된다.
다음으로, 본 실시형태에 관련된 가공 방법의 작용 효과를 검증한 시험에 대해 설명한다. 본 시험에서는, 상이한 표면 보호 부재 (7) 를 각각 사용하는 복수의 가공 조건에서 칩을 제조하고, 칩에 발생한 손상의 수를 각 조건에서 카운트 하였다. 또한, 각 조건에서는, 동일 웨이퍼를 사용하여, 동일한 스텝을 실시하였다. 본 시험에 의해, 표면 보호 부재 (7) 와 손상의 수의 관계에 관한 지견이 얻어졌다.
그 시험에서는, 3 장의 직경 12 인치의 실리콘 웨이퍼를 샘플로서 사용하고, 각각, 그 표면 보호 부재에는, 두께 50 ㎛ 의 기재 위에, 두께 20 ㎛ 의 풀층이 형성된 이하에 나타내는 표면 보호 부재를 사용하였다.
즉, 샘플 A 에서는, PET 를 사용한 기재를 갖는 표면 보호 부재를 사용하였다. 샘플 B 에서는, PET 재료와 PO 재료를 적층한 기재를 갖는 표면 보호 부재를 사용하였다. 샘플 C 에서는, 유리를 사용한 경질 플레이트를 기재로 하는 표면 보호 부재를 사용하였다. 샘플 D 에서는, PET 보다 강성이 낮은 PO 만을 사용한 기재를 갖는 표면 보호 부재를 사용하였다. 그 시험에서는, 각 조건에서 각각 상이한 표면 보호 부재를 사용하여 표면 보호 부재 첩착 스텝을 실시하였다.
다음으로, 각 샘플에 대해 동일한 개질층 형성 스텝을 실시하고, 각 샘플에 스트리트를 따라 분할의 기점이 되는 개질층을 형성함과 함께 그 개질층으로부터 웨이퍼의 표면에 이르는 크랙을 형성하였다. 다음으로, 각 샘플에 대해 동일한 연삭 스텝을 실시하고, 각 샘플을 이면으로부터 연삭하여 박화하고 개개의 칩으로 분할하였다.
그리고, 연삭 스텝을 실시한 후, 칩에 발생한 크랙이나 코너 결손 등의 손상을 카운트하였다. 그 카운트에서는, 배율 200 배의 대물 렌즈를 장착한 적외선 카메라를 사용하여 샘플을 관찰하고, 5 ㎛ 이상의 크기의 손상의 수를 카운트하였다. 카운트된 손상의 수는, 샘플 A (PET 기재) 에서는 32 개, 샘플 B (PET 와 PO 의 적층 기재) 에서는 53 개, 샘플 C (경질 플레이트 기재) 에서는 15 개, 샘플 D (PO 기재) 에서는 118 개였다.
각 샘플의 결과를 비교하면, 표면 보호 부재의 기재의 재질에 따라 발생하는 손상의 수에 차이가 있는 것을 알 수 있다. PET 재료는 PO 재료보다 강성이 높고, 샘플 A (PET 기재) 의 결과와 샘플 D (PO 기재) 의 결과를 비교하면, 기재의 강성이 높을수록 손상의 수가 적은 것을 알 수 있다.
또, 샘플 B (PET 와 PO 의 적층 기재) 에서 관측된 손상의 수는, 샘플 A (PET 기재) 에서 관측된 손상의 수와 샘플 D (PO 기재) 에서 관측된 손상의 수의 사이의 수가 되었다. 이것은, PET 와 PO 를 적층하여 형성한 기재의 강성이, PET 기재보다 낮고, PO 기재보다 높기 때문인 것으로 생각된다. 즉, PO 기재보다 높은 강성을 갖는 기재를 사용하면, 칩에 발생하는 손상을 저감시킬 수 있는 것이 시사되었다. 강성이 높은 경질 플레이트를 사용한 샘플 C 에서는, 손상을 더욱 저감시킬 수 있었다.
PET 재료를 사용한 고강성 기재는 연삭에 의해 발생한 힘에 저항하여 칩의 이동을 억제할 수 있어, 칩의 모서리부끼리의 접촉을 억제한다. 또, 개질층 형성 스텝에 있어서, 웨이퍼의 분할시의 경계가 되는 크랙이 개질층으로부터 사행되지 않고 형성된다. 그 결과, 칩에 대한 결손이나 불필요한 크랙의 발생이 억제된다. 이상의 결과로부터, 본 실시형태에 관련된 가공 방법에 의해, 칩에 대한 손상의 발생을 억제할 수 있는 것이 확인되었다.
또한, 본 발명은, 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시 가능하다. 예를 들어, 상기 실시형태에서는, 일직선상으로 개질층 (9) 을 각 스트리트 (3) 를 따라 웨이퍼 (1) 에 형성하지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 각 스트리트 (3) 에 디바이스 (5) 로부터의 거리가 상이한 복수의 개질층 (9) 을 형성할 수도 있다.
그러한 형태의 개질층 (9) 에 대하여, 도 3 을 사용하여 설명한다. 도 3 에 나타내는 바와 같이, 웨이퍼 (1) 의 복수의 스트리트 (3) 는, 제 1 방향 (1c) 으로 신장되는 제 1 스트리트 (3a) 와, 그 제 1 방향 (1c) 과 교차하는 제 2 방향 (1d) 으로 신장되는 제 2 스트리트 (3b) 를 포함한다.
개질층 형성 스텝에서는, 예를 들어, 그 제 1 스트리트 (3a) 를 따른 제 1 개질층 (9a) 과, 그 제 2 스트리트 (3b) 를 따른 제 2 개질층 (9b) 이 형성된다. 그 제 1 개질층 (9a) 은, 임의의 그 제 2 스트리트 (3b) 를 경계로, 일방측의 제 1 부분 (11a) 과 타방측의 제 2 부분 (11b) 을 갖는다. 그 제 1 개질층 (9a) 의 제 1 부분 (11a) 과 그 제 1 개질층 (9a) 의 제 2 부분 (11b) 은 일직선상이 아니라, 서로 제 2 방향 (1d) 으로 어긋나 있다.
제 1 개질층 (9a) 이 일직선상으로 형성되는 경우, 연삭에 의해 형성된 칩이 이동하면, 칩의 모서리부는 그 모서리부측에 인접하는 칩의 모서리부와 접촉하게 된다. 칩의 모서리부는 충격에 약하기 때문에, 모서리부와 모서리부의 접촉에 의해 충격이 가해지면, 그 칩에 결손이나 불필요한 크랙 등의 손상이 발생하기 쉬워진다.
그래서, 도 3 에 나타내는 바와 같이, 그 제 1 개질층 (9a) 의 제 1 부분 (11a) 과 그 제 1 개질층 (9a) 의 제 2 부분 (11b) 을 서로 제 2 방향 (1d) 으로 어긋나게 하여 형성하면, 어긋나게 한 거리의 분만큼, 칩의 모서리부끼리는 이간된다. 그 때문에, 표면 보호 부재에 고강성 기재를 사용한 후에, 개질층 (9) 을 이와 같이 형성하면, 칩의 모서리부는 그 모서리부측에 인접하는 칩의 모서리부와는 잘 접촉하지 않게 되어, 더욱 칩의 모서리부의 손상의 발생이 억제된다.
또, 제 1 개질층 (9a) 의 제 1 부분 (11a) 과 제 2 부분 (11b) 은, 인접하는 제 2 개질층 (9b) 으로부터 이간되도록 형성해도 된다. 즉, 제 1 개질층 (9a) 의 제 1 부분 (11a) 의 단부 (端部) 또는 제 2 부분 (11b) 의 단부와, 그 단부에 인접하는 제 2 개질층 (9b) 사이에 소정의 거리를 형성한다.
제 1 개질층 (9a) 을 형성할 때, 가공 이송의 오차 등을 발생시키면, 제 1 부분 (11a) 의 단부나 제 2 부분 (11b) 의 단부가, 소정의 위치에서 종단되지 않고 소정의 위치보다 제 1 방향 (1c) 으로 진행된 위치에서 종단되는 경우가 있다. 그 때문에, 제 1 개질층 (9a) 의 제 1 부분 (11a) 의 단부 또는 제 2 부분 (11b) 의 단부와, 그 단부에 인접하는 제 2 개질층 (9b) 이 이간되어 있지 않은 경우, 제 1 개질층 (9a) 이 제 2 개질층 (9b) 을 횡단하여 형성되는 경우가 있다.
제 2 개질층 (9b) 을 횡단하여 형성된 제 1 개질층 (9a) 의 제 2 개질층 (9b) 으로부터 돌출된 부분은, 형성되는 칩에 남아, 결손이나 불필요한 크랙을 일으키는 기점이 될 수도 있다. 그 때문에, 가공 이송의 오차 등이 발생해도 형성되는 칩에 그 기점을 남기지 않기 위해, 제 1 개질층 (9a) 의 제 1 부분 (11a) 과 제 2 부분 (11b) 은, 인접하는 제 2 개질층 (9b) 으로부터 이간되도록 형성하면 된다.
도 3 에 나타내는 바와 같이 그 제 1 개질층 (9a) 의 제 1 부분 (11a) 과 그 제 1 개질층 (9a) 의 제 2 부분 (11b) 을 서로 제 2 방향 (1d) 으로 어긋나게 하여 형성하는 방법에 대해 설명한다. 개질층 형성 스텝에서는, 먼저, 제 1 스트리트 (3a) 의 전체 길이에 있어서, 그 제 1 개질층 (9a) 의 제 1 부분 (11a) 을 형성한다.
즉, 제 1 스트리트 (3a) 를 따라 웨이퍼 (1) 를 칩의 한 변의 길이의 정도 가공 이송할 때마다 레이저의 발진과 정지를 반복하여, 제 1 스트리트 (3a) 의 전체 길이에 걸쳐 제 1 개질층 (9a) 의 제 1 부분 (11a) 을 형성한다.
다음으로, 웨이퍼 (1) 를 제 2 방향 (1d) 으로 제 1 스트리트 (3a) 의 폭에 들어가는 소정의 거리로 산출 이송하여, 제 1 스트리트 (3a) 를 따라 제 1 개질층 (9a) 의 제 2 부분 (11b) 을 형성한다.
즉, 제 1 스트리트 (3a) 를 따라 웨이퍼 (1) 를 칩의 한 변의 길이의 정도 가공 이송할 때마다, 레이저의 발진과 정지를 반복하여, 2 개의 제 1 부분 (11a) 의 사이에 배치 형성되도록 제 1 개질층 (9a) 의 제 2 부분 (11b) 을 형성한다. 그러면, 제 1 부분 (11a) 의 단부와, 그 단부에 인접하는 제 2 부분 (11b) 의 단부는 그 소정의 거리 이상으로 이간된다.
하나의 제 1 스트리트 (3a) 에 있어서, 제 1 부분 (11a) 과 제 2 부분 (11b) 을 포함하는 제 1 개질층 (9a) 을 형성한 후에는, 칩의 한 변의 길이 정도의 거리로 웨이퍼 (1) 를 산출 이송해 가, 차례차례로 개질층 (9) 을 형성한다. 제 1 방향 (1c) 과 평행한 스트리트 (3) 에 대해 개질층 (9) 을 형성한 후에는, 제 2 방향 (1d) 으로 가공 이송할 수 있도록 웨이퍼 (1) 를 회전시켜, 제 2 방향 (1d) 과 평행한 스트리트 (3) 를 따라 차례차례로 개질층 (9) 을 형성한다. 이상에 의해, 도 3 에 나타내는 바와 같은 개질층 (9) 을 웨이퍼 (1) 의 전체면에 걸쳐 형성할 수 있다.
또한, 제 1 개질층 (9a) 을 제 1 부분 (11a) 과 제 2 부분 (11b) 으로 나누어 형성하는 경우에 대해 설명했지만, 추가로 제 2 스트리트 (3b) 를 따라 형성하는 제 2 개질층 (9b) 도 동일하게, 제 1 방향 (1c) 으로 어긋난 2 개의 부분으로 나누어 형성해도 된다.
그 외에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한 적절히 변경하여 실시할 수 있다.
1 : 웨이퍼
1a : 표면
1b : 이면
1c : 제 1 방향
1d : 제 2 방향
3 : 스트리트
3a : 제 1 스트리트
3b : 제 2 스트리트
5 : 디바이스
7 : 표면 보호 부재
7a : 고강성 기재
7b : 풀층
9 : 개질층
9a : 제 1 개질층
9b : 제 2 개질층
2 : 척 테이블
2a : 프레임체
4 : 유지부
6 : 흡인원
8 : 흡인로
10 : 가열 유닛
10a : 프레임체
12 : 발열체
14 : 플레이트
16 : 단열재
18 : 롤러
20 : 레이저 가공 장치
22 : 척 테이블
22a : 유지면
24 : 가공 헤드
26 : 연삭 장치
28 : 스핀들
30 : 연삭 휠
32 : 연삭 지석
34 : 척 테이블
34a : 유지면

Claims (3)

  1. 교차하는 복수의 스트리트에 의해 구획된 각 영역에 각각 디바이스가 형성된 표면을 갖는 웨이퍼의 가공 방법으로서,
    웨이퍼의 그 표면에 고강성 기재를 갖는 표면 보호 부재를 첩착하는 표면 보호 부재 첩착 스텝과,
    그 표면 보호 부재 첩착 스텝을 실시한 후, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 그 스트리트를 따라 웨이퍼의 이면측으로부터 조사하여 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 스텝과,
    그 개질층 형성 스텝을 실시한 후, 웨이퍼를 그 이면측으로부터 연삭하여 박화하는 연삭 스텝을 구비하고,
    그 개질층 형성 스텝 또는 연삭 스텝에서는, 그 개질층으로부터 그 웨이퍼의 표면에 이르는 크랙을 형성하고,
    그 연삭 스텝에 있어서는, 그 크랙을 경계로 하여 웨이퍼가 분할되어 개개의 칩이 형성되는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    그 복수의 스트리트는, 제 1 방향으로 신장되는 제 1 스트리트와, 그 제 1 방향과 교차하는 제 2 방향으로 신장되는 제 2 스트리트를 포함하고,
    그 개질층 형성 스텝에서 형성되는 그 개질층은, 그 제 1 스트리트를 따른 제 1 개질층과 그 제 2 스트리트를 따른 제 2 개질층을 포함하고,
    그 제 1 개질층은, 그 제 2 스트리트를 경계로 일방측의 제 1 부분과 타방측의 제 2 부분을 갖고,
    그 개질층 형성 스텝에서는, 그 제 1 개질층의 제 1 부분과 그 제 1 개질층의 제 2 부분은 서로 제 2 방향으로 어긋나게 형성되는 것을 특징으로 하는 웨이퍼의 가공 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 고강성 기재는 경질 플레이트인 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020170120251A 2016-09-21 2017-09-19 웨이퍼의 가공 방법 KR102294249B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016183871A JP6746211B2 (ja) 2016-09-21 2016-09-21 ウェーハの加工方法
JPJP-P-2016-183871 2016-09-21

Publications (2)

Publication Number Publication Date
KR20180032184A true KR20180032184A (ko) 2018-03-29
KR102294249B1 KR102294249B1 (ko) 2021-08-25

Family

ID=61699383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170120251A KR102294249B1 (ko) 2016-09-21 2017-09-19 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP6746211B2 (ko)
KR (1) KR102294249B1 (ko)
CN (1) CN107863315B (ko)
TW (1) TWI739882B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109541281A (zh) * 2018-12-26 2019-03-29 新纳传感系统有限公司 玻璃隔离器件及其制造方法、电流传感器

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
JP2003001443A (ja) * 2000-09-13 2003-01-08 Hamamatsu Photonics Kk レーザ加工装置
WO2003077295A1 (en) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2004186340A (ja) * 2002-12-02 2004-07-02 Sumitomo Electric Ind Ltd 化合物半導体ウエハの劈開方法
US20040241962A1 (en) * 2003-05-26 2004-12-02 Yusuke Nagai Method of dividing a non-metal substrate
JP2006043713A (ja) * 2004-07-30 2006-02-16 Hamamatsu Photonics Kk レーザ加工方法
JP2009158889A (ja) * 2007-12-28 2009-07-16 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2010123797A (ja) * 2008-11-20 2010-06-03 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2011108708A (ja) * 2009-11-13 2011-06-02 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012004316A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
JP2012104780A (ja) * 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP2014017434A (ja) * 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033163A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2014078556A (ja) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2014138113A (ja) * 2013-01-17 2014-07-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5598801B2 (ja) * 2012-12-18 2014-10-01 株式会社レーザーシステム レーザーダイシング方法、チップの製造方法およびレーザー加工装置
KR20150087115A (ko) * 2014-01-21 2015-07-29 가부시기가이샤 디스코 광디바이스 및 광디바이스의 가공 방법
KR20150103631A (ko) * 2014-03-03 2015-09-11 가부시기가이샤 디스코 광 디바이스
JP2015201585A (ja) * 2014-04-10 2015-11-12 株式会社ディスコ ウェーハの加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074758B2 (ja) * 2001-06-18 2008-04-09 株式会社ディスコ 半導体ウエーハの加工方法
JP2010123723A (ja) * 2008-11-19 2010-06-03 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP5501060B2 (ja) * 2009-04-02 2014-05-21 日東電工株式会社 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
JP6059499B2 (ja) * 2012-10-05 2017-01-11 リンテック株式会社 表面保護シート
JP6033116B2 (ja) * 2013-02-22 2016-11-30 株式会社ディスコ 積層ウェーハの加工方法および粘着シート

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
JP2003001443A (ja) * 2000-09-13 2003-01-08 Hamamatsu Photonics Kk レーザ加工装置
WO2003077295A1 (en) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2004186340A (ja) * 2002-12-02 2004-07-02 Sumitomo Electric Ind Ltd 化合物半導体ウエハの劈開方法
US20040241962A1 (en) * 2003-05-26 2004-12-02 Yusuke Nagai Method of dividing a non-metal substrate
JP2006043713A (ja) * 2004-07-30 2006-02-16 Hamamatsu Photonics Kk レーザ加工方法
JP2009158889A (ja) * 2007-12-28 2009-07-16 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2010123797A (ja) * 2008-11-20 2010-06-03 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2011108708A (ja) * 2009-11-13 2011-06-02 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012004316A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
JP2012104780A (ja) * 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP2014017434A (ja) * 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033163A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウェーハの分割方法
JP6053381B2 (ja) * 2012-08-06 2016-12-27 株式会社ディスコ ウェーハの分割方法
JP2014078556A (ja) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5598801B2 (ja) * 2012-12-18 2014-10-01 株式会社レーザーシステム レーザーダイシング方法、チップの製造方法およびレーザー加工装置
JP2014138113A (ja) * 2013-01-17 2014-07-28 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20150087115A (ko) * 2014-01-21 2015-07-29 가부시기가이샤 디스코 광디바이스 및 광디바이스의 가공 방법
KR20150103631A (ko) * 2014-03-03 2015-09-11 가부시기가이샤 디스코 광 디바이스
JP2015201585A (ja) * 2014-04-10 2015-11-12 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
TWI739882B (zh) 2021-09-21
CN107863315A (zh) 2018-03-30
TW201820435A (zh) 2018-06-01
JP2018049905A (ja) 2018-03-29
KR102294249B1 (ko) 2021-08-25
JP6746211B2 (ja) 2020-08-26
CN107863315B (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
KR102294251B1 (ko) 웨이퍼의 가공 방법
JP4777761B2 (ja) ウエーハの分割方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
KR20160006109A (ko) 웨이퍼의 가공 방법
KR20140126247A (ko) 웨이퍼 가공 방법
TWI824139B (zh) 層積晶圓之加工方法
KR20140051772A (ko) 웨이퍼의 가공 방법
JP6782617B2 (ja) 被加工物の固定方法、及び被加工物の加工方法
JP6636384B2 (ja) ウェーハの加工方法
KR20150117607A (ko) 웨이퍼 가공 방법
JP6152013B2 (ja) ウェーハの加工方法
JP2011151070A (ja) ウエーハの加工方法
JP5453123B2 (ja) 切削方法
KR102294249B1 (ko) 웨이퍼의 가공 방법
JP2018049906A (ja) ウェーハの加工方法
TW201935549A (zh) 晶圓之加工方法
JP6783620B2 (ja) ウエーハの加工方法
JP6808280B2 (ja) ウェーハの加工方法
JP6745165B2 (ja) ウェーハの加工方法
JP6633446B2 (ja) ウエーハの加工方法
JP6929452B2 (ja) 基板処理システム、および基板処理方法
JP6633447B2 (ja) ウエーハの加工方法
JP6890890B2 (ja) ウェーハの加工方法
TW200520880A (en) Laser beam machining method
JP6137999B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant