KR20140051772A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20140051772A
KR20140051772A KR1020130116074A KR20130116074A KR20140051772A KR 20140051772 A KR20140051772 A KR 20140051772A KR 1020130116074 A KR1020130116074 A KR 1020130116074A KR 20130116074 A KR20130116074 A KR 20130116074A KR 20140051772 A KR20140051772 A KR 20140051772A
Authority
KR
South Korea
Prior art keywords
wafer
divided
line
along
predetermined line
Prior art date
Application number
KR1020130116074A
Other languages
English (en)
Other versions
KR102001684B1 (ko
Inventor
가즈마 세키야
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20140051772A publication Critical patent/KR20140051772A/ko
Application granted granted Critical
Publication of KR102001684B1 publication Critical patent/KR102001684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성한 후, 웨이퍼의 이면을 연삭하여 웨이퍼를 완성 두께로 형성하며 개개의 디바이스로 분할할 때에, 인접하는 디바이스의 코너가 맞스쳐 디바이스를 손상시키는 일이 없는 웨이퍼의 가공 방법을 제공한다.
표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라 분할하는 상기 웨이퍼의 가공 방법에서는, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 맞추어 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정과, 웨이퍼의 이면을 연삭하여 웨이퍼를 정해진 두께로 형성하며 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하고, 적어도 상기 이면 연삭 공정을 실시하기 전에, 상기 이면 연삭 공정을 실시할 때의 온도보다 낮은 온도로 냉각된 보호 부재를 웨이퍼의 표면에 점착하는 보호 부재 점착 공정을 실시하며, 이면 연삭 공정을 실시할 때에 온도의 상승에 의해 보호 부재가 열팽창함으로써 분할된 디바이스와 디바이스의 사이에 간극이 형성되어, 인접하는 디바이스의 접촉이 억제된다.

Description

웨이퍼의 가공 방법{WAFER MACHINING METHOD}
본 발명은 표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 그리고, 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다. 또한, 사파이어 기판이나 탄화규소 기판의 표면에 질화갈륨계 화합물 반도체 등이 적층된 광 디바이스 웨이퍼도 분할 예정 라인을 따라 절단함으로써 개개의 발광 다이오드, 레이저 다이오드 등의 광 디바이스로 분할되어, 전기 기기에 널리 이용되고 있다.
전술한 웨이퍼를 분할 예정 라인을 따라 분할하는 방법으로서, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 이용하며, 분할하여야 하는 영역의 내부에 집광점을 맞추어 펄스 레이저 광선을 조사하는 레이저 가공 방법이 시도되어 있다. 이 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼의 한쪽의 면측으로부터 내부에 집광점을 맞추어 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하며, 이 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 개개의 디바이스로 분할하는 기술이다.(예컨대, 특허문헌 1 참조)
또한, 웨이퍼의 표면에 보호 부재를 점착하며, 웨이퍼의 이면측으로부터 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성한 후, 웨이퍼의 보호 부재측을 연삭 장치의 유지 수단에 의해 유지하며, 연삭 지석을 회전시키면서 웨이퍼의 이면에 압박하여 연삭하고, 웨이퍼를 소정의 두께로 형성하며 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 분할하는 방법이 제안되어 있다.(예컨대, 특허문헌 2 참조)
특허문헌 1: 일본 특허 제3408805호 공보 특허문헌 2: 일본 특허 제3762409호 공보
전술한 특허문헌 2에 기재된 웨이퍼의 분할 방법은, 내부에 분할 예정 라인을 따라 개질층이 형성된 웨이퍼에 외력을 부여하여 웨이퍼를 개개의 디바이스로 분할하는 개별의 분할 공정이 불필요해진다고 하는 메리트는 있지만, 연삭 중에 웨이퍼가 개개의 디바이스로 분할되기 때문에, 인접하는 디바이스의 코너가 맞스쳐서 디바이스가 손상된다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술과제는, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성한 후, 웨이퍼의 이면을 연삭하여 웨이퍼를 완성 두께로 형성하며 개개의 디바이스로 분할할 때에, 인접하는 디바이스의 코너가 맞스쳐 디바이스를 손상시키는 일이 없는 웨이퍼의 가공 방법을 제공하는 것에 있다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 맞추어 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정과,
웨이퍼의 이면을 연삭하여 웨이퍼를 소정의 두께로 형성하며 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하고,
적어도 상기 이면 연삭 공정을 실시하기 전에, 상기 이면 연삭 공정을 실시할 때의 온도보다 낮은 온도로 냉각된 보호 부재를 웨이퍼의 표면에 점착하는 보호 부재 점착 공정을 실시하며,
상기 이면 연삭 공정을 실시할 때에 온도의 상승에 의해 상기 보호 부재가 열팽창함으로써 분할된 디바이스와 디바이스의 사이에 간극이 형성되어, 인접하는 디바이스의 접촉이 억제되는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
본 발명에 따른 웨이퍼의 가공 방법에 있어서는, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 맞추어 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정과, 웨이퍼의 이면을 연삭하여 웨이퍼를 소정의 두께로 형성하며 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하고, 적어도 이면 연삭 공정을 실시하기 전에, 이면 연삭 공정을 실시할 때의 온도보다 낮은 온도로 냉각된 보호 부재를 웨이퍼의 표면에 점착하는 보호 부재 점착 공정을 실시하며, 이면 연삭 공정을 실시할 때에 온도의 상승에 의해 보호 부재가 열팽창함으로써 분할된 디바이스와 디바이스의 사이에 간극이 형성되어, 인접하는 디바이스의 접촉이 억제되기 때문에, 디바이스의 코너끼리 맞스치는 일이 없고, 따라서 디바이스의 코너끼리 맞스침으로써 디바이스가 손상된다고 하는 문제가 해소된다.
도 1은 본 발명에 따른 웨이퍼의 가공 방법에 의해 분할되는 웨이퍼로서의 반도체 웨이퍼의 사시도이다.
도 2는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 3은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 행정의 설명도이다.
도 4는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 보호 부재 점착 공정을 나타내는 설명도이다.
도 5는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 이면 연삭 공정을 실시하기 위한 연삭 장치의 주요부 사시도 및 주요부 측면도이다.
도 6은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 이면 연삭 공정에 있어서 디바이스 사이에 형성되는 간극의 설명도이다.
이하, 본 발명에 따른 웨이퍼의 가공 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세하게 설명한다.
도 1에는 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 나타내는 반도체 웨이퍼(2)는, 직경이 100 ㎜이며 두께가 예컨대 600 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있으며, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 또한, 분할 예정 라인(21)과 인접하는 분할 예정 라인(21)과의 간격은, 5 ㎜로 설정되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법에 대해서 설명한다.
우선, 반도체 웨이퍼(2)에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 맞추어 분할 예정 라인(21)을 따라 조사하고, 반도체 웨이퍼(2)의 내부에 분할 예정 라인(21)을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 2에 나타내는 레이저 가공 장치(3)를 이용하여 실시한다. 도 2에 나타내는 레이저 가공 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(32)과, 척 테이블(31) 상에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비한다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 이동 기구에 의해 도 2에 있어서 화살표 X로 나타내는 가공 이송 방향 및 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(32)은, 실질상 수평으로 배치된 원통 형상의 케이싱(321)을 포함한다. 케이싱(321) 내에는 도시하지 않는 YAG 레이저 발진기 혹은 YVO4 레이저 발진기로 이루어지는 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 배치되어 있다. 상기 케이싱(321)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(322)가 장착되어 있다.
상기 레이저 광선 조사 수단(32)을 구성하는 케이싱(321)의 선단부에 장착된 촬상 수단(33)은, 도시된 실시형태에 있어서는 가시 광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 상기 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 상기 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않는 제어 수단에 보낸다.
전술한 레이저 가공 장치(3)를 이용하여 실시하는 개질층 형성 공정에 대해서, 도 3을 참조하여 설명한다.
이 개질층 형성 공정은, 우선 전술한 도 2에 나타내는 레이저 가공 장치(3)의 척 테이블(31) 상에 반도체 웨이퍼(2)의 표면(2a)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동시킴으로써, 척 테이블(31) 상에 반도체 웨이퍼(2)를 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(31) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않는 가공 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치된다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치되면, 촬상 수단(33) 및 도시하지 않는 제어 수단에 의해 반도체 웨이퍼(2)에 있어서 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않는 제어 수단은, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 분할 예정 라인(21)과, 분할 예정 라인(21)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라인먼트를 수행한다. 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 소정 방향에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트가 수행된다. 이때, 반도체 웨이퍼(2)의 분할 예정 라인(21)이 형성되어 있는 표면(2a)은 하측에 위치하고 있지만, 촬상 수단(33)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하기 때문에, 이면(2b)으로부터 투과하여 분할 예정 라인(21)을 촬상할 수 있다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(21)을 검출하고, 레이저 광선 조사 위치의 얼라인먼트가 행하여졌다면, 도 3의 (a)에서 나타내는 바와 같이 척 테이블(31)을 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)가 위치하는 레이저 광선 조사 영역으로 이동시키고, 소정의 분할 예정 라인(21)의 일단[도 3의 (a)에 있어서 좌단]을 레이저 광선 조사 수단(32)의 집광기(322)의 바로 아래에 위치시킨다. 다음에, 집광기(322)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 두께 방향 중앙부에 맞춘다. 그리고, 집광기(322)로부터 실리콘 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 3의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 이송 속도로 이동시킨다. 그리고, 도 3의 (b)로 나타내는 바와 같이 레이저 광선 조사 수단(32)의 집광기(322)의 조사 위치가 분할 예정 라인(21)의 타단의 위치에 달하였다면, 펄스 레이저 광선의 조사를 정지하며 척 테이블(31)의 이동을 정지한다. 그 결과, 반도체 웨이퍼(2)의 내부에는, 분할 예정 라인(21)을 따라 개질층(210)이 형성된다.
상기 개질층 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원; LD 여기 Q 스위치 Nd:YVO4 펄스 레이저
파장; 1064 ㎚
반복 주파수; 100 ㎑
평균 출력; 1 W
집광 스폿 직경; Φ 1 ㎛
가공 이송 속도; 100 ㎜/초
전술한 바와 같이 소정의 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시하였다면, 척 테이블(31)을 화살표 Y로 나타내는 방향으로 반도체 웨이퍼(2)에 형성된 분할 예정 라인(21)의 간격만큼 인덱싱 이동하여(인덱싱 공정), 상기 개질층 형성 공정을 수행한다. 이와 같이 하여 소정 방향으로 형성된 모든 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시하였다면, 척 테이블(31)을 90도 회동시켜, 상기 소정 방향으로 형성된 분할 예정 라인(21)에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실행한다.
전술한 개질층 형성 공정을 실시하였다면, 도시된 실시형태에 있어서는, 후술하는 이면 연삭 공정을 실시할 때의 온도보다 낮은 온도로 냉각된 보호 부재를 반도체 웨이퍼(2)의 표면에 점착하는 보호 부재 점착 공정을 실시한다. 도 4에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 예컨대 3℃의 방에서 3℃로 냉각된 보호 부재로서의 보호 테이프(4)를 점착한다. 또한, 보호 테이프(4)는, 열팽창 계수가 큰 수지 예컨대 저밀도 폴리에틸렌(LDPE)이나 염화비닐(p-PVC) 등의 수지 시트를 이용할 수 있다. 이러한 보호 테이프(4)는, 도시된 실시형태에 있어서는 직경이 100 ㎜, 두께가 50 ㎛이며 표면에 아크릴계의 점착제가 도포되어 있다.
다음에, 표면에 보호 테이프(4)가 점착된 반도체 웨이퍼(2)의 이면을 연삭하고, 반도체 웨이퍼(2)를 소정의 두께(예컨대 100 ㎛)로 형성하며 파단 기점이 되는 개질층이 형성된 분할 예정 라인(21)을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 5의 (a)에 나타내는 연삭 장치(5)를 이용하여 실시한다. 도 5에 나타내는 연삭 장치(5)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(51)과, 상기 척 테이블(51)에 유지된 피가공물을 연삭하는 연삭 수단(52)을 구비한다. 척 테이블(51)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 구동 기구에 의해 도 5에 있어서 화살표(51a)로 나타내는 방향으로 회전된다. 연삭 수단(52)은, 스핀들 하우징(521)과, 상기 스핀들 하우징(521)에 회전 가능하게 지지되며 도시하지 않는 회전 구동 기구에 의해 회전되는 회전 스핀들(522)과, 상기 회전 스핀들(522)의 하단에 장착된 마운터(523)와, 상기 마운터(523)의 하면에 부착된 연삭 휠(524)을 구비한다. 이 연삭 휠(524)은, 원환형의 베이스(525)와, 상기 베이스(525)의 하면에 환형으로 장착된 연삭 지석(526)으로 이루어져 있고, 베이스(525)가 마운터(523)의 하면에 체결 볼트(527)에 의해 부착되어 있다.
전술한 연삭 장치(5)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 5에 나타내는 바와 같이 척 테이블(51)의 상면(유지면)에 반도체 웨이퍼(2)의 표면에 점착되어 있는 보호 테이프(4)측을 배치한다. 그리고, 도시하지 않는 흡인 수단에 의해 척 테이블(51) 상에 반도체 웨이퍼(2)를 보호 테이프(4)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(51) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(51) 상에 반도체 웨이퍼(2)를 보호 테이프(4)를 통해 흡인 유지하였다면, 척 테이블(51)을 도 5에 있어서 화살표(51a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(52)의 연삭 휠(524)을 도 5에 있어서 화살표(524a)로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 5의 (b)에 나타내는 바와 같이 연삭 지석(526)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키고, 연삭 휠(524)을 화살표(524b)로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(51)의 유지면에 대하여 수직인 방향]으로 소정량 연삭 이송한다. 이 이면 연삭 공정에 있어서는, 연삭 지석(526)에 의한 연삭부에 예컨대 23℃의 연삭수가 공급된다. 그 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 소정 두께(예컨대 100 ㎛)로 형성되며, 개질층(210)이 형성되어 강도가 저하된 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할된다. 이 이면 연삭 공정에 있어서는, 반도체 웨이퍼(2)에 예컨대 23℃의 연삭수가 공급되기 때문에, 3℃로 냉각된 상태에서 반도체 웨이퍼(2)의 표면에 점착된 보호 테이프(4)가 열팽창하여, 분할된 디바이스(22)와 디바이스(22)의 사이에 간극이 형성된다.
여기서, 상기 보호 테이프(4)로서 저밀도 폴리에틸렌(LDPE)을 이용한 경우의 상기 이면 연삭 공정에 있어서 보호 테이프(4)의 열팽창에 의해 디바이스(22)와 디바이스(22)의 사이에 형성되는 간극에 대해서 설명한다. 저밀도 폴리에틸렌(LDPE)의 열팽창 계수는 200×10-6K-1이므로, 온도가 3℃에서 23℃까지 상승하면, 반도체 웨이퍼(2)의 직경이 100 ㎜이기 때문에 반도체 웨이퍼(2)가 점착된 영역에 있어서는 400 ㎛ 신장하게 된다. 한편, 반도체 웨이퍼(2)에 형성된 디바이스(22)(한 변이 5 ㎜인 정사각형)는 직경 영역에서 20개 존재하기 때문에, 도 6에 나타내는 바와 같이 디바이스(22)와 디바이스(22)의 사이에 형성되는 간극(S)은 대략 20 ㎛가 된다. 또한, 실리콘의 열팽창 계수는 3.0×10-6K-1이기 때문에 온도가 3℃에서 23℃까지 상승하여도 디바이스(22)는 0.3 ㎛밖에 팽창하지 않는다. 이와 같이, 상기 이면 연삭 공정에 있어서는 보호 테이프(4)의 열팽창에 의해 디바이스(22)와 디바이스(22)의 사이에 간극(S)이 형성되고, 인접하는 디바이스(22)의 접촉이 억제되기 때문에, 반도체 웨이퍼(2)가 개개의 디바이스(22)로 분할된 후에 있어서 소정의 두께(예컨대 100 ㎛)로 형성하기 위해 연삭 지석(526)에 의한 연삭이 계속되어도 디바이스(22)의 코너끼리 맞스치는 일이 없으며, 따라서 디바이스(22)의 코너끼리 맞스침으로써 디바이스가 손상된다고 하는 문제가 해소된다.
이상, 본 발명을 도시된 실시형태에 기초하여 설명하였지만, 본 발명은 도시된 실시형태에만 한정되는 것이 아니며 본 발명의 취지의 범위에서 여러 변형은 가능하다. 예컨대, 전술한 실시형태에 있어서는 개질층 형성 공정을 실시한 후에 보호 부재 점착 공정을 실시하는 예에 대해서 설명하였지만, 개질층 형성 공정을 실시하기 전에 보호 부재 점착 공정을 실시하여도 좋다. 이 경우, 개질층 형성 공정을 실시하기 전에 웨이퍼의 표면에 예컨대 3℃로 냉각된 보호 부재를 점착하고, 예컨대 3℃로 냉각된 방에서 개질층 형성 공정을 실시한다.
2: 반도체 웨이퍼 21: 분할 예정 라인
22: 디바이스 3: 레이저 가공 장치
31: 레이저 가공 장치의 척 테이블 32: 레이저 광선 조사 수단
322: 집광기 4: 보호 테이프
5: 연삭 장치 51: 연삭 장치의 척 테이블
52: 연삭 수단 524: 연삭 휠

Claims (1)

  1. 표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 맞추어 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정과,
    웨이퍼의 이면을 연삭하여 웨이퍼를 정해진 두께로 형성하며 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정
    을 포함하고,
    적어도 상기 이면 연삭 공정을 실시하기 전에, 상기 이면 연삭 공정을 실시할 때의 온도보다 낮은 온도로 냉각된 보호 부재를 웨이퍼의 표면에 점착하는 보호 부재 점착 공정을 실시하며,
    상기 이면 연삭 공정을 실시할 때에 온도의 상승에 의해 상기 보호 부재가 열팽창함으로써 분할된 디바이스와 디바이스의 사이에 간극이 형성되어, 인접하는 디바이스의 접촉이 억제되는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020130116074A 2012-10-23 2013-09-30 웨이퍼의 가공 방법 KR102001684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-234050 2012-10-23
JP2012234050A JP6026222B2 (ja) 2012-10-23 2012-10-23 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
KR20140051772A true KR20140051772A (ko) 2014-05-02
KR102001684B1 KR102001684B1 (ko) 2019-07-18

Family

ID=50571378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116074A KR102001684B1 (ko) 2012-10-23 2013-09-30 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP6026222B2 (ko)
KR (1) KR102001684B1 (ko)
CN (1) CN103779273B (ko)
TW (1) TWI574314B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220153543A (ko) * 2015-08-03 2022-11-18 가부시기가이샤 디스코 피가공물의 가공 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6095521B2 (ja) * 2013-08-20 2017-03-15 株式会社ディスコ 分割方法
JP6295154B2 (ja) * 2014-07-18 2018-03-14 株式会社ディスコ ウェーハの分割方法
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法
JP2016119370A (ja) * 2014-12-19 2016-06-30 株式会社ディスコ ウエーハの加工方法
JP6395613B2 (ja) * 2015-01-06 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6478821B2 (ja) * 2015-06-05 2019-03-06 株式会社ディスコ ウエーハの生成方法
JP6705129B2 (ja) * 2015-06-29 2020-06-03 三星ダイヤモンド工業株式会社 基板のブレーク方法
JP2017038030A (ja) * 2015-08-14 2017-02-16 株式会社ディスコ ウエーハの加工方法及び電子デバイス
JP2017126725A (ja) * 2016-01-15 2017-07-20 株式会社ディスコ ウエーハの加工方法
JP6980444B2 (ja) * 2017-07-28 2021-12-15 浜松ホトニクス株式会社 積層型素子の製造方法
JP7373267B2 (ja) * 2018-03-29 2023-11-02 リンテック株式会社 個片体の製造方法
JP7195758B2 (ja) * 2018-04-19 2022-12-26 株式会社ディスコ Ｓａｗデバイスの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
WO2003077295A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
JP2006339382A (ja) * 2005-06-01 2006-12-14 Renesas Technology Corp 半導体装置の製造方法
JP2007235008A (ja) * 2006-03-03 2007-09-13 Denso Corp ウェハの分断方法およびチップ
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP2012104780A (ja) * 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP2012109357A (ja) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4821422B1 (ko) * 1969-03-12 1973-06-28
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
WO2003077295A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP3762409B2 (ja) 2002-03-12 2006-04-05 浜松ホトニクス株式会社 基板の分割方法
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
JP2006339382A (ja) * 2005-06-01 2006-12-14 Renesas Technology Corp 半導体装置の製造方法
JP2007235008A (ja) * 2006-03-03 2007-09-13 Denso Corp ウェハの分断方法およびチップ
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP2012104780A (ja) * 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP2012109357A (ja) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220153543A (ko) * 2015-08-03 2022-11-18 가부시기가이샤 디스코 피가공물의 가공 방법

Also Published As

Publication number Publication date
JP2014086550A (ja) 2014-05-12
KR102001684B1 (ko) 2019-07-18
TW201419392A (zh) 2014-05-16
CN103779273A (zh) 2014-05-07
TWI574314B (zh) 2017-03-11
JP6026222B2 (ja) 2016-11-16
CN103779273B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
KR102001684B1 (ko) 웨이퍼의 가공 방법
US7666760B2 (en) Method of dividing wafer
US7888239B2 (en) Semiconductor device manufacturing method
US7622366B2 (en) Method of manufacturing semiconductor device
JP4769560B2 (ja) ウエーハの分割方法
KR102096674B1 (ko) 웨이퍼 가공 방법
KR101160200B1 (ko) 웨이퍼의 분할방법
KR102272434B1 (ko) 웨이퍼의 가공 방법
KR102198123B1 (ko) 웨이퍼의 가공 방법
US20050158968A1 (en) Wafer laser processing method
US20050282359A1 (en) Wafer processing method
US20070128834A1 (en) Wafer dividing method
JP2008294191A (ja) ウエーハの分割方法
KR20140126247A (ko) 웨이퍼 가공 방법
JP2008283025A (ja) ウエーハの分割方法
KR102102485B1 (ko) 웨이퍼 가공 방법
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP6147982B2 (ja) ウエーハの加工方法
JP2011187479A (ja) ウエーハの加工方法
JP2013008831A (ja) ウエーハの加工方法
KR20160069473A (ko) 웨이퍼의 가공 방법
JP2008311404A (ja) ウエーハの加工方法
JP2012160515A (ja) 被加工物の加工方法
JP2014011381A (ja) ウエーハの加工方法
JP2005251986A (ja) ウエーハの分離検出方法および分離検出装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right