JP2017038030A - ウエーハの加工方法及び電子デバイス - Google Patents

ウエーハの加工方法及び電子デバイス Download PDF

Info

Publication number
JP2017038030A
JP2017038030A JP2015160091A JP2015160091A JP2017038030A JP 2017038030 A JP2017038030 A JP 2017038030A JP 2015160091 A JP2015160091 A JP 2015160091A JP 2015160091 A JP2015160091 A JP 2015160091A JP 2017038030 A JP2017038030 A JP 2017038030A
Authority
JP
Japan
Prior art keywords
wafer
back surface
grinding
polishing
dlc film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015160091A
Other languages
English (en)
Inventor
原田　晴司
Seiji Harada
晴司 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2015160091A priority Critical patent/JP2017038030A/ja
Priority to TW105121414A priority patent/TWI694510B/zh
Priority to US15/225,360 priority patent/US9786490B2/en
Priority to KR1020160100756A priority patent/KR20170020242A/ko
Priority to CN201610644726.8A priority patent/CN106469650B/zh
Publication of JP2017038030A publication Critical patent/JP2017038030A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】ウエーハを構成するデバイスの抗折強度を確保しつつ、十分なゲッタリング効果をも生じさせることができるようにする。
【解決手段】表面に複数のデバイスが分割予定ラインによって区画されて形成されたウエーハの裏面を加工するウエーハの加工方法において、デバイスが表面に形成されたウエーハの裏面を研削して所定の厚さに形成する裏面研削工程と、研削されたウエーハの裏面を研磨して研削歪みを除去する裏面研磨工程と、研磨されたウエーハＷＦの裏面Ｗ’’にダイヤモンドライクカーボン（ＤＬＣ）膜を成膜するＤＬＣ成膜工程とを少なくとも含む。
【選択図】図４

Description

本発明は、デバイスの抗折強度及びゲッタリング効果を十分に得ることができるウエーハの加工方法に関する。
ＩＣ、ＬＳＩ等のデバイスが分割予定ラインによって区画され表面に形成されたウエーハは、裏面が研削されて所定の厚みに形成された後、ダイシング装置によって個々のデバイスに分割され、各種電子機器等に利用されている。
また、ウエーハの裏面を研削してウエーハを１００μｍ以下の厚みに形成した後、ウエーハを積層して上下のデバイスの端子同士を連結し、全体として機能を向上させたＭＣＰ（マルチ・チップ・パッケージ）と呼ばれるパッケージデバイスも実用に供されている（例えば特許文献１参照）。
デバイスは、シリコン基板の表面に形成され、裏面が研削されて所定の厚さに形成された後にダイシングされて形成される。ところが、ウエーハの裏面を研削すると、研削ひずみが当該裏面に残存してデバイスの抗折強度を低下させるという問題がある。そこで、研磨パッドを使用して研削された裏面を研磨することにより研削ひずみを除去し、デバイスの抗折強度を向上させる技術が提案されている（例えば特許文献２参照）。また、プラズマＣＶＤ法やシリコンを窒化する方法によってシリコン窒化膜を形成し、重金属を捕獲するゲッタリング層を形成する技術も提案されている（例えば特許文献３参照）。
特開２００９−２６９９２号公報 特開２００６−８０３２９号公報 特開２００９−１１７６５３号公報
しかし、ＣＶＤ法によりシリコン窒化膜を成膜するには時間がかかり、生産性が高くない。また、基板のシリコンを窒化してシリコン窒化膜を得る方法では、シリコン中に応力が生じ、反りが生じやすい。
本発明は、このような問題にかんがみなされたもので、ウエーハを構成するデバイスの抗折強度を確保しつつ、十分なゲッタリング効果をも生じさせることができるようにすることを目的とする。
本発明に係るウエーハの加工方法は、表面に複数のデバイスが分割予定ラインによって区画されて形成されたウエーハの裏面を加工するウエーハの加工方法であって、デバイスが表面に形成されたウエーハの裏面を研削して所定の厚さに形成する裏面研削工程と、研削されたウエーハの裏面を研磨して研削歪みを除去する裏面研磨工程と、研磨されたウエーハの裏面にダイヤモンドライクカーボン（ＤＬＣ）膜を成膜するＤＬＣ成膜工程と、を少なくとも含む。このウエーハの加工方法において、ＤＬＣ膜は、その厚さを１０〜１００ｎｍとするとよい。
また、本発明に係る電子デバイスは、裏面にＤＬＣ膜を形成して構成される。
本発明に係るウエーハの加工方法では、ウエーハの裏面にＤＬＣ膜を成膜するため、ウエーハを構成するデバイスの抗折強度を確保しつつ、十分なゲッタリング効果をも生じさせることができるようにすることができる。また、本発明に係る電子デバイスは、裏面にＤＬＣ膜が形成されているため、抗折強度を確保しつつ、十分なゲッタリング効果をも生じさせることができる。
ウエーハ及び表面保護テープを示す分解斜視図である。 裏面研削工程を示す斜視図である。 裏面研磨工程を示す斜視図である。 成膜装置の例を示す断面図である。 チップへのＤＬＣ成膜方法１における改質層形成工程を示す断面図である。 チップへのＤＬＣ成膜方法１における裏面研削工程を示す断面図である。 チップへのＤＬＣ成膜方法１における裏面研磨工程を示す断面図である。 チップへのＤＬＣ成膜方法１におけるＤＬＣ成膜工程を示す断面図である。 チップへのＤＬＣ成膜方法１におけるエキスパンド工程を示す断面図である。 チップへのＤＬＣ成膜方法２における裏面研削工程を示す断面図である。 チップへのＤＬＣ成膜方法２における改質層形成工程を示す断面図である。 チップへのＤＬＣ成膜方法２における裏面研磨工程を示す断面図である。 チップへのＤＬＣ成膜方法２におけるエキスパンド工程を示す断面図である。 チップへのＤＬＣ成膜方法２におけるＤＬＣ成膜工程を示す断面図である。 チップへのＤＬＣ成膜方法３におけるレーザビーム照射による表面溝形成工程を示す断面図である。 チップへのＤＬＣ成膜方法３における切削による表面溝形成工程を示す断面図である。 チップへのＤＬＣ成膜方法３における裏面研磨工程を示す断面図である。 チップへのＤＬＣ成膜方法３におけるエキスパンド工程を示す断面図である。 チップへのＤＬＣ成膜方法３におけるＤＬＣ成膜工程を示す断面図である。 試験対象のウエーハの構成を示す平面図である。 抗折強度試験の状態を示す断面図である。
図１に示すウエーハＷＦは、本発明の適用対象のウエーハの一例を示したもので、このウエーハＷＦは、表面Ｗ１の分割予定ラインＬによって区画された領域に複数の電子デバイスＤが形成されている。以下では、このウエーハＷＦの裏面Ｗ２に研削加工及び研磨加工を施した後に、研磨された面にダイヤモンドライクカーボン（ＤＬＣ）膜を成膜する方法について説明する。
（１）裏面研削工程
まず、ウエーハＷＦの表面Ｗ１に、保護テープＴを貼着する。この保護テープＴは、例えば、ポリ塩化ビニル等からなるシート状基材の表面にアクリル樹脂系の接着層が塗布されて構成されており、その接着層をウエーハＷＦの表面Ｗ１に貼着することにより、表面Ｗ１が保護される。
次に、保護テープＴ側が、図２に示す研削装置７のチャックテーブル７０に吸引保持され、ウエーハＷＦの裏面Ｗ２が露出した状態となる。この研削装置７には、回転軸７２の下端のマウント７３に研削ホイール７４が装着されて構成される研削手段７１を備えており、研削ホイール７４は、基台７５の下面に複数の研削砥石７６が円環状に固着されて構成されている。研削砥石７６は、例えばダイヤモンド砥粒をボンド剤で固めて構成される。
研削装置７では、チャックテーブル７０を例えばＡ１方向に回転させるとともに、回転軸７２をＡ２方向に回転させ、研削手段７１を降下させ回転する研削砥石７６をウエーハＷＦの裏面Ｗ２に接触させて、裏面Ｗ２を研削する。研削中は、研削砥石７６の回転軌道がウエーハＷＦの中心を通るようにする。そして、ウエーハＷＦが所定の厚さに形成されると、研削手段７１を上昇させて研削を終了する。
（２）裏面研磨工程
次に、裏面Ｗ２が研磨され表面Ｗ１に保護テープＴが貼着されたウエーハＷＦを、図３に示す研磨装置８に搬送する。この研磨装置８は、ウエーハＷＦを保持して回転可能なチャックテーブル８０と、回転軸８２の下端のマウント８３に研磨ホイール８４が装着されて構成される研磨手段８１とを備えている。研磨ホイール８４は、基台８５の下面に円形の研磨パッド８６が固着されて構成されている。研磨パッド８６は、例えば不織布、発砲ウレタン樹脂等により構成され、ウエーハＷよりも大径に形成されている。
ウエーハＷＦは、保護テープＴ側がチャックテーブル８０において吸引保持され、研削された裏面Ｗ２’が露出する。そして、チャックテーブル８０を例えばＡ３方向に回転させるとともに、回転軸８２をＡ４方向に回転させ、研磨手段８１を降下させて回転する研磨パッド８６をウエーハＷＦの裏面Ｗ２’の全面に接触させて、当該裏面Ｗ２’を研磨する。研磨時は、研磨パッド８６の下面全面が裏面Ｗ２’に接触する。そして、ウエーハＷＦ’の裏面Ｗ２’の研削歪みが除去されると、研磨手段８１を上昇させて研磨を終了する。
なお、図２に示した研削手段７１及び図３に示した研磨手段８１を備えた装置を用い、１つの装置で裏面研削工程と裏面研磨工程とを実施するようにしてもよい。また、裏面研磨工程は、研磨パッドによる研磨のみならず、例えば、ハイメッシュ砥石による研削、エッチング等によってもよい。
（３）ＤＬＣ成膜工程
研磨工程によって裏面の研削歪みが除去されたウエーハＷＦは、例えば図４に示す成膜装置９に搬送される。この成膜装置９は、ウエーハＷＦを保持する保持テーブル９０と、ガスを噴出するガス噴出ヘッド９１と、保持テーブル９０及びガス噴出ヘッド９１を内部に収容したチャンバ９２とを備えている。
保持テーブル９０は、支持部材９００によって下方から支持されている。保持テーブル９０の内部には電極９０１が配設されており、この電極９０１は接地されている。
ガス噴出ヘッド９１の内部には、ガス拡散空間９１０が設けられており、ガス拡散空間９１０の上部にはガス導入口９１１が連通し、ガス拡散空間９１０の下部にはガス吐出口９１２が連通している。ガス吐出口９１２の下端は、保持テーブル９０側に向けて開口している。
ガス導入口９１１には、ガス配管９１３を介してガス供給部９３が接続されている。ガス供給部９３は、成膜ガスと希ガスとをそれぞれ蓄えている。
ガス噴出ヘッド９１には、整合器９４を介して高周波電源９５が接続されている。高周波電源９５から整合器９４を介してガス噴出ヘッド９１に高周波電力を供給することにより、ガス吐出口９１２から吐出されたガスをプラズマ化することができる。
チャンバ９２の下部には排気管９６が接続されており、この排気管９５には排気装置９７が接続されている。この排気装置９７を作動させることにより、チャンバ９２の内部を所定の真空度まで減圧することができる。
チャンバ９２の側部には、ウエーハＷＦの搬入出を行うための搬入出口９２０と、この搬入出口９２０を開閉するゲートバルブ９２１とが設けられている。
成膜装置９は、制御部９８を備えており、制御部９８による制御の下で、各ガスの吐出量や時間、高周波電力等の条件がコントロールされる。
ＤＬＣ成膜工程では、ゲートバルブ９２１を開け、搬入出口９２０からウエーハＷＦを搬入する。そして、排気装置９７によってチャンバ９２内を排気し、チャンバ９２内の圧力を、例えば０．１０〜０．１５Ｐａとするとともに、ガス供給部９３に蓄えられた成膜ガスを、ガス配管９１３及びガス導入口９１１を介してガス吐出部９１２から噴出させる。成膜ガスとしては、例えば、トルエン（C7H8）を用いる。トルエン（C7H8）のほかに、例えば、C2H2、C4H6、C6H6等の炭化水素ガスを成膜ガスとすることもできる。また、C4H4O、C4H8O等の炭素、水素及び酸素を含むガス（CxHyOz）を成膜ガスとして用いてもよい。
チャンバ９２内に成膜ガスを導入するとともに、保持テーブル９０の温度を、例えばテープＴが変形しない温度である７０℃以下とし、高周波電源９５からガス噴出ヘッド９１に高周波電力（例えばＲＦ高周波数：１３．５６ＭＨｚ（平行平板型）、ＲＦ出力：１ｋＷ）を印加することにより、ガス噴出ヘッド９１と保持テーブル９０との間に高周波電界を生じさせ、成膜ガスをプラズマ化させる。そうすると、ウエーハＷＦの研磨後の裏面Ｗ２’’上に、アモルファスカーボンの一種であるダイヤモンドライクカーボン（ＤＬＣ）が成膜されていく。そして、かかる成膜を所定時間行うことで、所定の厚さのアモルファスカーボン膜が成膜される。
成膜中は、ガス供給部９３から、成膜ガスに加えて、希釈ガスとしてＡｒ等の希ガスを導入してもよい。希ガスのプラズマが、ウエーハＷＦの裏面Ｗ２’’をスパッタリングして、ウエハ裏面に付着した有機物などを除去し、裏面Ｗ２’’を清浄化させることができる。また、Ｈｅ等の希ガスは、成膜ガスのプラズマ化をアシストするため、成膜ガスのプラズマ化が促進される。希ガスとしては、例えば、ヘリウム（He）、アルゴン（Ar）等を用に応じて用いることができる。なお、チャンバ９２への希ガスの導入は、成膜ガスの導入前に行ってもよい。
成膜ガスとして、酸素を含むガスを使用すると、成膜されたＤＬＣ膜の弱い部分を酸素プラズマが除去しながら成膜が進むため、より緻密なＤＬＣ膜を形成することができる。
また、成膜ガスに含まれる水素の量を制御することにより、ＤＬＣ膜の硬度を制御することができる。
そして、切削ブレードやレーザ照射等の公知の方法により、図１に示した分割予定ラインＬにそって個々のチップに分割してよい。この場合は、切削ブレードやレーザ光を照射して行うフルカットによる切断の他、ハーフカットするか、または、分割予定ラインＬに沿ってレーザ光を照射して改質層を形成した後、ウエーハに外力を加え、個々のチップに分割してよい。
なお、ウエーハＷＦを個々のチップに分割してから、個々のチップの裏面にＤＬＣ膜を成膜してもよい。その方法としては、例えば、以下に示すチップへのＤＬＣ成膜方法１，２及び３がある。
［チップへのＤＬＣ成膜方法１］
（１−１）改質層形成工程
最初に、図５に示すように、ウエーハＷＦの表面Ｗ１に保護テープＴを貼着する。そして、レーザ加工装置２００の保持テーブル２０１において、保護テープＴ側を保持し、ウエーハＷの裏面Ｗ２を露出させる。
次に、レーザ照射ヘッド２０２からウエーハＷＦの裏面Ｗ２に向けて、ウエーハＷＦに対して透過性を有する波長のレーザビーム２０３を照射し、図１に示した分割予定ラインＬに沿って内部に集光し、改質層２０４を形成する。改質層２０４は、後の裏面研削により除去される部分に形成する。例えば、ウエーハＷの最終的な仕上がり厚さがＨである場合は、表面Ｗ１からＨだけ上方の位置よりもさらに上方に改質層２０４の下端が位置するようにする。このようにして、すべての分割予定ラインＬに沿ってウエーハＷＦの内部に改質層２０４を形成する。
（１−２）裏面研削工程
次に、図６に示すように、図２に示した研削装置７のチャックテーブル７０において、保護テープＴ側を保持する。そして、チャックテーブル７０をＡ１方向に回転させるとともに、研削ホイール７４をＡ２方向に回転させながら研削手段７１を降下させ、回転する研削砥石７６をウエーハＷＦの裏面Ｗ２に接触させて研削する。そうすると、改質層２０４から表面Ｗ１に向けてクラック２０５が形成されてウエーハＷＦが分割予定ラインＬに沿って個々のチップＣに分割される。そして、裏面Ｗ２´まで研削されてウエーハＷ（チップＣ）が厚さＨに形成されると、研削手段７１を上昇させて研削を終了する。
（１−３）裏面研磨工程
裏面研削工程の終了後、図７に示すように、研磨装置８のチャックテーブル８０において保護テープＴ側を保持する。そして、チャックテーブル８０をＡ３方向に回転させるとともに、研磨ホイール８４をＡ４方向に回転させながら研磨手段８１を降下させ、チップＣの裏面Ｃ２を研磨して研削歪みを除去する。
なお、裏面研削工程においてクラック２０５が形成されなかった場合は、本工程においてクラックが形成されてウエーハＷＦが個々のチップＣに分割されることもある。また、裏面研磨工程は、研磨パッドによる研磨のみならず、例えば、ハイメッシュ砥石による研削、エッチング等によってもよい。
（１−４）ＤＬＣ成膜工程
次に、図８に示すように、個々のチップＣの研磨後の裏面Ｃ２´にＤＬＣ膜１００を成膜する。成膜の方法は、図４に示したウエーハＷＦの裏面Ｗ２´´に成膜を行う方法と同様である。裏面研削工程によりチップ側壁の改質層が除去され、および／または研磨工程によって結晶歪みが除去され側壁や裏面側のゲッタリング効果が消滅しうるため、ＤＬＣ膜を成膜してゲッタリング効果を生じさせることは、効果的である。
また、本工程では、ウエーハＷの裏面に成膜を行う場合と異なり、隣り合うチップＣの間に間隔があるため、チップＣの側面Ｃ３にもＤＬＣ膜１００が被覆される。図５及び図６に示した改質層２０４はゲッタリング効果を有するものであるが、［チップへのＤＬＣ成膜方法１］においては、裏面研削工程によって改質層２０４が除去されてゲッタリング効果が失われうる。しかし、本工程によって側面Ｃ３にもＤＬＣ膜１００が被覆されることにより、各チップＣにゲッタリング効果を生じさせることができる。
なお、［チップへのＤＬＣ成膜方法１］の裏面研削工程又は裏面研磨工程において、図６に示したクラック２０５が表面Ｗ１に達せず、ウエーハＷが個々のチップＣに分割されない場合は、裏面研削工程後又は裏面研磨工程後に、図９に示すエキスパンド工程を実施する。エキスパンド工程では、図９に示すように、研削された裏面Ｗ２´又は研磨された裏面Ｗ２´´をエキスパンドテープＴ１に貼着し、エキスパンドテープＴ１の外周部にフレームＦを貼着する。そして、エキスパンド装置３００の保持台３０１にエキスパンドテープＴ１側を保持するとともに、フレームＦをフレーム支持台３０２に載置して固定する。このフレーム支持台３０２は、ピストン３０３に固定されており、シリンダ３０４がピストン３０３を昇降させることにより昇降する。
フレームＦが固定されたフレーム支持台３０２を降下させると、分割溝２０６が形成されて個々のチップＣに分割される。なお、エキスパンドしても分割されない場合は、裏面研削工程又は裏面研磨工程に戻り、その後、再度エキスパンド工程を実施してもよい。
［チップへのＤＬＣ成膜方法２］
（２−１）裏面研削工程
最初に、図１０に示すように、ウエーハＷＦの表面Ｗ１に保護テープＴを貼着し、図２に示した研削装置７のチャックテーブル７０において、保護テープＴ側を保持する。そして、チャックテーブル７０をＡ１方向に回転させるとともに、研削ホイール７４をＡ２方向に回転させながら研削手段７１を降下させ、回転する研削砥石７６をウエーハＷＦの裏面Ｗ２に接触させて研削する。そして、裏面Ｗ２´まで研削されてウエーハＷＦが所定の厚さＨに形成されると、研削手段７１を上昇させて研削を終了する。
（２−２）改質層形成工程
次に、図１１に示すように、レーザ加工装置２００の保持テーブル２０１において、保護テープＴ側を保持し、ウエーハＷの研削された裏面Ｗ２´を露出させる。そして、レーザ照射ヘッド２０２からウエーハＷＦの裏面Ｗ２´に向けて、ウエーハＷＦに対して透過性を有する波長のレーザビーム２０３を照射し、図１に示した分割予定ラインＬに沿って内部に集光し、改質層２０７を形成する。このようにして、すべての分割予定ラインＬに沿って、ウエーハＷＦの内部に改質層２０７を形成する。
（２−３）裏面研磨工程
次に、図１２に示すように、研磨装置８のチャックテーブル８０において保護テープＴ側を保持する。そして、チャックテーブル８０をＡ３方向に回転させるとともに、研磨ホイール８４をＡ４方向に回転させながら研磨手段８１を降下させ、ウエーハＷの裏面研削された裏面Ｗ２´を研磨して研削歪みを除去する。研磨によって改質層２０７を起点にしてクラック２０８が形成されると、個々のチップＣａに分割される。なお、改質層２０７は、裏面研磨工程において除去できる位置に形成しておけば、個々のチップＣａには改質層２０７が残存しないため、抗折強度の低下を招かない。また、裏面研磨工程は、研磨パッドによる研磨のみならず、例えば、ハイメッシュ砥石による研削、エッチング等によってもよい。
（２−４）エキスパンド工程
裏面研磨工程においてクラック２０８が形成されず、チップＣａに分割されなかった場合は、図１３に示すエキスパンド工程を実施する。エキスパンド工程では、研磨された裏面Ｗ２´´をエキスパンドテープＴ２に貼着し、エキスパンドテープＴ２の外周部にフレームＦを貼着する。そして、エキスパンド装置３００の保持台３０１にエキスパンドテープＴ２側を保持するとともに、フレームＦをフレーム支持台３０２に載置して固定する。このフレーム支持台３０２は、ピストン３０３に固定されており、シリンダ３０４がピストン３０３を昇降させることにより昇降する。
フレームＦが固定されたフレーム支持台３０２を降下させると、改質層２０７を起点にして分割溝２０９が形成されて個々のチップＣａに分割される。なお、エキスパンドしても分割されない場合は、裏面研磨工程に戻って裏面研磨を行ってから、再度エキスパンド工程を実施してもよい。
（２−５）ＤＬＣ成膜工程
次に、図１４に示すように、個々のチップＣａの研磨された裏面Ｃａ２にＤＬＣ膜１０１を成膜する。成膜の方法は、図４に示したウエーハＷＦの裏面Ｗ２´´に成膜を行う方法と同様である。裏面研磨工程によって結晶歪みが除去され裏面側のゲッタリング効果が消滅しうるため、ＤＬＣ膜を成膜してゲッタリング効果を生じさせることは、効果的である。
また、本工程では、隣り合うチップＣａの間には間隔があるため、チップＣａの側面Ｃ４にもＤＬＣ膜１０１被覆される。側面Ｃ４にもＤＬＣ膜１０１が被覆されるため、各チップＣａのゲッタリング効果を高めることができる。
［チップへのＤＬＣ成膜方法３］
（３−１）裏面研削工程
最初に、図１０に示したように、ウエーハＷＦの表面Ｗ１に保護テープＴを貼着し、図２に示した研削装置７のチャックテーブル７０において、保護テープＴ側を保持する。そして、チャックテーブル７０をＡ１方向に回転させるとともに、研削ホイール７４をＡ２方向に回転させながら研削手段７１を降下させ、回転する研削砥石７６をウエーハＷＦの裏面Ｗ２に接触させて研削する。そして、裏面Ｗ２´まで研削されてウエーハＷＦが所定の厚さＨに形成されると、研削手段７１を上昇させて研削を終了する。
（３−２）表面溝形成工程
次に、図１５に示すように、表面Ｗ１から保護テープＴを剥離するとともにテープＴ３を裏面Ｗ２´に貼着し、レーザ加工装置２００の保持テーブル２０１において、テープＴ３側を保持し、ウエーハＷの表面Ｗ１を露出させる。そして、レーザ照射ヘッド２０２からウエーハＷＦの裏面Ｗ２´に向けて、ウエーハＷＦに対して吸収性を有する波長のレーザビーム２１０を照射し、図１に示した分割予定ラインＬに沿って表面Ｗ１に集光し、表面Ｗ１に加工溝２１１を形成する。このようにして、すべての分割予定ラインＬに沿って、ウエーハＷＦの表面Ｗ１に加工溝２１１を形成する。
本工程には、図１６に示す切削装置４００を用いることもできる。その場合は、切削装置４００のチャックテーブル４０１においてテープＴ３側を保持する。そして、スピンドル４０２に装着された切削ブレード４０３を回転させながら降下させ、分割予定ラインＬに沿って切り込ませる。このとき、切削ブレード４０３がウエーハＷＦを貫通しないように切込み深さを所定深さに制御することにより、表面Ｗ１に加工溝４０４が形成される。このようにして、すべての分割予定ラインＬに沿って切削ブレード４０３を切り込ませて加工溝４０４を形成する。
なお、上記レーザ加工装置２００又は切削装置４００において裏面Ｗ２´に貼着されるテープＴ３としてダイシングテープを使用し、ダイシングテープの外周部にリング状のフレームを貼着することにより、ウエーハＷＦがダイシングテープを介してフレームによって支持されるようにしてもよい。
（３−３）裏面研磨工程
次に、図１７に示すように、裏面Ｗ２´からテープＴ３を剥離するとともに、表面Ｗ１に保護テープＴを貼着し、研磨装置８のチャックテーブル８０において保護テープＴ側を保持する。そして、チャックテーブル８０をＡ３方向に回転させるとともに、研磨ホイール８４をＡ４方向に回転させながら研磨手段８１を降下させ、ウエーハＷの裏面研削された裏面Ｗ２´を研磨して研削歪みを除去する。研磨によって加工溝２１１（４０４）を起点にしてクラック２１２が形成されると、個々のチップＣｂに分割される。なお、裏面研磨工程は、研磨パッドによる研磨のみならず、例えば、ハイメッシュ砥石による研削、エッチング等によってもよい。
（３−４）エキスパンド工程
裏面研磨工程においてウエーハＷＦが個々のチップＣｂに分割されなかった場合は、エキスパンド工程を行う。本工程では、図１８に示すように、研磨後の裏面Ｗ２´´にエキスパンドテープＴ４を貼着し、エキスパンドテープＴ４の外周部にフレームＦを貼着する。そして、エキスパンド装置３００の保持台３０１にエキスパンドテープＴ２側を保持するとともに、フレームＦをフレーム支持台３０２に載置して固定する。このフレーム支持台３０２は、ピストン３０３に固定されており、シリンダ３０４がピストン３０３を昇降させることにより昇降する。
フレームＦが固定されたフレーム支持台３０２を降下させると、加工溝２１１（４０４）を起点にして分割溝２１３が形成されて個々のチップＣｂに分割される。なお、エキスパンドしても分割されない場合は、裏面研磨工程に戻って裏面研磨を行ってから、再度エキスパンド工程を実施してもよい。
（５）ＤＬＣ成膜工程
次に、図１９に示すように、個々のチップＣｂの研磨された裏面Ｃｂ２にＤＬＣ膜１０２を成膜する。成膜の方法は、図４に示したウエーハＷＦの裏面Ｗ２´´に成膜を行う方法と同様である。隣り合うチップＣｂの間には間隔があるため、チップＣｂの側面Ｃ５にもＤＬＣ膜１０２が被覆される。側面Ｃ５にもＤＬＣ膜１０２が被覆されるため、各チップＣｂのゲッタリング効果を高めることができる。
なお、［チップへのＤＬＣ成膜方法３］においては、裏面研削工程と表面溝形成工程とは、順番を逆にして実施してもよい。
デバイスのゲッタリング効果を適切に確保するためのＤＬＣ膜の膜厚を求めるための試験を行った。具体的には、上記裏面研削工程、裏面研磨工程を経た複数のウエーハの裏面に、膜厚の異なるＤＬＣ膜をそれぞれ成膜し、それぞれのウエーハを銅によって強制的に汚染し、ゲッタリング効果の測定を行い、ＤＬＣ膜の膜厚とゲッタリング効果との関係について考察を行った。また、ゲッタリング効果の測定とともに、抗折強度試験も行った。本試験において、ウエーハは以下のものを使用した。
ウエーハ：シリコンウエーハ
ウエーハの直径：８インチ
ウエーハの厚み（デバイスの厚み）：２００μｍ（裏面研磨後）
デバイスサイズ：１０ｍｍ×１０ｍｍ
ウエーハ1枚当たりのデバイス数：６１（図５参照）
（１）ゲッタリング効果試験
（ア）ＤＬＣ成膜ステップ
裏面を研削及び研磨したウエーハを３枚用意し、前記ＤＬＣ成膜工程により、当該３枚のウエーハの裏面に、膜厚が１００［ｎｍ］，５０［ｎｍ］，１０［ｎｍ］のシリコン窒化膜をそれぞれ被覆した。そして、これらのすべてのウエーハに対し、以下の（イ）〜（エ）のステップをそれぞれ実行した。
（イ）強制汚染ステップ
上記すべてのウエーハについて、ＤＬＣが成膜された面に、直径８インチのウエーハの当該裏面の面積あたり、１．０×１０１３［ａｔｏｍｓ／ｃｍ２］のＣｕ標準液（硫酸銅）を塗布し、全デバイスに対して銅による強制汚染を行った。
（ウ）加熱ステップ
すべてのウエーハについて、Ｃｕ標準液を乾燥させた後、３５０℃の温度で３時間加熱し、ウエーハ内の銅原子を拡散しやすい状態とした。
（エ）測定ステップ
すべてのウエーハを冷却し、それぞれについて、Ｃｕ標準液を塗布した裏面の逆面（表面）の銅原子量を、ＴＸＲＦ（全反射蛍光Ｘ線分析装置：テクノス株式会社製）を用いて測定した。詳細には、ウエーハの表面を１５ｍｍ×１５ｍｍで区画される領域に分割し、それぞれの領域について１箇所ずつ銅原子量を測定し、平均値及び最大値を求めた。なお、強制汚染ステップ前においても、同様の方法により銅原子の検出量を測定した。
本ステップにおいては、ウエーハの表面において銅原子が検出された場合は、銅原子が内部に拡散しており、ゲッタリング効果がないかまたは不十分であると判断することができる。一方、デバイスの表面において銅原子が検出されない場合は、銅原子がシリコン窒化膜側に捕捉されていて、十分なゲッタリング効果があると判断することができる。試験結果は以下の表１に示すとおりである。なお、銅原子が検出されたか否かの判断のためのしきい値は、０．５×１０１０［atoms／cm２］とした。
表１
Figure 2017038030
上記表１の試験結果からわかるように、強制汚染後は、いずれのウエーハにおいても、銅原子の検出量がしきい値未満となり、ＤＬＣ膜を形成したウエーハにはゲッタリング効果があることが確認された。
（２）抗折強度試験
図５に示すように、ウエーハＷＦは、チップ番号１〜６１からなる６１個のチップによって構成されている。このようなウエーハＷＦについて、上記ＤＬＣ成膜ステップを実行した後、個々のチップに分割し、チップごとに抗折強度を測定した。なお、ＤＬＣ成膜ステップでは、膜厚を１００［ｎｍ］，５０［ｎｍ］，１０［ｎｍ］とした。また、裏面研削工程のみを施したウエーハと、裏面研削工程及び裏面研磨工程を施したウエーハについても抗折強度を測定した。抗折強度測定の具体的な方法は、以下のとおりである。
（オ）抗折強度測定ステップ
株式会社島津製作所製の圧縮試験機（ＡＧＩ−１ｋＮ９）を使用し、各チップの抗折強度を測定した。具体的な測定方法は、以下のとおりである。
（オ）−１
図６に示すように、中央部に円形の孔１１０が形成された基台１１１の上に、各チップ１〜６１をそれぞれ載置する。このとき、裏面に被覆されたＤＬＣ膜が下になるようにする。
（オ）−２
球面を有する球状圧子１１２によって各チップ１〜６１に下方（矢印Ａ５方向）に向けて押圧する。
（オ）−３
各デバイス１〜６１が割れた瞬間において、以下の式（１）を用いて抗折強度δを算出する。
Figure 2017038030
上記式（１）において、各変数の意味及び値は以下のとおりである（図１６参照）。
∂：抗折強度
Ｗ：破壊強度（測定時に得られた値）［ｋｇｆ］
ｈ：デバイスの厚さ＝２００［μｍ］
ｖ：ポアソン比（シリコン）＝０．２８
ａ：孔の半径＝３．５［ｍｍ］
ａ０：デバイスの半径＝５［ｍｍ］
ｖ２：ポアソン比（球状圧子）＝０．３
また、上記式（１）において、ａ１は球状圧子１１２とデバイスとの接触半径であり、以下の式（２）を用いて算出する。
Figure 2017038030
上記式（２）において、各変数の意味及び値は以下のとおりである。
ε１：ヤング率（シリコン）＝１．３１×１０５［ＭＰａ］
ε２：ヤング率（球状圧子）＝２．０１×１０４［ＭＰａ］
ｒ：球状圧子の半径＝３．０［ｍｍ］
すべてのチップについて上記式（１）による抗折強度の算出を行い、各膜厚ごとに、抗折強度の平均値を求めた。その結果は、以下の表２のとおりである。
表２
Figure 2017038030
表２に示すように、ＤＬＣを成膜したウエーハはすべて、抗折強度が１０００［ＭＰａ］より大きくなり、研削+研磨（裏面研削工程及び裏面研磨工程）を施しＤＬＣを成膜しないNo.4のウエーハと同等以上の抗折強度を得ることができることが確認された。
（３）最適な膜厚について
表１に示したゲッタリング効果試験の結果より、既に述べたとおり、シリコン窒化膜の膜厚を１０［ｎｍ］以上とすることにより、十分なゲッタリング効果を確保することができる。一方、表２の結果から明らかなように、ＤＬＣ膜の膜厚を１０〜１００［ｎｍ］とすると、十分な抗折強度を確保することができることがわかった。したがって、十分なゲッタリング効果を得ることができ、かつ、抗折強度も十分とするために、ＤＬＣ膜の膜厚を、１０〜１００［ｎｍ］にするとよいことが確認された。
ＷＦ：ウエーハ
Ｗ１：表面 Ｌ：分割予定ライン
Ｄ：デバイス
Ｗ２，Ｗ２’，Ｗ２’’：裏面
Ｔ：保護テープ Ｆ：フレーム
１〜６１：チップ（デバイス）
７：研削装置
７０：チャックテーブル ７１：研削手段 ７２：回転軸 ７３：マウント
７４：研削ホイール ７５：基台 ７６：研削砥石
８：研磨装置
８０：チャックテーブル ８１：研磨手段 ８２：回転軸 ８３：マウント
８４：研磨ホイール ８５：基台 ８６：研磨パッド
９：成膜装置
９０：保持テーブル ９００：支持部材 ９０１：電極
９１：ガス噴出ヘッド ９１０：ガス拡散空間 ９１１：ガス導入口
９１２：ガス吐出口 ９１３：ガス配管
９２：チャンバ ９３：ガス供給部 ９４：整合器 ９５：高周波電源
９６：排気管 ９７：排気装置 ９８：制御部
１１０:孔 １１１：基台 １１２：球状圧子

Claims (3)

  1. 表面に複数のデバイスが分割予定ラインによって区画されて形成されたウエーハの裏面を加工するウエーハの加工方法であって、
    デバイスが表面に形成されたウエーハの裏面を研削して所定の厚さに形成する裏面研削工程と、
    研削されたウエーハの裏面を研磨して研削歪みを除去する裏面研磨工程と、
    研磨されたウエーハの裏面にダイヤモンドライクカーボン（ＤＬＣ）膜を成膜するＤＬＣ成膜工程と、
    を少なくとも含む、ウエーハの加工方法。
  2. 前記ＤＬＣ膜は、厚さが１０〜１００ｎｍであるウエーハの加工方法。
  3. 裏面にＤＬＣ膜を形成した電子デバイス。
JP2015160091A 2015-08-14 2015-08-14 ウエーハの加工方法及び電子デバイス Pending JP2017038030A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015160091A JP2017038030A (ja) 2015-08-14 2015-08-14 ウエーハの加工方法及び電子デバイス
TW105121414A TWI694510B (zh) 2015-08-14 2016-07-06 晶圓的加工方法及電子元件
US15/225,360 US9786490B2 (en) 2015-08-14 2016-08-01 Wafer processing method and electronic device
KR1020160100756A KR20170020242A (ko) 2015-08-14 2016-08-08 웨이퍼의 가공 방법 및 전자 디바이스
CN201610644726.8A CN106469650B (zh) 2015-08-14 2016-08-09 晶片的加工方法和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015160091A JP2017038030A (ja) 2015-08-14 2015-08-14 ウエーハの加工方法及び電子デバイス

Publications (1)

Publication Number Publication Date
JP2017038030A true JP2017038030A (ja) 2017-02-16

Family

ID=57995968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015160091A Pending JP2017038030A (ja) 2015-08-14 2015-08-14 ウエーハの加工方法及び電子デバイス

Country Status (5)

Country Link
US (1) US9786490B2 (ja)
JP (1) JP2017038030A (ja)
KR (1) KR20170020242A (ja)
CN (1) CN106469650B (ja)
TW (1) TWI694510B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152380A (ja) * 2017-03-09 2018-09-27 株式会社ディスコ パッケージデバイスチップの製造方法
JP2020043286A (ja) * 2018-09-13 2020-03-19 株式会社東芝 半導体装置及びその製造方法
JP2020047915A (ja) * 2018-09-14 2020-03-26 株式会社ディスコ ワークピースの加工方法
JP2020068322A (ja) * 2018-10-25 2020-04-30 株式会社ディスコ ウェーハの加工方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018157274A1 (zh) * 2017-02-28 2018-09-07 万魔声学科技有限公司 一种类钻碳振动膜的制作方法及一种扬声器
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7049941B2 (ja) * 2018-06-22 2022-04-07 株式会社ディスコ ウエーハの加工方法
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
KR102599050B1 (ko) 2018-08-20 2023-11-06 삼성전자주식회사 반도체 칩의 제조 방법
JP7217623B2 (ja) * 2018-12-07 2023-02-03 株式会社ディスコ デバイスチップの製造方法
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법
CN111933758B (zh) * 2020-07-13 2023-07-18 福建晶安光电有限公司 衬底加工方法、外延用衬底及半导体发光元件及制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085925A (ja) * 2003-09-08 2005-03-31 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法および加工装置
JP2005085383A (ja) * 2003-09-09 2005-03-31 Tdk Corp 薄膜磁気ヘッド及びその製造方法
JP2008016606A (ja) * 2006-07-05 2008-01-24 Fujikura Ltd 半導体装置及びその製造方法
US20100155935A1 (en) * 2008-12-23 2010-06-24 Intel Corporation Protective coating for semiconductor substrates
JP2010157603A (ja) * 2008-12-26 2010-07-15 Fujitsu Ltd 化合物半導体装置の製造方法
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2012238731A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2015032742A (ja) * 2013-08-05 2015-02-16 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248444B1 (en) * 2000-07-21 2007-07-24 Lauer Mark A Electromagnetic heads, flexures, gimbals and actuators formed on and from a wafer substrate
JP4688456B2 (ja) 2004-09-10 2011-05-25 株式会社ディスコ 化学的機械的研磨装置
JP4944569B2 (ja) * 2006-10-27 2012-06-06 株式会社ディスコ ウエーハの研削方法
JP2009026992A (ja) 2007-07-20 2009-02-05 Disco Abrasive Syst Ltd 積層ウエーハの分割方法
JP2009117653A (ja) 2007-11-07 2009-05-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
US7640650B2 (en) * 2007-12-28 2010-01-05 Hitachi Global Storage Technologies Netherlands B.V. Method of making a magnetoresistive reader structure
WO2010061619A1 (ja) * 2008-11-28 2010-06-03 住友化学株式会社 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法
JPWO2014080918A1 (ja) * 2012-11-20 2017-01-05 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6189208B2 (ja) * 2013-12-26 2017-08-30 株式会社ディスコ ウエーハの加工方法
CN103794473B (zh) * 2014-01-28 2016-04-06 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085925A (ja) * 2003-09-08 2005-03-31 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法および加工装置
JP2005085383A (ja) * 2003-09-09 2005-03-31 Tdk Corp 薄膜磁気ヘッド及びその製造方法
JP2008016606A (ja) * 2006-07-05 2008-01-24 Fujikura Ltd 半導体装置及びその製造方法
US20100155935A1 (en) * 2008-12-23 2010-06-24 Intel Corporation Protective coating for semiconductor substrates
JP2010157603A (ja) * 2008-12-26 2010-07-15 Fujitsu Ltd 化合物半導体装置の製造方法
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2012238731A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2015032742A (ja) * 2013-08-05 2015-02-16 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152380A (ja) * 2017-03-09 2018-09-27 株式会社ディスコ パッケージデバイスチップの製造方法
JP2020043286A (ja) * 2018-09-13 2020-03-19 株式会社東芝 半導体装置及びその製造方法
JP2020047915A (ja) * 2018-09-14 2020-03-26 株式会社ディスコ ワークピースの加工方法
JP2020068322A (ja) * 2018-10-25 2020-04-30 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
TW201715599A (zh) 2017-05-01
US20170047221A1 (en) 2017-02-16
CN106469650B (zh) 2022-06-03
CN106469650A (zh) 2017-03-01
TWI694510B (zh) 2020-05-21
US9786490B2 (en) 2017-10-10
KR20170020242A (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
JP2017038030A (ja) ウエーハの加工方法及び電子デバイス
US20100041210A1 (en) Method of processing optical device wafer
US7977215B2 (en) Method of processing optical device wafer
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
TWI732949B (zh) 晶圓的加工方法
JP5793341B2 (ja) ウェーハの加工方法
TW200837830A (en) Method of manufacturing semiconductor chip
KR102466056B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
TWI610357B (zh) 晶圓加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
JP5443192B2 (ja) サファイア基板の加工方法
US10049934B2 (en) Wafer processing method
TWI798471B (zh) 晶圓加工方法
TWI780318B (zh) 晶圓的加工方法
JP5933189B2 (ja) デバイスの加工方法
JP2011103379A (ja) ウェーハの平坦化加工方法
JP2007134510A (ja) ウェーハマウンタ装置
JP6209097B2 (ja) ウェーハの加工方法
JP2020170740A (ja) 積層デバイスチップの製造方法
JP7191467B2 (ja) 被加工物の研削方法
JP2013084866A (ja) シリコン半導体デバイス基板および製造装置
US20240038525A1 (en) A method for fabricating semiconductor articles and system thereof
JP2004143000A (ja) 半導体基板のダメージ層厚さおよび抗折強度の測定方法ならびにそれらの測定に使用する薄層化装置
JP2000068556A (ja) 窒化物半導体ウエハの研削装置及び研削方法
JP2019096762A (ja) チップの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602