KR20150140215A - 웨이퍼 가공 방법 - Google Patents

웨이퍼 가공 방법 Download PDF

Info

Publication number
KR20150140215A
KR20150140215A KR1020150069607A KR20150069607A KR20150140215A KR 20150140215 A KR20150140215 A KR 20150140215A KR 1020150069607 A KR1020150069607 A KR 1020150069607A KR 20150069607 A KR20150069607 A KR 20150069607A KR 20150140215 A KR20150140215 A KR 20150140215A
Authority
KR
South Korea
Prior art keywords
wafer
divided
protective film
grinding
along
Prior art date
Application number
KR1020150069607A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150140215A publication Critical patent/KR20150140215A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 분할 예정 라인을 따라 개질층이 형성된 웨이퍼의 표면에 보호 테이프를 접착하고, 웨이퍼의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하며, 웨이퍼를 개개의 디바이스로 분할할 때에, 디바이스의 측면 및 표면을 오염시키지 않고 실시할 수 있는 웨이퍼 가공 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 웨이퍼 가공 방법은, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼 가공 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사(照射)하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 웨이퍼의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하고, 웨이퍼를 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하며, 이면 연삭 공정을 실시하기 전에, 웨이퍼의 표면에 액상 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과, 보호막의 표면에 보호 테이프를 접착하는 보호 테이프 접착 공정을 실시한다.

Description

웨이퍼 가공 방법{WAFER MACHINING METHOD}
본 발명은 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스 칩을 제조하고 있다.
전술한 반도체 웨이퍼의 분할 예정 라인을 따른 절단은, 통상, 다이싱 소(dicing saw)라고 불리고 있는 절삭 장치에 의해 행해지고 있다. 이 절삭 장치는, 반도체 웨이퍼나 광디바이스 웨이퍼 등의 피가공물을 유지하는 척 테이블과, 이 척 테이블에 유지된 피가공물을 절삭하기 위한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 절삭 이송 수단을 구비한다. 절삭 수단은, 회전 스핀들과 이 스핀들에 장착된 절삭 블레이드 및 회전 스핀들을 회전 구동하는 구동 기구를 구비한 스핀들 유닛을 포함한다. 절삭 블레이드는 원반형의 베이스와 이 베이스의 측면 외주부에 장착된 환형의 절삭날로 이루어져 있으며, 절삭날은 예컨대 입경 3 ㎛ 정도의 다이아몬드 지립을 전기 주조에 의해 베이스에 고정하여 두께 20 ㎛ 정도로 형성되어 있다.
그런데, 절삭 블레이드는 20 ㎛ 정도의 두께를 갖기 때문에, 디바이스를 구획하는 분할 예정 라인으로서는 폭이 50 ㎛ 정도 필요하게 되어, 웨이퍼의 면적에 대한 분할 예정 라인이 차지하는 면적 비율이 커서, 생산성이 나쁘다고 하는 문제가 있다.
한편, 최근 반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 위치시켜 펄스 레이저 광선을 조사(照射)하는 내부 가공이라고 불리는 레이저 가공 방법도 실용화되어 있다. 이 내부 가공이라고 불리는 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼의 한쪽의 면측으로부터 내부에 집광점을 맞춰 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 이 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 파단하여 분할하는 기술이다(예컨대, 특허문헌 1 참조).
전술한 바와 같이 분할 예정 라인을 따라 개질층이 형성된 웨이퍼의 분할 예정 라인을 따라 외력을 부여하여, 웨이퍼를 개개의 디바이스로 분할하는 방법으로서, 환형의 프레임에 장착된 다이싱 테이프에 분할 예정 라인을 따라 개질층이 형성된 웨이퍼를 접착하고, 다이싱 테이프를 확장시킴으로써 웨이퍼에 인장력을 부여하여, 웨이퍼를 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 기술이 하기 특허문헌 2에 개시되어 있다.
또한, 분할 예정 라인을 따라 개질층이 연속적으로 형성된 웨이퍼의 표면에 보호 테이프를 접착하고, 보호 테이프측을 척 테이블에 유지하며, 그 후 웨이퍼의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하고, 웨이퍼를 개개의 디바이스 칩으로 분할하는 기술이 하기 특허문헌 3에 개시되어 있다.
특허문헌 1 : 일본 특허 공개 제2004-160493호 공보 특허문헌 2 : 일본 특허 공개 제2005-223282호 공보 특허문헌 3 : 일본 특허 공개 제2013-165229호 공보
그러나, 분할 예정 라인을 따라 개질층이 연속적으로 형성된 웨이퍼의 표면에 보호 테이프를 접착하고, 보호 테이프측을 척 테이블에 유지하여 웨이퍼의 이면을 연삭수를 공급하면서 연삭함으로써 소정의 두께로 형성하며, 웨이퍼를 개개의 디바이스 칩으로 분할하면, 개개의 디바이스 칩으로 분할된 간극으로부터 연삭수가 침입하여 디바이스 칩의 측면 및 표면을 오염시켜 디바이스 칩의 품질을 저하시킨다고 하는 문제가 있다.
또한, 개개의 디바이스 칩으로 분할된 웨이퍼의 이면에 접착 필름을 장착하고, 다이싱 테이프를 접착하며, 이 다이싱 테이프를 확장시킴으로써 접착 필름을 개개의 디바이스 칩을 따라 파단하면, 접착 필름은 웨이퍼보다 약간 크게 형성되어 있기 때문에 접착 필름의 외주부가 파쇄되어서 비산하여, 디바이스 칩의 표면에 부착되어 디바이스 칩의 품질을 저하시킨다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 분할 예정 라인을 따라 개질층이 형성된 웨이퍼의 표면에 보호 테이프를 접착하고, 보호 테이프측을 척 테이블에 유지하여 웨이퍼의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하며, 웨이퍼를 개개의 디바이스 칩으로 분할할 때에, 디바이스 칩의 측면 및 표면을 오염시키지 않고 실시할 수 있는 웨이퍼 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 이 복수의 분할 예정 라인에 의해 구획된 각 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 웨이퍼 가공 방법으로서, 웨이퍼의 표면에 액상 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과, 이 보호막의 표면에 보호 테이프를 접착하는 보호 테이프 접착 공정과, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 상기 보호막 형성 공정, 상기 보호 테이프 접착 공정 및 상기 개질층 형성 공정을 실시한 후, 연삭수를 공급하면서 웨이퍼의 이면을 연삭하여 소정의 두께로 박화(薄化)하고, 웨이퍼를 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 이면 연삭 공정을 구비한 것을 특징으로 하는 웨이퍼 가공 방법이 제공된다.
상기 이면 연삭 공정을 실시한 후에, 개개의 디바이스로 분할된 웨이퍼의 이면에 접착 필름을 장착하고, 다이싱 테이프를 접착하며, 보호 테이프를 박리하고, 상기 다이싱 테이프를 확장시킴으로써 접착 필름을 개개의 디바이스를 따라 파단하는 접착 필름 파단 공정과, 이 접착 필름 파단 공정이 실시된 개개의 디바이스의 표면에 세정액을 공급하여 보호막을 제거하는 보호막 제거 공정을 실시한다.
본 발명의 웨이퍼 가공 방법은, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 이 개질층 형성 공정이 실시된 웨이퍼의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하고, 웨이퍼를 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 이면 연삭 공정을 포함하며, 이면 연삭 공정을 실시하기 전에, 웨이퍼의 표면에 액상 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과, 보호막의 표면에 보호 테이프를 접착하는 보호 테이프 접착 공정을 실시하기 때문에, 이면 연삭 공정에 있어서 개개의 디바이스 칩으로 분할된 간극으로부터 연삭 부스러기가 혼입된 연삭수가 침입하지만, 웨이퍼의 표면에는 보호막이 형성되어 있으므로, 디바이스 칩의 표면에 이르는 일은 없다. 따라서, 연삭 부스러기가 혼입된 연삭수가 디바이스를 오염시켜 품질을 저하시킨다고 하는 문제가 해소된다. 한편, 연삭 중에 웨이퍼가 개개의 디바이스 칩으로 분할되어도 웨이퍼의 표면에 비교적 강고하게 피복된 보호막에 의해 간극의 확대를 억제하기 때문에, 연삭수의 침입이 저지되어 디바이스 칩의 측면 오염을 감소시킬 수 있다.
도 1은 반도체 웨이퍼의 사시도이다.
도 2는 보호막 형성 공정을 도시한 설명도이다.
도 3은 보호 테이프 접착 공정을 도시한 설명도이다.
도 4는 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 5는 개질층 형성 공정을 도시한 설명도이다.
도 6은 이면 연삭 공정을 도시한 설명도이다.
도 7은 웨이퍼 지지 공정의 제1 실시형태를 도시한 설명도이다.
도 8은 웨이퍼 지지 공정의 제2 실시형태를 도시한 설명도이다.
도 9는 본 발명에 따라 구성된 테이프 확장 장치의 사시도이다.
도 10은 접착 필름 파단 공정을 도시한 설명도이다.
도 11은 보호막 제거 공정을 도시한 설명도이다.
이하, 본 발명에 따른 웨이퍼 가공 방법 및 분할 장치의 적합한 실시형태에 대해, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는, 본 발명에 따라 가공되는 반도체 웨이퍼(2)의 사시도가 도시되어 있다. 도 1에 도시한 반도체 웨이퍼(2)는, 두께가 예컨대 500 ㎛인 실리콘 웨이퍼로 이루어져 있으며, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이하, 이 반도체 웨이퍼(이하, 간단히 웨이퍼라고 약칭하는 경우가 있음)(2)를 분할 예정 라인(21)을 따라 개개의 디바이스(디바이스 칩)(22)로 분할하는 웨이퍼 가공 방법에 대해 설명한다.
먼저, 반도체 웨이퍼(2)의 표면(2a)에 액상 수지를 피복하여 보호막을 형성하는 보호막 형성 공정을 실시한다. 이 보호막 형성 공정은, 도 2의 (a) 및 (b)에 도시한 보호막 형성 장치(3)를 이용하여 실시한다. 도 2의 (a) 및 (b)에 도시한 보호막 형성 장치(3)는, 웨이퍼를 유지하는 스피너 테이블(31)과, 이 스피너 테이블(31)의 회전 중심에 있어서의 상방에 배치된 수지액 공급 노즐(32)을 구비한다. 이와 같이 구성된 보호막 형성 장치(3)의 스피너 테이블(31) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동하여, 스피너 테이블(31) 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 스피너 테이블(31) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이렇게 해서, 스피너 테이블(31) 상에 반도체 웨이퍼(2)를 유지했다면, 도 2의 (b)에 도시한 바와 같이 스피너 테이블(31)을 화살표로 나타내는 방향으로 소정의 회전 속도(예컨대 300 rpm~1000 rpm)로 회전시키면서, 스피너 테이블(31)의 상방에 배치된 수지액 공급 노즐(32)로부터 반도체 웨이퍼(2)의 표면(2a)의 중앙 영역에 소정량의 액상 수지(30)를 적하한다. 그리고, 스피너 테이블(31)을 60초간 정도 회전시킴으로써, 도 2의 (c)에 도시한 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 보호막(300)이 형성된다. 반도체 웨이퍼(2)의 표면(2a)에 피복하는 보호막(300)의 두께는, 상기 액상 수지(30)의 적하량에 의해 결정되는데, 50 ㎛ 정도이면 좋다. 한편, 액상 수지(30)로서는, 폴리비닐알코올(PVA), 수용성 페놀 수지, 아크릴계 수용성 수지 등의 수용성 수지를 이용하는 것이 바람직하다.
전술한 보호막 형성 공정을 실시함으로써 반도체 웨이퍼(2)의 표면(2a)에 피복된 보호막(300)이 건조되어 고화되었다면, 보호막(300)의 표면(300a)에 보호 테이프를 접착하는 보호 테이프 접착 공정을 실시한다. 즉, 도 3에 도시한 바와 같이 반도체 웨이퍼(2)의 표면에 피복된 보호막(300)의 표면(300a)에 보호 테이프(4)를 접착한다. 한편, 보호 테이프(4)는, 본 실시형태에서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
한편, 전술한 보호막 형성 공정과 보호 테이프 접착 공정은, 후술하는 이면 연삭 공정을 실시하기 전에 실시하면 된다.
다음으로, 반도체 웨이퍼(2)에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인(21)을 따라 조사하여, 반도체 웨이퍼(2)의 내부에 분할 예정 라인(21)을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 4에 도시한 레이저 가공 장치(5)를 이용하여 실시한다. 도 4에 도시한 레이저 가공 장치(5)는, 피가공물을 유지하는 척 테이블(51)과, 이 척 테이블(51) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(52)과, 척 테이블(51) 상에 유지된 피가공물을 촬상하는 촬상 수단(53)을 구비한다. 척 테이블(51)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 이동 기구에 의해 도 4에 있어서 화살표 X로 나타내는 가공 이송 방향 및 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동시켜지도록 되어 있다.
상기 레이저 광선 조사 수단(52)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(521)의 선단에 장착된 집광기(522)로부터 펄스 레이저 광선을 조사한다. 또한, 상기 레이저 광선 조사 수단(52)을 구성하는 케이싱(521)의 선단부에 장착된 촬상 수단(53)은, 본 실시형태에서는 가시 광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 이 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 이 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 레이저 가공 장치(5)를 이용하여 실시하는 개질층 형성 공정에 대해, 도 4 및 도 5를 참조하여 설명한다. 이 개질층 형성 공정은, 먼저 전술한 도 4에 도시한 레이저 가공 장치(5)의 척 테이블(51) 상에 상기 보호 테이프 접착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(4)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(51) 상에 반도체 웨이퍼(2)를 보호 테이프(4)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(51) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이렇게 해서, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(51)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(53) 바로 아래에 위치하게 된다.
척 테이블(51)이 촬상 수단(53) 바로 아래에 위치하게 되면, 촬상 수단(53) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(53) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 제1 방향으로 형성되어 있는 분할 예정 라인(21)과, 분할 예정 라인(21)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(52)의 집광기(522)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저 광선 조사 위치의 얼라인먼트를 수행한다. 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 제1 방향에 대해 직교하는 제2 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트가 수행된다. 이때, 반도체 웨이퍼(2)의 분할 예정 라인(21)이 형성되어 있는 표면(2a)은 하측에 위치하고 있으나, 촬상 수단(53)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 이면(2b)으로부터 투과하여 분할 예정 라인(21)을 촬상할 수 있다.
이상과 같이 하여 척 테이블(51) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(21)을 검출하고, 레이저 광선 조사 위치의 얼라인먼트가 행해졌다면, 도 5의 (a)에서 도시한 바와 같이 척 테이블(51)을 레이저 광선을 조사하는 레이저 광선 조사 수단(52)의 집광기(522)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 소정의 분할 예정 라인(21)의 일단[도 5의 (a)에 있어서 좌단]을 레이저 광선 조사 수단(52)의 집광기(522) 바로 아래에 위치시킨다. 다음으로, 집광기(522)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 두께 방향 중간부에 위치시킨다. 그리고, 집광기(522)로부터 실리콘 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(51)을 도 5의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 이송 속도로 이동시킨다. 그리고, 도 5의 (b)에서 도시한 바와 같이 레이저 광선 조사 수단(52)의 집광기(522)의 조사 위치가 분할 예정 라인(21)의 타단의 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고, 척 테이블(51)의 이동을 정지한다. 그 결과, 반도체 웨이퍼(2)의 내부에는, 분할 예정 라인(21)을 따라 개질층(23)이 형성된다.
한편, 상기 개질층 형성 공정에서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원 : YAG 펄스 레이저
파장 : 1064 ㎚
반복 주파수 : 100 ㎑
평균 출력 : 0.3 W
집광 스폿 직경 : φ1 ㎛
가공 이송 속도 : 100 ㎜/초
전술한 바와 같이 소정의 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시했다면, 척 테이블(51)을 화살표 Y로 나타내는 방향으로 반도체 웨이퍼(2)에 형성된 분할 예정 라인(21)의 간격만큼 인덱싱 이송하여(인덱싱 이송 공정), 상기 개질층 형성 공정을 수행한다. 이렇게 해서 제1 방향으로 형성된 모든 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시했다면, 척 테이블(51)을 90도 회동시켜, 상기 제1 방향으로 형성된 분할 예정 라인(21)에 대해 직교하는 제2 방향으로 연장되는 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실행한다.
상기 개질층 형성 공정을 실시했다면, 반도체 웨이퍼(2)의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하고, 반도체 웨이퍼(2)를 개질층(23)을 파단 기점으로 하여 분할 예정 라인(21)을 따라 개개의 디바이스 칩으로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 6의 (a)에 도시한 연삭 장치(6)를 이용하여 실시한다. 도 6의 (a)에 도시한 연삭 장치(6)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(61)과, 이 척 테이블(61)에 유지된 피가공물을 연삭하는 연삭 수단(62)을 구비한다. 척 테이블(61)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 회전된다. 연삭 수단(62)은, 스핀들 하우징(631)과, 이 스핀들 하우징(631)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(632)과, 이 회전 스핀들(632)의 하단에 장착된 마운터(633)와, 이 마운터(633)의 하면에 부착된 연삭 휠(634)을 구비한다. 이 연삭 휠(634)은, 원환형의 베이스(635)와, 이 베이스(635)의 하면에 환형으로 장착된 연삭 지석(636)으로 이루어져 있고, 베이스(635)가 마운터(633)의 하면에 체결 볼트(637)에 의해 부착되어 있다. 한편, 전술한 연삭 장치(6)를 구성하는 회전 스핀들(632)에는 축심을 따라 형성된 연삭수 공급 통로가 형성되어 있고, 이 연삭수 공급 통로를 통해 연삭수를 연삭 지석(636)에 의한 연삭 영역에 공급하도록 되어 있다.
전술한 연삭 장치(6)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 6의 (a)에 도시한 바와 같이 척 테이블(61)의 상면(유지면)에 반도체 웨이퍼(2)의 표면에 접착되어 있는 보호 테이프(4)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(61) 상에 반도체 웨이퍼(2)를 보호 테이프(4)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(61) 상에 반도체 웨이퍼(2)를 보호 테이프(4)를 통해 흡인 유지했다면, 척 테이블(61)을 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(62)의 연삭 휠(634)을 도 6의 (a)에 있어서 화살표 B로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키고, 도 6의 (b)에 도시한 바와 같이 연삭 지석(636)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키며, 연삭 휠(634)을 화살표 C로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(61)의 유지면에 대해 수직인 방향]으로 소정량 연삭 이송한다. 이렇게 해서 이면 연삭 공정을 실시할 때에는, 연삭 지석(636)에 의한 연삭 영역에 연삭수가 공급된다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 소정의 두께(예컨대 100 ㎛)로 형성되고, 개질층(23)이 형성되어 강도가 저하되어 있는 분할 예정 라인(21)을 따라 개개의 디바이스(디바이스 칩)(22)로 분할된다. 한편, 개개로 분할된 복수의 디바이스(22)는, 그 표면에 보호 테이프(4)가 접착되어 있기 때문에, 뿔뿔이 흩어지지 않고 반도체 웨이퍼(10)의 형태가 유지되어 있다.
전술한 이면 연삭 공정에서는, 연삭 지석(636)에 의한 연삭 영역에 연삭수가 공급되기 때문에, 개개의 디바이스(22)로 분할된 간극으로부터 연삭 부스러기가 혼입된 연삭수가 침입하지만, 반도체 웨이퍼(2)의 표면(2a)에는 보호막(300)이 형성되어 있기 때문에, 디바이스(22)의 표면에 이르는 일은 없다. 따라서, 연삭 부스러기가 혼입된 연삭수가 디바이스를 오염시켜 품질을 저하시킨다고 하는 문제가 해소된다. 한편, 연삭 중에 반도체 웨이퍼(2)가 개개의 디바이스(22)로 분할되어도 반도체 웨이퍼(2)의 표면(2a)에 비교적 강고하게 피복된 보호막(300)에 의해 간극의 확대를 억제하기 때문에, 연삭수의 침입이 저지되어 디바이스의 측면 오염을 감소시킬 수 있다.
다음으로, 상기 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면에 접착 필름을 장착하고, 접착 필름측에 다이싱 테이프를 접착하여 이 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하는 웨이퍼 지지 공정을 실시한다. 이 웨이퍼 지지 공정에서의 실시형태에 있어서는, 도 7의 (a) 및 (b)에 도시한 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 접착 필름(7)을 장착한다(접착 필름 장착 공정). 한편, 접착 필름(7)은, 반도체 웨이퍼(2)의 이면 전면(全面)에 확실하게 장착하기 위해서, 반도체 웨이퍼(2)보다 약간 크게 형성되어 있다. 이렇게 해서 반도체 웨이퍼(2)의 이면(2b)에 접착 필름(7)을 장착했다면, 도 7의 (c)에 도시한 바와 같이 접착 필름(7)이 장착된 반도체 웨이퍼(2)의 접착 필름(7)측을 환형의 프레임(F)에 장착된 신장 가능한 다이싱 테이프(T)에 접착한다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 피복된 보호막(300)의 표면에 접착되어 있는 보호 테이프(4)를 박리한다(보호 테이프 박리 공정). 한편, 도 7의 (a) 내지 (c)에 도시한 실시형태에서는, 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착 필름(7)이 장착된 반도체 웨이퍼(2)의 접착 필름(7)측을 접착하는 예를 나타내었으나, 접착 필름(7)이 장착된 반도체 웨이퍼(2)의 접착 필름(7)측에 다이싱 테이프(T)를 접착하고, 다이싱 테이프(T)의 외주부를 환형의 프레임(F)에 동시에 장착해도 좋다.
전술한 웨이퍼 지지 공정의 다른 실시형태에 대해, 도 8을 참조하여 설명한다.
도 8에 도시한 실시형태는, 다이싱 테이프(T)의 표면에 미리 접착 필름(7)이 접착된 접착 필름이 부착된 다이싱 테이프를 사용한다. 즉, 도 8의 (a) 및 (b)에 도시한 바와 같이 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 접착된 접착 필름(7)에, 반도체 웨이퍼(2)의 이면(2b)을 장착한다. 이와 같이 보강 시트가 부착된 다이싱 테이프를 사용하는 경우에는, 다이싱 테이프(T)의 표면에 접착된 접착 필름(7)에 반도체 웨이퍼(2)의 이면(2b)을 장착함으로써, 접착 필름(7)이 장착된 반도체 웨이퍼(2)가 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 의해 지지된다. 한편, 다이싱 테이프(T)의 표면에 미리 접착되어 있는 접착 필름(7)도, 반도체 웨이퍼(2)의 이면 전면에 확실하게 장착하기 위해서, 반도체 웨이퍼(2)보다 약간 크게 형성되어 있다. 그리고, 도 8의 (b)에 도시한 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 피복된 보호막(300)의 표면에 접착되어 있는 보호 테이프(4)를 박리한다(보호 테이프 박리 공정). 한편, 본 실시형태에서는, 환형의 프레임(F)에 외주부가 장착된 다이싱 테이프(T)의 표면에 접착된 접착 필름(7)에 반도체 웨이퍼(2)의 이면(2b)을 장착하는 예를 나타내었으나, 반도체 웨이퍼(2)의 이면(2b)에 다이싱 테이프(T)에 접착된 접착 필름(7)을 장착하고, 다이싱 테이프(T)의 외주부를 환형의 프레임(F)에 동시에 장착해도 좋다.
이상과 같이 하여 웨이퍼 지지 공정을 실시했다면, 다이싱 테이프(T)를 확장시킴으로써 접착 필름(7)을 개개의 디바이스(22)를 따라 파단하는 접착 필름 파단 공정을 실시한다. 이 접착 필름 파단 공정은, 도 9에 도시한 테이프 확장 장치(8)를 이용하여 실시한다. 도 9에 도시한 테이프 확장 장치(8)는, 상기 환형의 프레임(F)을 유지하는 프레임 유지 수단(81)과, 이 프레임 유지 수단(81)에 유지된 환형의 프레임(F)에 장착된 다이싱 테이프(T)를 확장시키는 테이프 확장 수단(82)을 구비한다. 프레임 유지 수단(81)은, 환형의 프레임 유지 부재(811)와, 이 프레임 유지 부재(811)의 외주에 배치된 고정 수단으로서의 복수의 클램프(812)로 이루어져 있다. 프레임 유지 부재(811)의 상면은 환형의 프레임(F)을 배치하는 배치면(811a)을 형성하고 있고, 이 배치면(811a) 상에 환형의 프레임(F)이 배치된다. 그리고, 배치면(811a) 상에 배치된 환형의 프레임(F)은, 클램프(812)에 의해 프레임 유지 부재(811)에 고정된다. 이와 같이 구성된 프레임 유지 수단(81)은, 테이프 확장 수단(82)에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.
테이프 확장 수단(82)은, 상기 환형의 프레임 유지 부재(811)의 내측에 배치되는 확장 드럼(821)을 구비한다. 이 확장 드럼(821)은, 환형의 프레임(F)의 내경보다 작고 상기 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외경보다 큰 내경 및 외경을 갖고 있다. 또한, 확장 드럼(821)은, 하단에 지지 플랜지(822)를 구비한다. 본 실시형태에서의 테이프 확장 수단(82)은, 상기 환형의 프레임 유지 부재(811)를 상하 방향으로 진퇴 가능한 지지 수단(823)을 구비한다. 이 지지 수단(823)은, 상기 지지 플랜지(822) 상에 배치된 복수의 에어 실린더(823a)로 이루어져 있고, 그 피스톤 로드(823b)가 상기 환형의 프레임 유지 부재(811)의 하면에 연결된다. 이와 같이 복수의 에어 실린더(823a)로 이루어지는 지지 수단(823)은, 도 10의 (a)에 도시한 바와 같이 환형의 프레임 유지 부재(811)를, 배치면(811a)이 확장 드럼(821)의 상단과 대략 동일 높이가 되는 기준 위치와, 도 10의 (b)에 도시한 바와 같이 확장 드럼(821)의 상단보다 소정량 하방에 있는 확장 위치 사이를 상하 방향으로 이동시킨다.
이상과 같이 구성된 테이프 확장 장치(8)를 이용하여 실시하는 접착 필름 파단 공정에 대해 도 10을 참조하여 설명한다. 즉, 반도체 웨이퍼(2)가 접착되어 있는 다이싱 테이프(T)가 장착된 환형의 프레임(F)을, 도 10의 (a)에 도시한 바와 같이 프레임 유지 수단(81)을 구성하는 프레임 유지 부재(811)의 배치면(811a) 상에 배치하고, 클램프(812)에 의해 프레임 유지 부재(811)에 고정한다(프레임 유지 공정). 이때, 프레임 유지 부재(811)는 도 10의 (a)에 도시한 기준 위치에 위치되어 있다. 다음으로, 테이프 확장 수단(82)을 구성하는 지지 수단(823)으로서의 복수의 에어 실린더(823a)를 작동하여, 환형의 프레임 유지 부재(811)를 도 10의 (b)에 도시한 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(811)의 배치면(811a) 상에 고정되어 있는 환형의 프레임(F)도 하강하기 때문에, 도 10의 (b)에 도시한 바와 같이 환형의 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(821)의 상단 가장자리에 접하여 확장된다(테이프 확장 공정). 따라서, 다이싱 테이프(T)에 접착 필름(7)을 통해 접착되어 있는 반도체 웨이퍼(2)[분할 예정 라인(21)을 따라 분할되어 있음]는, 디바이스(22) 사이에 간극(s)이 형성된다. 그 결과, 반도체 웨이퍼(2)의 이면에 장착된 접착 필름(7)은, 각 디바이스(22)를 따라 파단되어 분리된다. 이렇게 해서 접착 필름(7)이 각 디바이스(22)를 따라 파단될 때에, 도 10의 (b)에 도시한 바와 같이 반도체 웨이퍼(2)의 외주 가장자리로부터 비어져 나와 있는 접착 필름(7)의 외주부(71)의 일부(71a)가 파쇄되어서 비산하여, 디바이스(22)의 표면측으로 낙하하지만, 디바이스(22)의 표면에는 보호막(300)이 피복되어 있기 때문에, 파쇄된 접착 필름(7)의 외주부(71)의 일부(71a)는 디바이스(22)의 표면에 피복된 보호막(300)의 표면에 부착되어, 파쇄된 접착 필름(7)의 외주부(71)의 일부(71a)가 디바이스(22)의 표면에 직접 부착되는 일은 없다. 따라서, 디바이스(22)의 표면에 피복된 보호막(300)을 제거함으로써, 부착된 접착 필름(7)의 외주부(71)의 일부(71a)도 제거되므로 디바이스(22)의 품질을 저하시키는 일은 없다.
전술한 접착 필름 파단 공정을 실시했다면, 개개의 디바이스(디바이스 칩)(22)의 표면에 세정액을 공급하여 보호막(300)을 제거하는 보호막 제거 공정을 실시한다. 이 보호막 제거 공정은, 상기 접착 필름 파단 공정을 실시한 도 10의 (b)에 도시한 상태로부터 도 11의 (a)에 도시한 바와 같이 테이프 확장 장치(8)를 세정수 공급 노즐(9) 바로 아래에 위치시키고, 세정수 공급 노즐(9)로부터 세정액으로서의 세정수를 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되어 있는 개개의 디바이스(22)의 표면에 피복된 보호막(300)의 표면에 공급한다. 그 결과, 도 11의 (b)에 도시한 바와 같이 보호막(300)은 수용성 수지로 이루어져 있기 때문에 세정수에 의해 용이하게 제거되고, 보호막(300)의 표면에 부착된 접착 필름(7)의 일부도 제거된다. 따라서, 디바이스(22)의 표면에 접착 필름의 일부가 부착되는 일이 없기 때문에, 디바이스(22)의 품질을 저하시키는 일은 없다.
이상과 같이 하여 보호막 제거 공정을 실시했다면, 이면에 접착 필름(7)이 장착된 디바이스(22)를 다이싱 테이프(T)로부터 박리하여 픽업하는 픽업 공정으로 반송된다.
2 : 반도체 웨이퍼 21 : 분할 예정 라인
22 : 디바이스(디바이스 칩) 23 : 개질층
3 : 보호막 형성 장치 31 : 스피너 테이블
32 : 수지액 공급 노즐 300 : 보호막
4 : 보호 테이프 5 : 레이저 가공 장치
51 : 레이저 가공 장치의 척 테이블 52 : 레이저 광선 조사 수단
522 : 집광기 6 : 연삭 장치
61 : 연삭 장치의 척 테이블 62 : 연삭 수단
634 : 연삭 휠 7 : 접착 필름
8 : 테이프 확장 장치 81 : 프레임 유지 수단
82 : 테이프 확장 수단 9 : 세정수 공급 노즐
F : 환형의 프레임 T : 다이싱 테이프

Claims (3)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 각 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 웨이퍼 가공 방법으로서,
    웨이퍼의 표면에 액상 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과,
    상기 보호막의 표면에 보호 테이프를 접착하는 보호 테이프 접착 공정과,
    웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사(照射)하여, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
    상기 보호막 형성 공정, 상기 보호 테이프 접착 공정 및 상기 개질층 형성 공정을 실시한 후, 연삭수를 공급하면서 웨이퍼의 이면을 연삭하여 미리 정해놓은 두께로 박화(薄化)하고, 웨이퍼를 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 이면 연삭 공정
    을 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.
  2. 제1항에 있어서, 상기 이면 연삭 공정을 실시한 후, 개개의 디바이스 칩으로 분할된 웨이퍼의 이면에 접착 필름을 접착하고, 외주부가 환형 프레임에 장착된 다이싱 테이프를 상기 접착 필름에 접착하여 웨이퍼를 환형 프레임으로 지지하는 웨이퍼 지지 공정과,
    상기 웨이퍼 지지 공정을 실시한 후, 상기 다이싱 테이프를 확장시킴으로써 상기 접착 필름을 개개의 디바이스 칩을 따라 파단하는 접착 필름 파단 공정과,
    상기 접착 필름 파단 공정을 실시한 후, 개개의 디바이스 칩의 표면에 세정액을 공급하여 상기 보호막을 제거하는 보호막 제거 공정
    을 더 포함하는 웨이퍼 가공 방법.
  3. 제2항에 있어서, 상기 액상 수지는 수용성 수지로 이루어지고, 상기 세정액은 세정수인 것인 웨이퍼 가공 방법.
KR1020150069607A 2014-06-05 2015-05-19 웨이퍼 가공 방법 KR20150140215A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-116412 2014-06-05
JP2014116412A JP2015230964A (ja) 2014-06-05 2014-06-05 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20150140215A true KR20150140215A (ko) 2015-12-15

Family

ID=54725481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150069607A KR20150140215A (ko) 2014-06-05 2015-05-19 웨이퍼 가공 방법

Country Status (6)

Country Link
US (1) US9627242B2 (ko)
JP (1) JP2015230964A (ko)
KR (1) KR20150140215A (ko)
CN (1) CN105140183A (ko)
SG (1) SG10201503911VA (ko)
TW (1) TWI638396B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500796B2 (ja) * 2016-02-03 2019-04-17 株式会社Sumco ウェーハの製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6713212B2 (ja) * 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
JP7267923B2 (ja) * 2017-09-04 2023-05-02 リンテック株式会社 薄型化板状部材の製造方法、及び薄型化板状部材の製造装置
CN107634020B (zh) * 2017-09-27 2024-04-30 无锡奥特维科技股份有限公司 电池片掰片系统
JP7033444B2 (ja) * 2017-12-05 2022-03-10 リンテック株式会社 半導体装置の製造方法
JP7092553B2 (ja) * 2018-05-21 2022-06-28 株式会社ディスコ ウエーハの加工方法
JP7473414B2 (ja) 2020-07-22 2024-04-23 株式会社ディスコ ウエーハの加工方法
CN112599467B (zh) * 2020-12-15 2022-08-09 长江存储科技有限责任公司 裸片拾取方法及装置
CN114486966B (zh) * 2021-12-08 2024-04-16 东风汽车集团股份有限公司 一种薄片材料扫描电镜能谱分析样品制作方法
JP2024077216A (ja) * 2022-11-28 2024-06-07 日東電工株式会社 半導体ウエハ加工用液状表面保護材、半導体ウエハ加工用液状表面保護材から形成された保護膜、および、半導体ウエハの加工方法
WO2024204811A1 (ja) * 2023-03-31 2024-10-03 芝浦メカトロニクス株式会社 洗浄装置及び実装装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188129A (ja) * 2001-12-19 2003-07-04 Okamoto Machine Tool Works Ltd デバイスウエハのデバイス面保護構造
WO2003081653A1 (fr) * 2002-03-27 2003-10-02 Mitsui Chemicals, Inc. Film adhesif sensible a la pression destine a la protection de surface de plaquettes de semi-conducteurs et procede de protection de plaquettes de semi-conducteurs a l'aide de ce film
JP2004160493A (ja) 2002-11-13 2004-06-10 Disco Abrasive Syst Ltd レーザー加工方法
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
JP2005223282A (ja) 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2009231629A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 半導体ウエハの加工方法
JP2013008831A (ja) * 2011-06-24 2013-01-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5988601B2 (ja) 2012-02-13 2016-09-07 株式会社ディスコ 光デバイスウェーハの分割方法

Also Published As

Publication number Publication date
TW201546888A (zh) 2015-12-16
JP2015230964A (ja) 2015-12-21
SG10201503911VA (en) 2016-01-28
CN105140183A (zh) 2015-12-09
US20150357224A1 (en) 2015-12-10
US9627242B2 (en) 2017-04-18
TWI638396B (zh) 2018-10-11

Similar Documents

Publication Publication Date Title
US9685377B2 (en) Wafer processing method
KR20150140215A (ko) 웨이퍼 가공 방법
KR20150142597A (ko) 웨이퍼 가공 방법
TWI641036B (zh) 晶圓之加工方法
KR102198123B1 (ko) 웨이퍼의 가공 방법
TWI455196B (zh) Processing method of optical element wafers (2)
JP5770677B2 (ja) ウェーハの加工方法
TWI518761B (zh) Method of segmenting optical element wafers
KR102272434B1 (ko) 웨이퍼의 가공 방법
JP6078272B2 (ja) ウエーハの加工方法
JP6739873B2 (ja) ウェーハの加工方法
KR20170077029A (ko) 웨이퍼의 가공 방법
KR20150141875A (ko) 웨이퍼 가공 방법
JP2008283025A (ja) ウエーハの分割方法
KR20160146537A (ko) 웨이퍼의 가공 방법
JP2013207170A (ja) デバイスウェーハの分割方法
JP2008294191A (ja) ウエーハの分割方法
JP2013008831A (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
KR20170049397A (ko) 웨이퍼의 가공 방법
TW201820437A (zh) 晶圓的加工方法
KR20170066251A (ko) 웨이퍼의 가공 방법
TW201820447A (zh) 晶圓的加工方法
KR20160075326A (ko) 웨이퍼의 가공 방법
JP2014013807A (ja) ウエーハの加工方法