KR20150141875A - 웨이퍼 가공 방법 - Google Patents

웨이퍼 가공 방법 Download PDF

Info

Publication number
KR20150141875A
KR20150141875A KR1020150073758A KR20150073758A KR20150141875A KR 20150141875 A KR20150141875 A KR 20150141875A KR 1020150073758 A KR1020150073758 A KR 1020150073758A KR 20150073758 A KR20150073758 A KR 20150073758A KR 20150141875 A KR20150141875 A KR 20150141875A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive film
protective film
semiconductor wafer
divided
Prior art date
Application number
KR1020150073758A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150141875A publication Critical patent/KR20150141875A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 소위 선(先) 다이싱법에 의해 개개의 반도체 디바이스로 분할된 반도체 웨이퍼의 이면에 장착한 다이 본딩용의 접착 필름을 개개로 분할된 반도체 디바이스를 따라 파단하고, 파단할 때에 미세하게 파쇄된 접착 필름이 반도체 디바이스의 표면에 직접 부착되는 것을 방지할 수 있는 웨이퍼 가공 방법을 제공하는 것을 목적으로 한다.
표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 복수의 분할 예정 라인에 의해 구획된 각 영역에 디바이스가 형성된 웨이퍼 가공 방법으로서, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과, 웨이퍼의 이면을 연삭하여 이면에 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정과, 웨이퍼의 이면에 접착 필름을 장착하고, 접착 필름에 다이싱 테이프를 접착하는 공정과, 다이싱 테이프를 확장시켜 접착 필름을 개개의 디바이스 칩을 따라 파단하는 접착 필름 파단 공정을 포함한다.

Description

웨이퍼 가공 방법{WAFER MACHINING METHOD}
본 발명은 표면에 격자형으로 형성된 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스 칩으로 분할하고, 각 디바이스 칩의 이면에 다이 본딩용의 접착 필름을 장착하는 웨이퍼 가공 방법에 관한 것이다.
예컨대, 반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스를 형성하고, 상기 디바이스가 형성된 각 영역을 스트리트를 따라 분할함으로써 개개의 반도체 디바이스를 제조하고 있다. 반도체 웨이퍼를 분할하는 분할 장치로서는 일반적으로 다이싱 장치가 이용되고 있으며, 이 다이싱 장치는 두께가 20 ㎛~30 ㎛ 정도인 절삭 블레이드에 의해 반도체 웨이퍼를 스트리트를 따라 절삭한다. 이렇게 해서 분할된 반도체 디바이스 칩은, 패키징되어 휴대 전화나 퍼스널 컴퓨터 등의 전기 기기에 널리 이용되고 있다.
반도체 웨이퍼를 개개의 디바이스 칩으로 분할하는 방법으로서, 소위 선(先) 다이싱법이라고 불리는 분할 기술이 실용화되어 있다. 선 다이싱법은, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 소정의 깊이(반도체 디바이스 칩의 마무리 두께에 상당하는 깊이)의 절삭홈을 형성하고, 그 후, 표면에 절삭홈이 형성된 반도체 웨이퍼의 이면을 연삭하여 상기 이면에 절삭홈을 표출시켜 개개의 반도체 디바이스 칩으로 분할하는 기술이며, 반도체 디바이스 칩의 두께를 50 ㎛ 이하로 가공하는 것이 가능하다(예컨대, 특허문헌 1 참조).
개개로 분할된 반도체 디바이스 칩은, 그 이면에 폴리이미드계 수지, 에폭시계 수지, 아크릴계 수지 등으로 형성된 두께 20 ㎛~40 ㎛의 다이어태치 필름(DAF)이라고 불리는 다이 본딩용의 접착 필름이 장착되고, 이 접착 필름을 통해 반도체 디바이스 칩을 지지하는 다이 본딩 프레임에 가열 용착함으로써 본딩된다.
그런데, 다이 본딩용의 접착 필름을 반도체 웨이퍼의 이면에 장착한 상태에서 전술한 소위 선 다이싱법에 의해 반도체 디바이스와 함께 분할할 수 없기 때문에, 소위 선 다이싱법에 의해 개개의 반도체 디바이스 칩으로 분할된 반도체 웨이퍼의 이면에 다이 본딩용의 접착 필름을 장착하고, 접착 필름측을 다이싱 테이프에 접착하며, 상기 다이싱 테이프를 확장시킴으로써 접착 필름을 개개로 분할된 반도체 디바이스 칩을 따라 파단하는 기술이 제안되어 있다(예컨대, 특허문헌 2 참조).
특허문헌 1 : 일본 특허 공개 제2003-7648호 공보 특허문헌 2 : 일본 특허 공개 제2008-235650호 공보
그러나, 개개의 디바이스 칩으로 분할된 웨이퍼의 이면에 접착 필름을 장착하고, 다이싱 테이프를 접착하며, 상기 다이싱 테이프를 확장시킴으로써 접착 필름을 개개의 디바이스 칩을 따라 파단하면, 접착 필름은 웨이퍼보다 약간 크게 형성되어 있기 때문에 접착 필름의 외주부가 미세하게 파쇄되어서 비산하여, 디바이스의 표면에 부착된다고 하는 문제가 있다.
미세하게 파쇄된 접착 필름이 반도체 디바이스의 표면에 노출된 전극에 부착되면, 와이어 본딩의 방해가 되어, 도통(導通) 불량을 일으켜 디바이스의 품질을 저하시킨다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 소위 선 다이싱법(Dicing Before Grinding)에 의해 개개의 반도체 디바이스 칩으로 분할된 반도체 웨이퍼의 이면에 장착한 다이 본딩용의 접착 필름을 개개로 분할된 반도체 디바이스 칩을 따라 파단하고, 파단할 때에 미세하게 파쇄된 접착 필름이 반도체 디바이스의 표면에 직접 부착되는 것을 방지할 수 있는 웨이퍼 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 각 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하며, 각 디바이스 칩의 이면에 다이 본딩용의 접착 필름을 장착하는 웨이퍼 가공 방법으로서, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과, 이 분할홈 형성 공정이 실시된 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과, 이 보호막 형성 공정에서 웨이퍼의 표면에 피복된 보호막의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 이 보호 부재 접착 공정이 실시된 웨이퍼의 이면을 연삭하여 이면에 상기 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정과, 이 이면 연삭 공정이 실시된 웨이퍼의 이면에 접착 필름을 장착하고, 접착 필름측에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 접착된 보호 부재를 박리하는 웨이퍼 지지 공정과, 다이싱 테이프를 확장시켜 접착 필름을 개개의 디바이스 칩을 따라 파단하는 접착 필름 파단 공정과, 웨이퍼의 표면에 피복된 보호막에 세정수를 공급하여 보호막을 씻어 내는 보호막 세정 공정을 포함하는 것을 특징으로 하는 웨이퍼 가공 방법이 제공된다.
본 발명의 웨이퍼 가공 방법에 의하면, 접착 필름 파단 공정에 있어서 웨이퍼의 외주 가장자리로부터 비어져 나와 있는 접착 필름의 외주부의 일부가 파쇄되어서 비산하여, 디바이스의 표면측으로 낙하하지만, 디바이스의 표면에는 보호막이 피복되어 있기 때문에, 파쇄된 접착 필름의 외주부의 일부는 디바이스의 표면에 피복된 보호막의 표면에 부착되어, 파쇄된 접착 필름의 외주부의 일부가 디바이스의 표면에 직접 부착되는 일은 없다. 따라서, 디바이스의 표면에 피복된 보호막을 세정수를 공급하여 씻어 냄으로써, 부착된 접착 필름의 외주부의 일부도 제거되기 때문에 디바이스의 품질을 저하시키는 일은 없다.
또한, 상기 보호막 형성 공정에 있어서 웨이퍼의 표면에 보호막을 형성할 때에는 수용성 수지가 분할홈에 매설되기 때문에, 이면 연삭 공정을 실시할 때에는 디바이스 칩의 움직임이 규제되어 디바이스 칩에 이지러짐이 발생하지 않고, 연삭 부스러기가 혼입된 연삭수의 침입이 방해되어 디바이스의 표면이 오염되지 않는다.
도 1은 반도체 웨이퍼의 사시도이다.
도 2는 분할홈 형성 공정을 도시한 설명도이다.
도 3은 보호막 형성 공정을 도시한 설명도이다.
도 4는 보호 부재 접착 공정을 도시한 설명도이다.
도 5는 이면 연삭 공정을 도시한 설명도이다.
도 6은 웨이퍼 지지 공정의 제1 실시형태를 도시한 설명도이다.
도 7은 웨이퍼 지지 공정의 제2 실시형태를 도시한 설명도이다.
도 8은 접착 필름 파단 공정을 실시하기 위한 테이프 확장 장치의 사시도이다.
도 9는 접착 필름 파단 공정을 도시한 설명도이다.
도 10은 보호막 세정 공정을 도시한 설명도이다.
이하, 본 발명에 의한 웨이퍼 가공 방법의 적합한 실시형태에 대해, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는, 반도체 웨이퍼(2)의 사시도가 도시되어 있다. 도 1에 도시한 반도체 웨이퍼(2)는, 예컨대 두께가 500 ㎛인 실리콘 웨이퍼로 이루어져 있으며, 표면(2a)에는 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에는, 격자형으로 형성된 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 개개의 디바이스(디바이스 칩)(22)로 분할하고, 각 디바이스(22)의 이면에 다이 본딩용의 접착 필름을 장착하는 웨이퍼 가공 방법에 대해 설명한다.
먼저, 반도체 웨이퍼(2)를 소위 선 다이싱법에 의해 개개의 디바이스 칩(22)으로 분할하는 방법에 대해 설명한다.
반도체 웨이퍼(2)를 소위 선 다이싱법에 의해 개개의 디바이스(22)로 분할하기 위해서는, 먼저 반도체 웨이퍼(2)의 표면(2a)에 형성된 분할 예정 라인(21)을 따라 소정 깊이(각 디바이스의 마무리 두께에 상당하는 깊이)의 분할홈을 형성한다(분할홈 형성 공정). 이 분할홈 형성 공정은, 본 실시형태에서는 도 2의 (a)에 도시한 절삭 장치(3)를 이용하여 실시한다. 도 2의 (a)에 도시한 절삭 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 이 척 테이블(31)에 유지된 피가공물을 절삭하는 절삭 수단(32)과, 이 척 테이블(31)에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있으며, 도시하지 않은 절삭 이송 기구에 의해 도 2의 (a)에 있어서 화살표 X로 나타내는 절삭 이송 방향으로 이동되고, 도시하지 않은 인덱싱 이송 기구에 의해 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 절삭 수단(32)은, 실질적으로 수평으로 배치된 스핀들 하우징(321)과, 이 스핀들 하우징(321)에 회전 가능하게 지지된 회전 스핀들(322)과, 이 회전 스핀들(322)의 선단부에 장착된 절삭 블레이드(323)를 포함하고, 회전 스핀들(322)이 스핀들 하우징(321) 내에 배치된 도시하지 않은 서보 모터에 의해 화살표 322a로 나타내는 방향으로 회전되도록 되어 있다. 한편, 절삭 블레이드(323)의 두께는, 본 실시형태에서는 30 ㎛로 설정되어 있다. 상기 촬상 수단(33)은, 스핀들 하우징(321)의 선단부에 장착되어 있고, 피가공물을 조명하는 조명 수단과, 이 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 이 광학계에 의해 포착된 상을 촬상하는 촬상 소자(CCD) 등을 구비하고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 절삭 장치(3)를 이용하여 분할홈 형성 공정을 실시하기 위해서는, 도 2의 (a)에 도시한 바와 같이 척 테이블(31) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치하고, 도시하지 않은 흡인 수단을 작동함으로써 반도체 웨이퍼(2)를 척 테이블(31) 상에 유지한다. 따라서, 척 테이블(31)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이렇게 해서, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않은 절삭 이송 기구에 의해 촬상 수단(33) 바로 아래에 위치하게 된다.
척 테이블(31)이 촬상 수단(33) 바로 아래에 위치하게 되면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 분할 예정 라인(21)을 따라 분할홈을 형성해야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 제1 방향으로 형성되어 있는 분할 예정 라인(21)과, 절삭 블레이드(323)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 제1 방향에 대해 직각으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(31)을 절삭 영역의 절삭 개시 위치로 이동시킨다. 그리고, 절삭 블레이드(323)를 도 2의 (a)에 있어서 화살표 322a로 나타내는 방향으로 회전시키면서 하방으로 이동시켜 절입 이송을 실시한다. 이 절입 이송 위치는, 절삭 블레이드(323)의 외주 가장자리가 반도체 웨이퍼(2)의 표면으로부터 디바이스의 마무리 두께에 상당하는 깊이 위치(예컨대, 50 ㎛)로 설정되어 있다. 이렇게 해서, 절삭 블레이드(323)의 절입 이송을 실시했다면, 절삭 블레이드(323)를 회전시키면서 척 테이블(31)을 도 2의 (a)에 있어서 화살표 X로 나타내는 방향으로 절삭 이송함으로써, 도 2의 (b)에 도시한 바와 같이 분할 예정 라인(21)을 따라 폭이 30 ㎛이며 디바이스의 마무리 두께에 상당하는 깊이(예컨대, 50 ㎛)의 분할홈(210)이 형성된다(분할홈 형성 공정).
전술한 분할홈 형성 공정을 실시했다면, 반도체 웨이퍼(2)의 표면(2a)에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정을 실시한다. 이 보호막 형성 공정은, 도 3의 (a) 및 (b)에 도시한 보호막 형성 장치(4)를 이용하여 실시한다. 보호막 형성 장치(4)는, 웨이퍼를 유지하는 스피너 테이블(41)과, 이 스피너 테이블(41)의 회전 중심에 있어서의 상방에 배치된 수지액 공급 노즐(42)을 구비하고 있다. 이와 같이 구성된 보호막 형성 장치(4)의 스피너 테이블(41) 상에 전술한 분할홈 형성 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동하여, 스피너 테이블(41) 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 스피너 테이블(41) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이렇게 해서, 스피너 테이블(41) 상에 반도체 웨이퍼(2)를 유지했다면, 도 3의 (a)에 도시한 바와 같이 스피너 테이블(41)을 화살표로 나타내는 방향으로 소정의 회전 속도(예컨대 300 rpm~1000 rpm)로 회전시키면서, 스피너 테이블(41)의 상방에 배치된 수지액 공급 노즐(42)로부터 반도체 웨이퍼(2)의 표면(2a)의 중앙 영역에 소정량의 액상의 수용성 수지(40)를 적하한다. 그리고, 스피너 테이블(41)을 60초간 정도 회전시킴으로써, 도 3의 (b) 및 (c)에 도시한 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 보호막(400)이 형성된다. 이 보호막(400)이 형성될 때에는, 액상의 수용성 수지(40)가 분할홈(210)에 매설된다. 이렇게 해서 반도체 웨이퍼(2)의 표면(2a)에 피복하는 보호막(400)의 두께는, 상기 액상의 수용성 수지(40)의 적하량에 의해 결정되는데, 50 ㎛ 정도이면 좋다. 한편, 수용성 수지(40)로서는, 폴리비닐알코올(PVA), 수용성 페놀 수지, 아크릴계 수용성 수지 등을 이용할 수 있다.
전술한 보호막 형성 공정을 실시함으로써 반도체 웨이퍼(2)의 표면(2a)에 피복된 보호막(400)이 건조되어 고화되었다면, 보호막(400)의 표면(400a)에 보호 부재를 접착하는 보호 부재 접착 공정을 실시한다. 즉, 도 4에 도시한 바와 같이 반도체 웨이퍼(2)의 표면에 피복된 보호막(400)의 표면(400a)에 보호 부재로서의 보호 테이프(5)를 접착한다. 한편, 보호 테이프(5)는, 본 실시형태에서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
상기 보호 부재 접착 공정을 실시했다면, 반도체 웨이퍼(2)의 이면을 연삭수를 공급하면서 연삭하여 소정의 두께로 형성하고, 이면에 분할홈을 표출시켜, 반도체 웨이퍼(2)를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 5의 (a)에 도시한 연삭 장치(6)를 이용하여 실시한다. 도 5의 (a)에 도시한 연삭 장치(6)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(61)과, 이 척 테이블(61)에 유지된 피가공물을 연삭하는 연삭 수단(62)을 구비한다. 척 테이블(61)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있으며, 도시 생략된 회전 구동 기구에 의해 도 5의 (a)에 있어서 화살표 A로 나타내는 방향으로 회전된다. 연삭 수단(62)은, 스핀들 하우징(631)과, 이 스핀들 하우징(631)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전된는 회전 스핀들(632)과, 이 회전 스핀들(632)의 하단에 장착된 마운터(633)와, 이 마운터(633)의 하면에 부착된 연삭 휠(634)을 구비하고 있다. 이 연삭 휠(634)은, 원환형의 베이스(635)와, 이 베이스(635)의 하면에 환형으로 장착된 연삭 지석(636)으로 이루어져 있으며, 베이스(635)가 마운터(633)의 하면에 체결 볼트(637)에 의해 부착되어 있다. 한편, 전술한 연삭 장치(6)를 구성하는 회전 스핀들(632)에는 축심을 따라 형성된 연삭수 공급 통로가 형성되어 있고, 상기 연삭수 공급 통로를 통해 연삭수를 연삭 지석(636)에 의한 연삭 영역에 공급하도록 되어 있다.
전술한 연삭 장치(6)를 이용하여 상기 웨이퍼 분할 공정을 실시하기 위해서는, 도 5의 (a)에 도시한 바와 같이 척 테이블(61)의 상면(유지면)에 반도체 웨이퍼(2)의 표면에 접착되어 있는 보호 테이프(5)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(61) 상에 반도체 웨이퍼(2)를 보호 테이프(5)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(61) 상에 반도체 웨이퍼(2)를 보호 테이프(5)를 통해 흡인 유지했다면, 척 테이블(61)을 도 5의 (a)에 있어서 화살표 A로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(62)의 연삭 휠(634)을 도 5의 (a)에 있어서 화살표 B로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키고, 도 5의 (b)에 도시한 바와 같이 연삭 지석(636)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키며, 연삭 휠(634)을 화살표 C로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(61)의 유지면에 대해 수직인 방향]으로 소정량 연삭 이송한다. 그리고, 분할홈(210)이 표출될 때까지 연삭함으로써, 도 5의 (b) 및 (c)에 도시한 바와 같이 반도체 웨이퍼(2)는 개개의 디바이스 칩(22)으로 분할된다. 한편, 분할된 복수의 디바이스 칩(22)은, 그 표면에 보호 테이프(5)가 접착되어 있기 때문에, 뿔뿔이 흩어지지 않고 반도체 웨이퍼(2)의 형태가 유지되어 있다. 한편, 상기 보호막 형성 공정에 있어서 반도체 웨이퍼(2)의 표면(2a)에 보호막(400)을 형성할 때에는 액상의 수용성 수지(40)가 분할홈(210)에 매설되기 때문에, 웨이퍼 분할 공정을 실시할 때에는 디바이스 칩(22)의 움직임이 규제되어 디바이스 칩(22)에 이지러짐이 발생하지 않으며, 연삭 부스러기가 혼입된 연삭수의 침입이 방해되어 디바이스 칩(22)의 표면이 오염되지 않는다.
다음으로, 상기 웨이퍼 분할 공정이 실시된 반도체 웨이퍼(2)의 이면에 접착 필름을 장착하고, 접착 필름측에 다이싱 테이프를 접착하여 상기 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하는 웨이퍼 지지 공정을 실시한다. 이 웨이퍼 지지 공정에서의 실시형태에 있어서는, 도 6의 (a) 및 (b)에 도시한 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 접착 필름(7)을 장착한다(접착 필름 장착 공정). 한편, 접착 필름(7)은, 반도체 웨이퍼(2)의 이면 전면(全面)에 확실하게 장착하기 위해서, 반도체 웨이퍼(2)보다 약간 크게 형성되어 있다. 이렇게 해서 반도체 웨이퍼(2)의 이면(2b)에 접착 필름(7)을 장착했다면, 도 6의 (c)에 도시한 바와 같이 접착 필름(7)이 장착된 반도체 웨이퍼(2)의 접착 필름(7)측을 환형의 프레임(F)에 장착된 신장 가능한 다이싱 테이프(T)에 접착한다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 피복된 보호막(400)의 표면에 접착되어 있는 보호 테이프(5)를 박리한다(보호 부재 박리 공정). 한편, 도 6의 (a) 내지 (c)에 도시한 실시형태에서는, 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착 필름(7)이 장착된 반도체 웨이퍼(2)의 접착 필름(7)측을 접착하는 예를 나타내었으나, 접착 필름(7)이 장착된 반도체 웨이퍼(2)의 접착 필름(7)측에 다이싱 테이프(T)를 접착하고, 다이싱 테이프(T)의 외주부를 환형의 프레임(F)에 동시에 장착해도 좋다.
전술한 웨이퍼 지지 공정의 다른 실시형태에 대해, 도 7을 참조하여 설명한다. 이 실시형태는, 다이싱 테이프(T)의 표면에 미리 접착 필름(7)이 접착된 접착 필름이 부착된 다이싱 테이프를 사용한다. 즉, 도 7의 (a) 및 (b)에 도시한 바와 같이 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 접착된 접착 필름(7)에, 반도체 웨이퍼(2)의 이면(2b)을 장착한다. 이와 같이 접착 필름이 부착된 다이싱 테이프를 사용하는 경우에는, 다이싱 테이프(T)의 표면에 접착된 접착 필름(7)에 반도체 웨이퍼(2)의 이면(2b)을 장착함으로써, 접착 필름(7)이 장착된 반도체 웨이퍼(2)가 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 의해 지지된다. 한편, 다이싱 테이프(T)의 표면에 미리 접착되어 있는 접착 필름(7)도, 반도체 웨이퍼(2)의 이면 전면에 확실하게 장착하기 위해서, 반도체 웨이퍼(2)보다 약간 크게 형성되어 있다. 그리고, 도 7의 (b)에 도시한 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 피복된 보호막(400)의 표면에 접착되어 있는 보호 테이프(5)를 박리한다(보호 부재 박리 공정). 한편, 본 실시형태에서는, 환형의 프레임(F)에 외주부가 장착된 다이싱 테이프(T)의 표면에 접착된 접착 필름(7)에 반도체 웨이퍼(2)의 이면(2b)을 장착하는 예를 나타내었으나, 반도체 웨이퍼(2)의 이면(2b)에 다이싱 테이프(T)에 접착된 접착 필름(7)을 장착하고, 다이싱 테이프(T)의 외주부를 환형의 프레임(F)에 동시에 장착해도 좋다.
이상과 같이 하여 웨이퍼 지지 공정을 실시했다면, 다이싱 테이프(T)를 확장시킴으로써 접착 필름(7)을 개개의 디바이스 칩(22)을 따라 파단하는 접착 필름 파단 공정을 실시한다. 이 접착 필름 파단 공정은, 도 8에 도시한 테이프 확장 장치(8)를 이용하여 실시한다. 도 8에 도시한 테이프 확장 장치(8)는, 상기 환형의 프레임(F)을 유지하는 프레임 유지 수단(81)과, 이 프레임 유지 수단(81)에 유지된 환형의 프레임(F)에 장착된 다이싱 테이프(T)를 확장시키는 테이프 확장 수단(82)을 구비하고 있다. 프레임 유지 수단(81)은, 환형의 프레임 유지 부재(811)와, 이 프레임 유지 부재(811)의 외주에 배치된 고정 수단으로서의 복수의 클램프(812)로 이루어져 있다. 프레임 유지 부재(811)의 상면은 환형의 프레임(F)을 배치하는 배치면(811a)을 형성하고 있고, 이 배치면(811a) 상에 환형의 프레임(F)이 배치된다. 그리고, 배치면(811a) 상에 배치된 환형의 프레임(F)은, 클램프(812)에 의해 프레임 유지 부재(811)에 고정된다. 이와 같이 구성된 프레임 유지 수단(81)은, 테이프 확장 수단(82)에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.
테이프 확장 수단(82)은, 상기 환형의 프레임 유지 부재(811)의 내측에 배치되는 확장 드럼(821)을 구비하고 있다. 이 확장 드럼(821)은, 환형의 프레임(F)의 내경보다 작고 상기 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외경보다 큰 내경 및 외경을 갖고 있다. 또한, 확장 드럼(821)은, 하단에 지지 플랜지(822)를 구비하고 있다. 테이프 확장 수단(82)은, 상기 환형의 프레임 유지 부재(811)를 상하 방향으로 진퇴 가능한 지지 수단(823)을 구비하고 있다. 이 지지 수단(823)은, 상기 지지 플랜지(822) 상에 배치된 복수의 에어 실린더(823a)로 이루어져 있고, 그 피스톤 로드(823b)가 상기 환형의 프레임 유지 부재(811)의 하면에 연결된다. 이와 같이 복수의 에어 실린더(823a)로 이루어지는 지지 수단(823)은, 도 9의 (a)에 도시한 바와 같이 환형의 프레임 유지 부재(811)를 배치면(811a)이 확장 드럼(821)의 상단과 대략 동일 높이가 되는 기준 위치와, 도 9의 (b)에 도시한 바와 같이 확장 드럼(821)의 상단보다 소정량 하방의 확장 위치 사이를 상하 방향으로 이동시킨다.
이상과 같이 구성된 테이프 확장 장치(8)를 이용하여 실시하는 접착 필름 파단 공정에 대해 도 9를 참조하여 설명한다. 즉, 반도체 웨이퍼(2)가 접착되어 있는 다이싱 테이프(T)가 장착된 환형의 프레임(F)을, 도 9의 (a)에 도시한 바와 같이 프레임 유지 수단(81)을 구성하는 프레임 유지 부재(811)의 배치면(811a) 상에 배치하고, 클램프(812)에 의해 프레임 유지 부재(811)에 고정한다(프레임 유지 공정). 이때, 프레임 유지 부재(811)는 도 9의 (a)에 도시한 기준 위치에 위치되어 있다. 다음으로, 테이프 확장 수단(82)을 구성하는 지지 수단(823)으로서의 복수의 에어 실린더(823a)를 작동하여, 환형의 프레임 유지 부재(811)를 도 9의 (b)에 도시한 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(811)의 배치면(811a) 상에 고정되어 있는 환형의 프레임(F)도 하강하기 때문에, 도 9의 (b)에 도시한 바와 같이 환형의 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(821)의 상단 가장자리에 접하여 확장시켜진다(테이프 확장 공정). 따라서, 다이싱 테이프(T)에 접착 필름(7)을 통해 접착되어 있는 반도체 웨이퍼(2)[분할 예정 라인(21)을 따라 분할되어 있음]는, 디바이스(22) 사이에 간극(s)이 형성된다. 그 결과, 반도체 웨이퍼(2)의 이면에 장착된 접착 필름(7)은, 각 디바이스 칩(22)을 따라 파단되어 분리된다. 이렇게 해서 접착 필름(7)이 각 디바이스 칩(22)을 따라 파단될 때에, 도 9의 (b)에 도시한 바와 같이 반도체 웨이퍼(2)의 외주 가장자리로부터 비어져 나와 있는 접착 필름(7)의 외주부(71)의 일부(71a)가 파쇄되어서 비산하여, 디바이스 칩(22)의 표면측으로 낙하하지만, 디바이스 칩(22)의 표면에는 보호막(400)이 피복되어 있기 때문에, 파쇄된 접착 필름(7)의 외주부(71)의 일부(71a)가 디바이스 칩(22)의 표면에 직접 부착되는 일은 없다. 따라서, 디바이스 칩(22)의 표면에 피복된 보호막(400)을 제거함으로써, 부착된 접착 필름(7)의 외주부(71)의 일부(71a)도 제거되기 때문에 디바이스 칩(22)의 품질을 저하시키는 일은 없다.
전술한 접착 필름 파단 공정을 실시했다면, 개개의 디바이스 칩(22)의 표면에 세정액을 공급하여 보호막(400)을 제거하는 보호막 제거 공정을 실시한다. 이 보호막 제거 공정은, 상기 접착 필름 파단 공정을 실시한 도 9의 (b)에 도시한 상태로부터 도 10의 (a)에 도시한 바와 같이 테이프 확장 장치(8)를 세정수 공급 노즐(9) 바로 아래에 위치시키고, 세정수 공급 노즐(9)로부터 세정액으로서의 세정수를 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되어 있는 개개의 디바이스 칩(22)의 표면에 피복된 보호막(400)의 표면에 공급한다. 이 결과, 도 10의 (b)에 도시한 바와 같이 보호막(400)은 수용성 수지로 이루어져 있기 때문에 세정수에 의해 용이하게 제거되고, 보호막(400)의 표면에 부착된 접착 필름(7)의 일부도 제거된다. 따라서, 디바이스 칩(22)의 표면에 접착 필름의 일부가 부착되는 일이 없기 때문에, 디바이스 칩(22)의 품질을 저하시키는 일은 없다.
이상과 같이 하여 보호막 제거 공정을 실시했다면, 이면에 접착 필름(7)이 장착된 디바이스 칩(22)을 다이싱 테이프(T)로부터 박리하여 픽업하는 픽업 공정으로 반송된다.
2 : 반도체 웨이퍼 21 : 분할 예정 라인
22 : 디바이스(디바이스 칩) 210 : 분할홈
3 : 절삭 장치 31 : 절삭 장치의 척 테이블
32 : 절삭 수단 323 : 절삭 블레이드
4 : 보호막 형성 장치 41 : 스피너 테이블
42 : 수지액 공급 노즐 400 : 보호막
5 : 보호 테이프 6 : 연삭 장치
61 : 연삭 장치의 척 테이블 62 : 연삭 수단
634 : 연삭 휠 7 : 접착 필름
8 : 테이프 확장 장치 81 : 프레임 유지 수단
82 : 테이프 확장 수단 9 : 세정수 공급 노즐
F : 환형의 프레임 T : 다이싱 테이프

Claims (1)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 각 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하며, 각 디바이스 칩의 이면에 다이 본딩용의 접착 필름을 장착하는 웨이퍼 가공 방법으로서,
    웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과,
    상기 분할홈 형성 공정이 실시된 웨이퍼의 표면에 수용성 수지를 피복하여 보호막을 형성하는 보호막 형성 공정과,
    상기 보호막 형성 공정에서 웨이퍼의 표면에 피복된 보호막의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과,
    상기 보호 부재 접착 공정이 실시된 웨이퍼의 이면을 연삭하여 이면에 상기 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스 칩으로 분할하는 이면 연삭 공정과,
    상기 이면 연삭 공정이 실시된 웨이퍼의 이면에 접착 필름을 장착하고, 접착 필름측에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 접착된 보호 부재를 박리하는 웨이퍼 지지 공정과,
    다이싱 테이프를 확장시켜 접착 필름을 개개의 디바이스 칩을 따라 파단하는 접착 필름 파단 공정과,
    웨이퍼의 표면에 피복된 보호막에 세정수를 공급하여 보호막을 씻어 내는 보호막 세정 공정
    을 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.
KR1020150073758A 2014-06-10 2015-05-27 웨이퍼 가공 방법 KR20150141875A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-119409 2014-06-10
JP2014119409A JP2015233077A (ja) 2014-06-10 2014-06-10 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20150141875A true KR20150141875A (ko) 2015-12-21

Family

ID=54770175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150073758A KR20150141875A (ko) 2014-06-10 2015-05-27 웨이퍼 가공 방법

Country Status (6)

Country Link
US (1) US20150357242A1 (ko)
JP (1) JP2015233077A (ko)
KR (1) KR20150141875A (ko)
CN (1) CN105206571B (ko)
SG (1) SG10201504089SA (ko)
TW (1) TW201601210A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009018A (ko) * 2020-07-15 2022-01-24 주식회사 기가레인 필름 교환이 용이한 전사 장치 및 필름 교환 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514925B1 (en) * 2015-09-10 2016-12-06 Amazon Technologies, Inc. Protective coating for silicon substrate
JP6731793B2 (ja) * 2016-06-08 2020-07-29 株式会社ディスコ ウェーハ加工システム
JP6707292B2 (ja) * 2016-10-14 2020-06-10 株式会社ディスコ 積層チップの製造方法
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
CN111063648A (zh) * 2019-11-29 2020-04-24 力成科技（苏州）有限公司 一种晶圆胶膜无粘连分离工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007648A (ja) 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割システム
JP2008235650A (ja) 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188129A (ja) * 2001-12-19 2003-07-04 Okamoto Machine Tool Works Ltd デバイスウエハのデバイス面保護構造
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
KR20100032361A (ko) * 2007-06-22 2010-03-25 덴끼 가가꾸 고교 가부시키가이샤 반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트
JP2009224659A (ja) * 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd ワークの分割方法
JP2009231629A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 半導体ウエハの加工方法
JP2011129606A (ja) * 2009-12-16 2011-06-30 Furukawa Electric Co Ltd:The 半導体ウエハの加工方法
JP2013008831A (ja) * 2011-06-24 2013-01-10 Disco Abrasive Syst Ltd ウエーハの加工方法
US20130032519A1 (en) * 2011-08-02 2013-02-07 Bogdan Murawski Biological sewage treatment device
JP6047353B2 (ja) * 2012-09-20 2016-12-21 株式会社ディスコ 加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007648A (ja) 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割システム
JP2008235650A (ja) 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009018A (ko) * 2020-07-15 2022-01-24 주식회사 기가레인 필름 교환이 용이한 전사 장치 및 필름 교환 방법

Also Published As

Publication number Publication date
CN105206571B (zh) 2019-05-31
JP2015233077A (ja) 2015-12-24
SG10201504089SA (en) 2016-01-28
TW201601210A (zh) 2016-01-01
CN105206571A (zh) 2015-12-30
US20150357242A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
KR20150141875A (ko) 웨이퍼 가공 방법
KR20150142597A (ko) 웨이퍼 가공 방법
KR20160072775A (ko) 웨이퍼의 가공 방법
TWI641036B (zh) 晶圓之加工方法
JP6078272B2 (ja) ウエーハの加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
JP5770677B2 (ja) ウェーハの加工方法
KR20170077029A (ko) 웨이퍼의 가공 방법
JP5122893B2 (ja) デバイスの製造方法
JP2005019525A (ja) 半導体チップの製造方法
JP2010062375A (ja) ウエーハの加工方法
KR20160033631A (ko) 웨이퍼의 가공 방법
KR20170030035A (ko) 웨이퍼의 가공 방법
JP2013008831A (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
KR20170049397A (ko) 웨이퍼의 가공 방법
KR20170053115A (ko) 웨이퍼의 가공 방법
KR20170066251A (ko) 웨이퍼의 가공 방법
TW201820447A (zh) 晶圓的加工方法
TWI831886B (zh) 裝置晶片的製造方法
JP5595790B2 (ja) ウエーハの加工方法
JP5313022B2 (ja) 被加工物の切削方法
KR20170000330A (ko) 웨이퍼의 가공 방법
TW202036692A (zh) 封裝基板分割方法
JP2021153126A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application