KR20170049397A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170049397A
KR20170049397A KR1020160135025A KR20160135025A KR20170049397A KR 20170049397 A KR20170049397 A KR 20170049397A KR 1020160135025 A KR1020160135025 A KR 1020160135025A KR 20160135025 A KR20160135025 A KR 20160135025A KR 20170049397 A KR20170049397 A KR 20170049397A
Authority
KR
South Korea
Prior art keywords
wafer
substrate
dividing
functional layer
semiconductor wafer
Prior art date
Application number
KR1020160135025A
Other languages
English (en)
Inventor
유키 오가와
요헤이 야마시타
츠바사 오바타
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170049397A publication Critical patent/KR20170049397A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) 기판의 표면에 이미지 센서가 형성된 웨이퍼이어도, 품질을 저하시키지 않고 개개의 이미지 센서로 분할할 수 있는 웨이퍼의 가공 방법을 제공한다.
(해결 수단) 기판의 표면에 적층된 기능층에 의해 이미지 센서가 형성된 웨이퍼를, 그 이미지 센서를 구획하는 복수의 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 부재를 첩착하는 보호 부재 첩착 공정과, 웨이퍼를 구성하는 기판의 이면측으로부터 분할 예정 라인과 대응하는 영역에 절삭 블레이드를 위치 부여하여 기능층에 이르지 않은 기판의 일부를 남겨 분할 홈을 형성하는 분할 홈 형성 공정과, 분할 홈 형성 공정이 실시된 기판의 이면측으로부터 분할 홈의 바닥을 따라 레이저 광선을 조사하고, 잔존되어 있는 기판의 일부 및 기능층을 절단하는 웨이퍼 분할 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 기판의 표면에 적층된 기능층에 의해 디바이스로서의 이미지 센서가 형성된 웨이퍼를, 이미지 센서를 구획하는 복수의 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.
당업자에게는 주지된 바와 같이, 반도체 디바이스 제조 프로세스에 있어서는, 실리콘 등의 기판의 표면에 절연막과 기능막이 적층된 기능층에 의해 복수의 IC, LSI 등의 디바이스를 매트릭스상으로 형성한 반도체 웨이퍼가 형성된다. 이와 같이 형성된 반도체 웨이퍼는 상기 디바이스가 분할 예정 라인에 의해 구획되어 있고, 이 분할 예정 라인을 따라 분할함으로써 개개의 반도체 디바이스 칩을 제조하고 있다.
최근에는, IC, LSI 등의 반도체 칩의 처리 능력을 향상시키기 위해, 실리콘 등의 기판의 표면에 SiOF, BSG (SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막 (Low－k 막) 이 적층된 기능층에 의해 반도체 디바이스를 형성한 형태의 반도체 웨이퍼가 실용화되어 있다.
이와 같은 반도체 웨이퍼의 분할 예정 라인을 따른 분할은, 통상, 다이싱 소라고 불리고 있는 절삭 장치에 의해 실시되고 있다. 이 절삭 장치는, 피가공물인 반도체 웨이퍼를 유지하는 척 테이블과, 그 척 테이블에 유지된 반도체 웨이퍼를 절삭하기 위한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 이동 수단을 구비하고 있다. 절삭 수단은, 고속 회전되는 스핀들과 그 스핀들에 장착된 절삭 블레이드를 포함하고 있다. 절삭 블레이드는 원반상의 기대와 그 기대의 측면 외주부에 장착된 환상 절단날로 되어 있고, 절단날은 예를 들어 입경 3 ㎛ 정도의 다이아몬드 지립을 전기 주조에 의해 고정시켜 형성되어 있다.
그런데, 상기 서술한 Low－k 막은 웨이퍼의 소재와 상이하므로, 절삭 블레이드에 의해 동시에 절삭하는 것이 곤란하다. 즉, Low－k 막은 운모와 같이 매우 무르기 때문에, 절삭 블레이드에 의해 분할 예정 라인을 따라 절삭하면, Low－k 막이 박리되고, 이 박리가 디바이스의 회로에까지 도달하여 디바이스에 치명적인 손상을 준다는 문제가 있다.
상기 문제를 해소하기 위해서, 웨이퍼에 형성된 분할 예정 라인의 양측에 분할 예정 라인을 따라 레이저 광선을 조사하고, 분할 예정 라인을 따라 2 조 (條) 의 레이저 가공 홈을 형성하여 기능층을 분단하고 (기능층 분단 공정), 이 2 조의 레이저 가공 홈의 내측 사이에 절삭 블레이드를 위치 부여하여 절삭 블레이드와 웨이퍼를 상대 이동함으로써, 웨이퍼를 분할 예정 라인을 따라 절단하는 웨이퍼의 분할 방법이 하기 특허문헌 1 에 개시되어 있다.
또한, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 레이저 광선을 조사하면 파편이 비산되므로, 기능층 분단 공정을 실시하기 전에 웨이퍼의 표면에 폴리비닐알코올 (PVA) 등의 수용성 수지로 이루어지는 보호막을 피복하고, 비산된 파편이 직접 디바이스에 부착하는 것을 방지하고 있다.
일본 공개특허공보 2005-64230호
그런데, 실리콘 등의 기판의 표면에 형성되는 디바이스가 CMOS 나 CCD 등의 이미지 센서인 경우에는, 웨이퍼의 표면에 PVA 등의 수용성 수지로 이루어지는 보호막을 피복해도 비산된 비교적 큰 파편이 보호막을 관통하여, 이미지 센서를 구성하는 섬세한 화소에 데미지를 주고, 이미지 센서의 품질을 저하시킨다는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것이며, 그 주된 기술적 과제는, 기판의 표면에 이미지 센서가 형성된 웨이퍼이어도, 품질을 저하시키지 않고 개개의 이미지 센서로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 의하면, 기판의 표면에 적층된 기능층에 의해 이미지 센서가 형성된 웨이퍼를, 그 이미지 센서를 구획하는 복수의 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 보호 부재를 첩착 (貼着) 하는 보호 부재 첩착 공정과,
웨이퍼를 구성하는 기판의 이면측으로부터 분할 예정 라인과 대응하는 영역에 절삭 블레이드를 위치 부여하여 기능층에 이르지 않은 기판의 일부를 남겨 분할 홈을 형성하는 분할 홈 형성 공정과,
그 분할 홈 형성 공정이 실시된 기판의 이면측으로부터 그 분할 홈의 바닥을 따라 레이저 광선을 조사하고, 잔존되어 있는 기판의 일부 및 기능층을 절단하는 웨이퍼 분할 공정을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 보호 부재 첩착 공정을 실시한 후, 상기 분할 홈 형성 공정을 실시하기 전에 웨이퍼를 구성하는 기판의 이면을 연삭하여 소정의 두께로 형성하는 이면 연삭 공정을 추가로 포함한다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 웨이퍼 분할 공정이 실시된 웨이퍼의 이면을 환상 프레임의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프의 표면에 첩착함과 함께 웨이퍼의 표면에 첩착되어 있는 보호 부재를 박리하는 웨이퍼 지지 공정을 추가로 포함한다.
본 발명의 웨이퍼의 가공 방법에 의하면, 웨이퍼 분할 공정에 있어서, 웨이퍼를 구성하는 기판의 이면측으로부터 분할 홈의 바닥을 따라 레이저 광선을 조사하고, 잔존되어 있는 기판의 일부 및 기능층을 절단하기 때문에, 비교적 큰 파편이 비산되어도 웨이퍼의 표면에 형성된 이미지 센서에 낙하하는 것은 전무하며, 이미지 센서를 구성하는 섬세한 화소에 데미지를 주지는 않고, 이미지 센서의 품질을 저하시킨다는 문제가 해소된다.
또, 본 발명의 웨이퍼의 가공 방법에 의하면, 웨이퍼 분할 공정은 분할 홈 형성 공정에 있어서 잔존되어 있는 기판의 일부 및 기능층을 절단하므로, 절단하는 두께가 15 ∼ 20 ㎛ 로 얇기 때문에, 레이저 광선의 조사에 의해 완전 절단할 수 있다.
또한, 본 발명의 웨이퍼의 가공 방법에서는, 웨이퍼 분할 공정은 종래 기술과 같이 상기 분할 홈을 형성하는 절삭 블레이드의 폭을 초과하여 2 조의 레이저 가공 홈을 형성할 필요가 없기 때문에, 분할 예정 라인의 폭을 좁게 하는 것이 가능해지고, 1 장의 웨이퍼에 형성할 수 있는 이미지 센서의 양을 증가시킬 수 있어 생산성의 향상을 도모할 수 있다.
도 1 은 반도체 웨이퍼의 사시도 및 반도체 웨이퍼의 요부 확대 단면도.
도 2 는 보호 부재 첩착 공정의 설명도.
도 3 은 이면 연삭 공정의 설명도.
도 4 는 분할 홈 형성 공정을 실시하기 위한 절삭 장치의 요부 사시도.
도 5 는 분할 홈 형성 공정의 설명도.
도 6 은 웨이퍼 분할 공정을 실시하기 위한 레이저 가공 장치의 요부 사시도.
도 7 은 웨이퍼 분할 공정의 설명도.
도 8 은 웨이퍼 지지 공정의 설명도.
도 9 는 픽업 공정을 실시하기 위한 픽업 장치의 사시도.
도 10 은 이미지 센서 분리 공정의 설명도.
이하, 본 발명에 의한 웨이퍼의 가공 방법에 대해 첨부 도면을 참조하여, 상세하게 설명한다.
도 1 의 (a) 및 (b) 에는, 본 발명에 의한 웨이퍼의 가공 방법에 의해 개개의 이미지 센서로 분할되는 반도체 웨이퍼 (2) 의 사시도 및 그 요부 확대 단면도가 도시되어 있다. 반도체 웨이퍼 (2) 는, 예를 들어 두께가 600 ㎛ 인 실리콘 등의 기판 (20) 의 표면 (20a) 에 절연막과 기능막이 적층된 기능층 (21) 이 형성되어 있고, 이 기능층 (21) 에 격자상으로 형성된 복수의 분할 예정 라인 (22) 에 의해 구획된 복수의 영역에 CMOS 나 CCD 등의 이미지 센서 (23) 가 형성되어 있다. 또한, 본 실시형태에 있어서는, 기능층 (21) 은 두께가 10 ㎛ 로 설정되어 있고, 기능층 (21) 을 형성하는 절연막은 SiO2 막 또는 SiOF, BSG (SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막 (Low－k 막) 으로 되어 있다. 또한, 이미지 센서 (23) 의 크기는 17 ㎜ × 13 ㎜ 로 설정되어 있다.
상기 서술한 반도체 웨이퍼 (2) 를 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 대해 설명한다. 먼저, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 에 적층된 기능층 (21) 의 표면 (21a) 에, 이미지 센서 (23) 를 보호하기 위해서 도 2 에 나타내는 바와 같이 보호 부재 (3) 를 첩착한다 (보호 부재 첩착 공정). 또한, 보호 부재 (3) 는, 본 실시형태에 있어서는 예를 들어 두께가 100 ㎛ 인 폴리염화비닐 (PVC) 로 이루어지는 시트상 기재의 표면에 아크릴 수지계의 점착층이 두께 5 ㎛ 정도 도포된 보호 테이프가 이용되고 있다. 또 보호 부재로는, 유리 기판 등의 강성을 갖는 하드 플레이트를 사용할 수 있다.
상기 서술한 보호 부재 첩착 공정을 실시했으면, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면을 연삭하여 반도체 웨이퍼 (2) 를 소정의 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 3 의 (a) 에 나타내는 연삭 장치 (4) 를 사용하여 실시한다. 도 3 의 (a) 에 나타내는 연삭 장치 (4) 는, 피가공물을 유지하는 척 테이블 (41) 과, 그 척 테이블 (41) 에 유지된 피가공물을 연삭하는 연삭 수단 (42) 을 구비하고 있다. 척 테이블 (41) 은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 3 의 (a) 에 있어서 화살표 (41a) 로 나타내는 방향으로 회전된다. 연삭 수단 (42) 은, 스핀들 하우징 (421) 과, 그 스핀들 하우징 (421) 에 자유롭게 회전할 수 있도록 지지되고 도시하지 않은 회전 구동 기구에 의해 회전되는 스핀들 (422) 과, 그 스핀들 (422) 의 하단에 장착된 마운터 (423) 와, 그 마운터 (423) 의 하면에 장착된 연삭 휠 (424) 을 구비하고 있다. 이 연삭 휠 (424) 은, 원환상의 기대 (425) 와, 그 기대 (425) 의 하면에 환상으로 장착된 연삭 지석 (426) 으로 되어 있고, 기대 (425) 가 마운터 (423) 의 하면에 체결 볼트 (427) 에 의해 장착되어 있다.
상기 연삭 장치 (4) 를 사용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 3 의 (a) 에 나타내는 바와 같이 척 테이블 (41) 의 상면 (유지면) 에 상기 보호 부재 첩착 공정이 실시된 반도체 웨이퍼 (2) 의 보호 부재 (3) 측을 재치 (載置) 한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블 (41) 상에 반도체 웨이퍼 (2) 를 보호 부재 (3) 를 개재하여 흡인 유지한다 (웨이퍼 유지 공정). 따라서, 척 테이블 (41) 상에 유지된 반도체 웨이퍼 (2) 는, 기판 (20) 의 이면 (20b) 이 상측이 된다. 이와 같이 척 테이블 (41) 상에 반도체 웨이퍼 (2) 를 보호 부재 (3) 를 개재하여 흡인 유지했으면, 척 테이블 (41) 을 도 3 의 (a) 에 있어서 화살표 (41a) 로 나타내는 방향으로 예를 들어 300 rpm 으로 회전하면서, 연삭 수단 (42) 의 연삭 휠 (424) 을 도 3 의 (a) 에 있어서 화살표 (424a) 로 나타내는 방향으로 예를 들어 6000 rpm 으로 회전시켜, 도 3 의 (b) 에 나타내는 바와 같이 연삭 지석 (426) 을 피가공면인 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면 (20b) 에 접촉시키고, 연삭 휠 (424) 을 도 3 의 (a) 및 (b) 에 있어서 화살표 (424b) 로 나타내는 바와 같이 예를 들어 1 ㎛/초의 연삭 이송 속도로 하방 (척 테이블 (41) 의 유지면에 대해 수직인 방향) 으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면 (20b) 이 연삭되어 반도체 웨이퍼 (2) 는 소정의 두께로 형성된다. 또한, 본 실시형태에 있어서는, 기판 (20) 의 두께가 100 ㎛ 가 되도록 설정되어 있고, 따라서 반도체 웨이퍼 (2) 는 기능층 (21) 의 두께 (10 ㎛) 를 더한 110 ㎛ 의 두께로 형성된다.
상기 서술한 이면 연삭 공정을 실시했으면, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면 (20b) 측으로부터 분할 예정 라인 (22) 과 대응하는 영역에 절삭 블레이드를 위치 부여하여 기능층에 이르지 않은 기판의 일부를 남겨 분할 홈을 형성하는 분할 홈 형성 공정을 실시한다. 이 분할 홈 형성 공정은, 도 4 에 나타내는 절삭 장치 (5) 를 사용하여 실시한다. 도 4 에 나타내는 절삭 장치 (5) 는, 피가공물을 유지하는 피가공물 유지 수단으로서의 척 테이블 (51) 과, 그 척 테이블 (51) 의 상면인 유지면에 유지된 피가공물을 절삭하는 절삭 수단 (52) 과, 그 척 테이블 (51) 에 유지된 피가공물을 촬상하는 촬상 수단 (53) 을 구비하고 있다. 척 테이블 (51) 은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 4 에 있어서 화살표 X 로 나타내는 가공 이송 방향으로 이동됨과 함께, 도시하지 않은 할출 (割出) 이송 수단에 의해 화살표 Y 로 나타내는 할출 이송 방향으로 이동되도록 되어 있다.
상기 절삭 수단 (52) 은, 실질상 수평으로 배치된 스핀들 하우징 (521) 과, 그 스핀들 하우징 (521) 에 자유롭게 회전할 수 있도록 지지된 스핀들 (522) 과, 그 스핀들 (522) 의 선단부에 장착된 절삭 블레이드 (523) 를 포함하고 있고, 스핀들 (522) 이 스핀들 하우징 (521) 내에 배치 형성된 도시하지 않은 서보 모터에 의해 화살표 (523a) 로 나타내는 방향으로 회전되도록 되어 있다. 절삭 블레이드 (523) 는, 알루미늄에 의해 형성된 원반상의 기대 (524) 와, 그 기대 (524) 의 측면 외주부에 장착된 환상 절단날 (525) 로 되어 있다. 환상 절단날 (525) 은, 기대 (524) 의 측면 외주부에 입경이 3 ∼ 4 ㎛ 인 다이아몬드 지립을 니켈 도금으로 굳힌 전기 주조 블레이드로 되어 있고, 본 실시형태에 있어서는 두께가 30 ㎛ 이며 외경이 50 ㎜ 로 형성되어 있다.
상기 촬상 수단 (53) 은, 스핀들 하우징 (521) 의 선단부에 장착되어 있고, 본 실시형태에 있어서는 가시광선에 의해 촬상하는 통상적인 촬상 소자 (CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 그 적외선 조명 수단에 의해 조사된 적외선을 인식하는 광학계와, 그 광학계에 의해 인식된 적외선에 대응한 전기 신호를 출력하는 촬상 소자 (적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
상기 서술한 절삭 장치 (5) 를 사용하여 분할 홈 형성 공정을 실시하기 위해서는, 도 4 에 나타내는 바와 같이 척 테이블 (51) 의 상면인 유지면 상에 상기 보호 부재 첩착 공정이 실시된 반도체 웨이퍼 (2) 의 보호 부재 (3) 측을 재치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블 (51) 상에 반도체 웨이퍼 (2) 를 보호 부재 (3) 를 개재하여 흡착 유지한다 (웨이퍼 유지 공정). 따라서, 척 테이블 (51) 상에 유지된 반도체 웨이퍼 (2) 는, 기판 (20) 의 이면 (20b) 이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼 (2) 를 흡인 유지한 척 테이블 (51) 은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단 (53) 의 바로 아래에 위치 부여된다.
척 테이블 (51) 이 촬상 수단 (53) 의 바로 아래에 위치 부여되면, 촬상 수단 (53) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼 (2) 의 절삭해야 할 영역을 검출하는 얼라인먼트 공정을 실행한다. 즉, 촬상 수단 (53) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼 (2) 의 제 1 방향에 형성되어 있는 분할 예정 라인 (22) 과 대응하는 영역과, 절삭 블레이드 (523) 의 위치 맞춤을 실시하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 절삭 블레이드 (523) 에 의한 절삭 영역의 얼라인먼트를 수행한다 (얼라인먼트 공정). 또, 반도체 웨이퍼 (2) 에 상기 제 1 방향과 직교하는 방향에 형성된 분할 예정 라인 (22) 과 대응하는 영역에 대해서도, 동일하게 절삭 블레이드 (523) 에 의한 절삭 위치의 얼라인먼트가 수행된다. 이 때, 반도체 웨이퍼 (2) 의 분할 예정 라인 (22) 이 형성되어 있는 기능층 (21) 의 표면은 하측에 위치하고 있지만, 촬상 수단 (53) 이 상기 서술한 바와 같이 적외선 조명 수단과 적외선을 인식하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자 (적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 웨이퍼를 구성하는 기판 (20) 의 이면 (20b) 으로부터 비쳐 보아 분할 예정 라인 (22) 을 촬상할 수 있다.
이상과 같이 하여 척 테이블 (51) 상에 유지되어 있는 반도체 웨이퍼 (2) 의 분할 예정 라인 (22) 과 대응하는 영역을 검출하고, 절삭 영역의 얼라인먼트가 실시되었으면, 반도체 웨이퍼 (2) 를 유지한 척 테이블 (51) 을 절삭 영역의 절삭 개시 위치로 이동한다. 이 때, 도 5 의 (a) 로 나타내는 바와 같이 반도체 웨이퍼 (2) 는 절삭해야 할 분할 예정 라인 (22) 과 대응하는 영역의 일단 (도 5 의 (a) 에 있어서 좌단) 이 절삭 블레이드 (523) 의 바로 아래보다 소정량 우측에 위치하도록 위치 부여된다.
이와 같이 하여 척 테이블 (51), 즉 반도체 웨이퍼 (2) 가 절삭 가공 영역의 절삭 개시 위치에 위치 부여되었으면, 절삭 블레이드 (523) 를 도 5(a) 에 있어서 이점쇄선으로 나타내는 대기 위치로부터 화살표 (Z1) 로 나타내는 바와 같이 하방으로 절입 이송하고, 도 5 의 (a) 에 있어서 실선으로 나타내는 바와 같이 소정의 절입 깊이 위치에 위치 부여한다. 이 절입 깊이 위치는, 도 5 의 (a) 및 도 5 의 (c) 에 나타내는 바와 같이 절삭 블레이드 (523) 의 하단이 반도체 웨이퍼 (2) 를 구성하는 기능층 (21) 에 이르지 않은 위치 (예를 들어, 기능층으로부터 10 ∼ 5 ㎛ 남기기 위해서 기판 (20) 의 이면 (20b) 으로부터 90 ∼ 95 ㎛ 의 위치) 에 설정되어 있다.
다음으로, 절삭 블레이드 (523) 를 도 5 의 (a) 에 있어서 화살표 (523a) 로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블 (51) 을 도 5 의 (a) 에 있어서 화살표 (X1) 로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 척 테이블 (51) 이 도 5 의 (b) 로 나타내는 바와 같이 분할 예정 라인 (22) 에 대응하는 위치의 타단 (도 5 의 (b) 에 있어서 우단) 이 절삭 블레이드 (523) 의 바로 아래보다 소정량 좌측에 위치할 때까지 도달하면, 척 테이블 (51) 의 이동을 정지한다. 이와 같이 척 테이블 (51) 을 절삭 이송함으로써, 도 5 의 (d) 로 나타내는 바와 같이 반도체 웨이퍼 (2) 의 기판 (20) 에는 이면 (20b) 으로부터 표면 (20a) 측에 일부 (201) 를 남기고 분할 홈 (24) 이 형성된다 (분할 홈 형성 공정).
다음으로, 절삭 블레이드 (523) 를 도 5 의 (b) 에 있어서 화살표 (Z2) 로 나타내는 바와 같이 상승시켜 이점쇄선으로 나타내는 대기 위치에 위치 부여하고, 척 테이블 (51) 을 도 5 의 (b) 에 있어서 화살표 (X2) 로 나타내는 방향으로 이동하여, 도 5 의 (a) 에 나타내는 위치로 되돌린다. 그리고, 척 테이블 (51) 을 지면에 수직인 방향 (할출 이송 방향) 으로 분할 예정 라인 (22) 의 간격에 상당하는 양만큼 할출 이송하고, 다음으로 절삭해야 할 분할 예정 라인 (22) 에 대응하는 영역을 절삭 블레이드 (523) 와 대응하는 위치에 위치 부여한다. 이와 같이 하여, 다음으로 절삭해야 할 분할 예정 라인 (22) 에 대응하는 영역을 절삭 블레이드 (523) 와 대응하는 위치에 위치 부여했으면, 상기 서술한 분할 홈 형성 공정을 실시한다.
또한, 상기 분할 홈 형성 공정은, 예를 들어 이하의 가공 조건에서 실시된다.
절삭 블레이드 : 외경 50 ㎜, 두께 20 ㎛
절삭 블레이드의 회전 속도 : 20000 rpm
절삭 이송 속도 : 50 ㎜/초
상기 서술한 분할 홈 형성 공정을 반도체 웨이퍼 (2) 에 제 1 방향에 형성된 모든 분할 예정 라인 (22) 에 대응하는 영역에 실시했으면, 척 테이블 (51) 을 90 도 회전 이동시켜, 상기 제 1 방향에 형성된 분할 예정 라인 (22) 에 대해 직교하는 방향으로 연장되는 분할 예정 라인 (23) 을 따라 상기 분할 홈 형성 공정을 실시한다.
상기 서술한 바와 같이 분할 홈 형성 공정을 실시했으면, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면측으로부터 분할 홈 (24) 의 바닥을 따라 기판 (20) 및 기능층 (21) 에 대해 흡수성을 갖는 파장의 레이저 광선을 조사하고, 잔존되어 있는 기판 (20) 의 일부 및 기능층 (21) 을 절단하는 웨이퍼 분할 공정을 실시한다. 이 웨이퍼 분할 공정은, 도 6 에 나타내는 레이저 가공 장치 (6) 를 사용하여 실시한다. 도 6 에 나타내는 레이저 가공 장치 (6) 는, 피가공물을 유지하는 피가공물 유지 수단으로서의 척 테이블 (61) 과, 그 척 테이블 (61) 의 상면인 유지면 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단 (62) 과, 척 테이블 (61) 상에 유지된 피가공물을 촬상하는 촬상 수단 (63) 을 구비하고 있다. 척 테이블 (61) 은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 이동 기구에 의해 도 6 에 있어서 화살표 (X) 로 나타내는 가공 이송 방향 및 화살표 (Y) 로 나타내는 할출 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단 (62) 은, 실질상 수평으로 배치된 원통 형상의 케이싱 (621) 의 선단에 장착된 집광기 (622) 로부터 펄스 레이저 광선을 조사한다. 또, 상기 레이저 광선 조사 수단 (62) 을 구성하는 케이싱 (621) 의 선단부에 장착된 촬상 수단 (63) 은, 피가공물을 조명하는 조명 수단과, 그 조명 수단에 의해 조명된 영역을 인식하는 광학계와, 그 광학계에 의해 인식된 이미지를 촬상하는 촬상 소자 (CCD) 등을 구비하고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
상기 서술한 레이저 가공 장치 (6) 를 사용하여 실시하는 웨이퍼 분할 공정에 대해, 도 6 및 도 7 을 참조하여 설명한다. 이 웨이퍼 분할 공정은, 먼저 도 6 에 나타내는 레이저 가공 장치 (6) 의 척 테이블 (61) 의 상면인 유지면 상에 상기 분할 홈 형성 공정이 실시된 반도체 웨이퍼 (2) 의 보호 부재 (3) 측을 재치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블 (61) 상에 반도체 웨이퍼 (2) 를 보호 부재 (3) 를 개재하여 흡인 유지한다 (웨이퍼 유지 공정). 따라서, 척 테이블 (61) 상에 유지된 반도체 웨이퍼 (2) 는, 기판 (20) 의 이면 (20b) 이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼 (2) 를 흡인 유지한 척 테이블 (61) 은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단 (53) 의 바로 아래에 위치가 부여된다.
척 테이블 (61) 이 촬상 수단 (63) 의 바로 아래에 위치 부여되면, 촬상 수단 (63) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼 (2) 의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단 (63) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면 (20b) 측으로부터 제 1 방향에 형성된 분할 홈 (24) 과, 그 분할 홈 (24) 을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단 (62) 의 집광기 (622) 의 위치 맞춤을 실시하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라인먼트를 수행한다 (얼라인먼트 공정). 또, 반도체 웨이퍼 (2) 에 상기 제 1 방향과 직교하는 방향에 형성된 분할 홈 (24) 에 대해서도, 동일하게 레이저 광선 조사 위치의 얼라인먼트가 수행된다.
상기 서술한 얼라인먼트 공정을 실시했으면, 도 7 의 (a) 로 나타내는 바와 같이 척 테이블 (61) 을 레이저 광선을 조사하는 레이저 광선 조사 수단 (62) 의 집광기 (622) 가 위치하는 레이저 광선 조사 영역으로 이동하고, 소정의 분할 홈 (24) 을 집광기 (622) 의 바로 아래에 위치 부여한다. 이 때, 도 7 의 (a) 로 나타내는 바와 같이 반도체 웨이퍼 (2) 는, 분할 홈 (24) 의 일단 (도 7 의 (a) 에 있어서 좌단) 이 집광기 (622) 의 바로 아래에 위치하도록 위치 부여된다. 그리고, 도 7 의 (c) 에 나타내는 바와 같이 집광기 (622) 로부터 조사되는 펄스 레이저 광선 (LB) 의 집광점 (P) 을 분할 홈 (24) 의 바닥면 부근에 맞춘다. 다음으로, 레이저 광선 조사 수단 (62) 의 집광기 (622) 로부터 기판 (20) 및 기능층 (21) 에 대해 흡수성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블 (61) 을 도 7 의 (a) 에 있어서 화살표 (X1) 로 나타내는 방향으로 소정의 가공 이송 속도로 이동시킨다. 그리고, 도 7 의 (b) 로 나타내는 바와 같이 분할 홈 (24) 의 타단 (도 7 의 (b) 에 있어서 우단) 이 집광기 (622) 의 바로 아래 위치에 도달하면, 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블 (61) 의 이동을 정지한다 (웨이퍼 분할 공정).
상기 서술한 웨이퍼 분할 공정을 실시함으로써, 도 7 의 (d) 에 나타내는 바와 같이 반도체 웨이퍼 (2) 에는 상기 분할 홈 형성 공정에 있어서 잔존되어 있는 기판 (20) 의 일부 (201) 및 기능층 (21) 에 레이저 가공 홈 (25) 이 형성된다. 이 결과, 상기 분할 홈 형성 공정에 있어서 잔존되어 있는 기판 (20) 의 일부 (201) 및 기능층 (21) 은, 레이저 가공 홈 (25) 에 의해 절단된다.
다음으로, 척 테이블 (61) 을 지면에 수직인 방향 (할출 이송 방향) 으로 분할 홈 (24) 의 간격만큼 (분할 예정 라인 (22) 의 간격에 상당한다) 이동한다. 그리고, 레이저 광선 조사 수단 (62) 의 집광기 (622) 로부터 펄스 레이저 광선을 조사하면서 척 테이블 (61) 을 도 7 의 (b) 에 있어서 화살표 (X2) 로 나타내는 방향으로 소정의 가공 이송 속도로 이동시키고, 도 7 의 (a) 에 나타내는 위치에 도달하면 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블 (61) 의 이동을 정지한다. 이와 같이 웨이퍼 분할 공정을 실시함으로써, 도 7 의 (d) 에 나타내는 바와 같이 반도체 웨이퍼 (2) 에는 상기 분할 홈 형성 공정에 있어서 잔존되어 있는 기판 (20) 의 일부 (201) 및 기능층 (21) 에 레이저 가공 홈 (25) 이 형성되고, 상기 분할 홈 형성 공정에 있어서 잔존되어 있는 기판 (20) 의 일부 (201) 및 기능층 (21) 은, 레이저 가공 홈 (25) 에 의해 절단된다.
또한, 상기 웨이퍼 분할 공정에 있어서의 가공 조건은, 예를 들어 다음과 같이 설정되어 있다.
광원 : YAG 펄스 레이저
파장 : 355 ㎚
반복 주파수 : 20 kHz
평균 출력 : 2 W
집광 스폿경 : Φ8 ㎛
집광 렌즈의 NA : 0.05
가공 이송 속도 : 100 ㎜/초
상기 서술한 바와 같이 제 1 방향에 형성된 모든 분할 홈 (24) 을 따라 상기 웨이퍼 분할 공정을 실시했으면, 척 테이블 (61) 을 90 도 회전 이동시켜, 상기 제 1 방향에 형성된 분할 홈 (24) 에 대해 직교하는 방향으로 연장되는 분할 홈 (24) 을 따라 상기 웨이퍼 분할 공정을 실시한다. 이 결과, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 및 기능층 (21) 에는 분할 예정 라인 (22) 을 따라 보호 부재 (3) 에 이르는 레이저 가공 홈 (25) 이 형성되고, 반도체 웨이퍼 (2) 는 개개의 이미지 센서 (23) 로 분할된다.
상기 서술한 웨이퍼 분할 공정은, 레이저 가공 장치 (6) 의 척 테이블 (61) 의 상면인 유지면 상에 상기 분할 홈 형성 공정이 실시된 반도체 웨이퍼 (2) 의 보호 부재 (3) 측을 유지하고, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면측으로부터 분할 홈 (24) 의 바닥을 따라 기판 (20) 및 기능층 (21) 에 대해 흡수성을 갖는 파장의 레이저 광선을 조사하고, 보호 부재 (3) 에 이르는 레이저 가공 홈 (25) 을 형성하므로, 비교적 큰 파편이 비산되어도 반도체 웨이퍼 (2) 의 표면에 형성된 이미지 센서 (23) 에 낙하하는 것은 전무하며, 이미지 센서 (23) 를 구성하는 섬세한 화소에 데미지를 주지는 않고, 이미지 센서의 품질을 저하시킨다는 문제가 해소된다.
또, 상기 서술한 웨이퍼 분할 공정은, 상기 분할 홈 형성 공정에 있어서 잔존되어 있는 기판 (20) 의 일부 (201) 및 기능층 (21) 에 레이저 가공 홈 (25) 을 형성함으로써 절단하므로, 절단하는 두께가 15 ∼ 20 ㎛ (기능층 10 ㎛ ＋ 5 ∼ 10 ㎛) 로 얇기 때문에, 레이저 광선의 조사에 의해 완전 절단할 수 있다.
또한, 상기 서술한 웨이퍼 분할 공정은, 종래 기술과 같이 상기 분할 홈 (24) 을 형성하는 절삭 블레이드 (523) 의 폭을 초과하여 2 조의 레이저 가공 홈을 형성할 필요가 없기 때문에, 분할 예정 라인의 폭을 좁게 하는 것이 가능해지고, 1 장의 웨이퍼에 형성할 수 있는 이미지 센서의 양을 증가시킬 수 있어 생산성의 향상을 도모할 수 있다.
다음으로, 웨이퍼 분할 공정이 실시된 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면을 환상 프레임의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프의 표면에 첩착함과 함께 반도체 웨이퍼 (2) 의 표면에 첩착되어 있는 보호 부재 (3) 를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도 8(a) 에 나타내는 바와 같이, 환상 프레임 (7) 의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프 (70) 의 표면에 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면 (20b) 을 첩착하고, 도 8(b) 에 나타내는 바와 같이 반도체 웨이퍼 (2) 를 구성하는 기능층 (21) 의 표면에 첩착되어 있는 보호 부재 (3) 를 박리한다. 따라서, 점착 테이프 (70) 의 표면에 첩착된 반도체 웨이퍼 (2) 는, 도 8(b) 에 나타내는 바와 같이 반도체 웨이퍼 (2) 를 구성하는 기능층 (21) 의 표면 (21a) 이 상측이 된다. 또한, 점착 테이프 (70) 는, 예를 들어 두께 100 ㎛ 의 폴리에틸렌 필름의 표면에 점착제가 도포되어 있다. 또한, 도 8(a) 및 (b) 에 나타내는 실시형태에 있어서는, 환상 프레임 (7) 에 외주부가 장착된 점착 테이프 (70) 의 표면에 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면을 첩착하는 예를 나타냈지만, 반도체 웨이퍼 (2) 를 구성하는 기판 (20) 의 이면에 점착 테이프 (70) 를 첩착함과 함께 점착 테이프 (70) 의 외주부를 환상 프레임 (7) 에 동시에 장착해도 된다.
상기 서술한 웨이퍼 지지 공정을 실시했으면, 점착 테이프 (70) 에 첩착되어 있는 반도체 웨이퍼 (2) 가 개개로 분할된 이미지 센서 (23) 를 픽업하는 픽업 공정을 실시한다. 이 픽업 공정은, 도 9 에 나타내는 픽업 장치 (8) 를 사용하여 실시한다. 도 9 에 나타내는 픽업 장치 (8) 는, 상기 환상 프레임 (7) 을 유지하는 프레임 유지 수단 (81) 과, 그 프레임 유지 수단 (81) 에 유지된 환상 프레임 (7) 에 장착된 점착 테이프 (70) 를 확장하는 테이프 확장 수단 (82) 과, 픽업 콜렛 (83) 을 구비하고 있다. 프레임 유지 수단 (81) 은, 환상 프레임 유지 부재 (811) 와, 그 프레임 유지 부재 (811) 의 외주에 배치 형성된 고정 수단으로서의 복수의 클램프 (812) 로 이루어져 있다. 프레임 유지 부재 (811) 의 상면은 환상 프레임 (7) 을 재치하는 재치면 (811a) 을 형성하고 있고, 이 재치면 (811a) 상에 환상 프레임 (7) 이 재치된다. 그리고, 재치면 (811a) 상에 재치된 환상 프레임 (7) 은, 클램프 (812) 에 의해 프레임 유지 부재 (811) 에 고정된다. 이와 같이 구성된 프레임 유지 수단 (81) 은, 테이프 확장 수단 (82) 에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.
테이프 확장 수단 (82) 은, 상기 환상 프레임 유지 부재 (811) 의 내측에 배치 형성되는 확장 드럼 (821) 을 구비하고 있다. 이 확장 드럼 (821) 은, 환상 프레임 (7) 의 내경보다 작고 그 환상 프레임 (7) 에 장착된 점착 테이프 (70) 에 첩착되는 반도체 웨이퍼 (2) 의 외경보다 큰 내경 및 외경을 갖고 있다. 또, 확장 드럼 (821) 은, 하단에 지지 플랜지 (822) 를 구비하고 있다. 본 실시형태에 있어서의 테이프 확장 수단 (82) 은, 상기 환상 프레임 유지 부재 (811) 를 상하 방향으로 진퇴 가능한 지지 수단 (823) 을 구비하고 있다. 이 지지 수단 (823) 은, 상기 지지 플랜지 (822) 상에 배치 형성된 복수의 에어 실린더 (823a) 로 되어 있고, 그 피스톤 로드 (823b) 가 상기 환상 프레임 유지 부재 (811) 의 하면에 연결된다. 이와 같이 복수의 에어 실린더 (823a) 로 이루어지는 지지 수단 (823) 은, 도 10 의 (a) 에 나타내는 바와 같이 환상 프레임 유지 부재 (811) 를 재치면 (811a) 이 확장 드럼 (821) 의 상단과 대략 동일 높이가 되는 기준 위치와, 도 10 의 (b) 에 나타내는 바와 같이 확장 드럼 (821) 의 상단보다 소정량 하방의 확장 위치 사이를 상하 방향으로 이동시킨다.
이상과 같이 구성된 픽업 장치 (8) 를 사용하여 실시하는 픽업 공정에 대해 도 10 을 참조하여 설명한다. 즉, 개개의 이미지 센서 (23) 로 분할된 반도체 웨이퍼 (2) 가 첩착되어 있는 점착 테이프 (70) 가 장착된 환상 프레임 (7) 을, 도 10 의 (a) 에 나타내는 바와 같이 프레임 유지 수단 (81) 을 구성하는 프레임 유지 부재 (811) 의 재치면 (811a) 상에 재치하고, 클램프 (812) 에 의해 프레임 유지 부재 (811) 에 고정시킨다 (프레임 유지 공정). 이 때, 프레임 유지 부재 (811) 는 도 10 의 (a) 에 나타내는 기준 위치에 위치 부여되어 있다. 다음으로, 테이프 확장 수단 (82) 을 구성하는 지지 수단 (823) 으로서의 복수의 에어 실린더 (823a) 를 작동하여, 환상 프레임 유지 부재 (811) 를 도 10 의 (b) 에 나타내는 확장 위치에 하강시킨다. 따라서, 프레임 유지 부재 (811) 의 재치면 (811a) 상에 고정되어 있는 환상 프레임 (7) 도 하강하기 때문에, 도 10 의 (b) 에 나타내는 바와 같이 환상 프레임 (7) 에 장착된 점착 테이프 (70) 는 확장 드럼 (821) 의 상단 가장자리에 접하여 확장된다 (테이프 확장 공정). 이 결과, 점착 테이프 (70) 에 첩착되어 있는 반도체 웨이퍼 (2) 에는 방사상으로 인장력이 작용하기 때문에, 개개의 이미지 센서 (23) 로 분리됨과 함께 이미지 센서 (23) 사이에 간격 (S) 이 형성된다. 또, 환상 프레임 (7) 에 첩착되어 있는 반도체 웨이퍼 (2) 에 방사상의 인장력이 작용하면, 반도체 웨이퍼 (2) 는 개개의 이미지 센서 (23) 로 분리됨과 함께 이미지 센서 (23) 사이에 간격 (S) 이 형성된다.
다음으로, 도 10 의 (c) 에 나타내는 바와 같이 픽업 콜렛 (83) 을 작동하여 이미지 센서 (23) 를 흡착하고, 점착 테이프 (70) 로부터 박리하여 픽업하고, 도시하지 않은 트레이 또는 다이 본딩 공정에 반송한다. 또한, 픽업 공정에 있어서는, 상기 서술한 바와 같이 점착 테이프 (70) 에 첩착되어 있는 개개의 이미지 센서 (23) 사이의 간극 (S) 이 확대되어 있기 때문에, 인접하는 이미지 센서 (23) 와 접촉하지 않고 용이하게 픽업할 수 있다.
2 : 반도체 웨이퍼
20 : 기판
21 : 기능층
22 : 분할 예정 라인
23 : 이미지 센서
24 : 분할 홈
25 : 레이저 가공 홈
3 : 보호 부재
4 : 연삭 장치
41 : 연삭 장치의 척 테이블
42 : 연삭 수단
426 : 연삭 지석
5 : 절삭 장치
51 : 절삭 장치의 척 테이블
52 : 절삭 수단
523 : 절삭 블레이드
6 : 레이저 가공 장치
61 : 레이저 가공 장치의 척 테이블
62 : 레이저 광선 조사 수단
622 : 집광기
7 : 환상 프레임
70 : 점착 테이프
8 : 픽업 장치
81 : 프레임 유지 수단
82 : 테이프 확장 수단
83 : 픽업 콜렛

Claims (3)

  1. 기판의 표면에 적층된 기능층에 의해 이미지 센서가 형성된 웨이퍼를, 상기 이미지 센서를 구획하는 복수의 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 부재를 첩착하는 보호 부재 첩착 공정과,
    웨이퍼를 구성하는 기판의 이면측으로부터 분할 예정 라인과 대응하는 영역에 절삭 블레이드를 위치 부여하여 기능층에 이르지 않은 기판의 일부를 남겨 분할 홈을 형성하는 분할 홈 형성 공정과,
    상기 분할 홈 형성 공정이 실시된 기판의 이면측으로부터 상기 분할 홈의 바닥을 따라 레이저 광선을 조사하고, 잔존되어 있는 기판의 일부 및 기능층을 절단하는 웨이퍼 분할 공정을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    상기 보호 부재 첩착 공정을 실시한 후, 상기 분할 홈 형성 공정을 실시하기 전에 웨이퍼를 구성하는 기판의 이면을 연삭하여 소정의 두께로 형성하는 이면 연삭 공정을 추가로 구비한, 웨이퍼의 가공 방법.
  3. 제 1 항에 있어서,
    상기 웨이퍼 분할 공정이 실시된 웨이퍼의 이면을 환상 프레임의 내측 개구부를 덮도록 외주부가 장착된 점착 테이프의 표면에 첩착함과 함께 웨이퍼의 표면에 첩착되어 있는 보호 부재를 박리하는 웨이퍼 지지 공정을 추가로 구비한, 웨이퍼의 가공 방법.
KR1020160135025A 2015-10-27 2016-10-18 웨이퍼의 가공 방법 KR20170049397A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-210772 2015-10-27
JP2015210772A JP2017084932A (ja) 2015-10-27 2015-10-27 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170049397A true KR20170049397A (ko) 2017-05-10

Family

ID=58559062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135025A KR20170049397A (ko) 2015-10-27 2016-10-18 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US9698301B2 (ko)
JP (1) JP2017084932A (ko)
KR (1) KR20170049397A (ko)
CN (1) CN107017201A (ko)
TW (1) TW201725611A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074083A (ja) * 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP6987443B2 (ja) * 2017-09-08 2022-01-05 株式会社ディスコ ウェーハの加工方法
JP2019115962A (ja) 2017-12-27 2019-07-18 株式会社ディスコ チャックテーブル修正方法及び切削装置
JP7051615B2 (ja) * 2018-06-29 2022-04-11 株式会社ディスコ ウエーハの加工方法
JP2020009791A (ja) * 2018-07-02 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP7191563B2 (ja) * 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163687A (ja) * 1992-11-18 1994-06-10 Mitsubishi Electric Corp 半導体装置のダイシング方法及び装置
JP2005064230A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005244118A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体素子の製造方法およびカメラモジュールの製造方法
JP2006140341A (ja) * 2004-11-12 2006-06-01 Disco Abrasive Syst Ltd ウエーハの分割方法
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP6262006B2 (ja) * 2014-02-10 2018-01-17 株式会社ディスコ ウエーハの加工方法および加工装置
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
TW201725611A (zh) 2017-07-16
US9698301B2 (en) 2017-07-04
CN107017201A (zh) 2017-08-04
JP2017084932A (ja) 2017-05-18
US20170117434A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
KR102272434B1 (ko) 웨이퍼의 가공 방법
TWI656597B (zh) Wafer processing method
JP6078376B2 (ja) ウエーハの加工方法
JP5307612B2 (ja) 光デバイスウエーハの加工方法
KR20170049397A (ko) 웨이퍼의 가공 방법
JP6189208B2 (ja) ウエーハの加工方法
KR20150142597A (ko) 웨이퍼 가공 방법
KR20160072775A (ko) 웨이퍼의 가공 방법
KR20180050225A (ko) 웨이퍼의 가공 방법
JP2011187479A (ja) ウエーハの加工方法
KR20150040760A (ko) 웨이퍼의 가공 방법
JP2013008831A (ja) ウエーハの加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
KR20150141875A (ko) 웨이퍼 가공 방법
JP2017103406A (ja) ウエーハの加工方法
CN108015650B (zh) 晶片的加工方法
KR20160069473A (ko) 웨이퍼의 가공 방법
JP2016086089A (ja) ウエーハの加工方法
JP6401009B2 (ja) ウエーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
JP2014011381A (ja) ウエーハの加工方法
KR20150105210A (ko) 판형물의 가공 방법
JP2010251416A (ja) 半導体装置の製造方法
JP2017011119A (ja) ウエーハの加工方法
JP6346067B2 (ja) ウエーハの加工方法