JP6707292B2 - 積層チップの製造方法 - Google Patents
積層チップの製造方法 Download PDFInfo
- Publication number
- JP6707292B2 JP6707292B2 JP2016203071A JP2016203071A JP6707292B2 JP 6707292 B2 JP6707292 B2 JP 6707292B2 JP 2016203071 A JP2016203071 A JP 2016203071A JP 2016203071 A JP2016203071 A JP 2016203071A JP 6707292 B2 JP6707292 B2 JP 6707292B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- chips
- thickness
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 description 21
- 238000005259 measurement Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000003754 machining Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Dicing (AREA)
Description
本発明は、複数のチップが積層されてなる積層チップの製造方法に関する。
半導体装置の更なる小型化、高集積化を実現するために、複数の半導体チップを厚み方向に重ねて貫通電極（ＴＳＶ：Through Silicon Via）等で接続する３次元実装技術が実用化されている。この技術では、最終的に製造される積層チップの厚みを抑えるために、研削等の方法で薄くなった半導体チップが使用される。
ところで、積層チップを構成する半導体チップの厚みにばらつきがあると、所定の厚みに揃った積層チップを形成するのが難しくなる。そこで、半導体チップとなるウェーハを研削等の方法で薄くする前に、表面側の樹脂層を平坦化して、研削に起因する厚みのばらつきを抑える方法が提案されている（例えば、特許文献１参照）。
しかしながら、上述の方法では、研削装置とは別にバイト切削用の切削装置（バイト切削装置）を用意する必要があるので、製造コストが高くなり易い。また、この方法でも、厚みのばらつきを完全に抑えることはできなかった。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、所定の厚みに揃った積層チップを製造できる新たな積層チップの製造方法を提供することである。
本発明の一態様によれば、複数のチップが積層された積層チップの製造方法であって、ウェーハの裏面を研削してウェーハを薄くし、ウェーハを複数のチップへと分割するチップ形成ステップと、該チップ形成ステップで得られた各チップの厚みを測定する測定ステップと、複数のチップを積層した際に所定の厚みになるように、該測定ステップで測定した各チップの厚みに基づき積層すべき複数のチップを選択して積層するチップ積層ステップと、を備える積層チップの製造方法が提供される。
本発明の一態様において、該チップ形成ステップでは、交差する複数の分割予定ラインに沿ってウェーハに分割用の構造を形成した後、ウェーハの裏面を研削することで、ウェーハを薄くして複数のチップへと分割すると良い。
本発明の一態様に係る積層チップの製造方法では、複数のチップを積層した際に所定の厚みになるように、各チップの厚みに基づき積層すべき複数のチップを選択して積層するので、所定の厚みに揃った積層チップを製造できる。
添付図面を参照して、本発明の一態様に係る実施形態について説明する。本実施形態に係る積層チップの製造方法は、チップ形成ステップ（図２（Ａ）、図２（Ｂ）、図３（Ａ）参照）、測定ステップ（図３（Ｂ）参照）及びチップ積層ステップ（図４（Ａ）、図４（Ｂ）参照）を含む。
チップ形成ステップでは、ウェーハの裏面を研削してウェーハを薄くし、また、ウェーハを複数のチップへと分割する。測定ステップでは、チップ形成ステップで得られた各チップの厚みを測定する。チップ積層ステップでは、各チップの厚みに基づき積層すべき複数のチップを選択して積層する。以下、本実施形態に係る積層チップの製造方法について詳述する。
図１は、本実施形態で用いられるウェーハの構成例を模式的に示す斜視図である。図１に示すように、本実施形態のウェーハ１１は、シリコン（Ｓｉ）等の半導体材料を用いて円盤状に形成されている。ウェーハ１１の表面１１ａ側は、格子状に配列された分割予定ライン（ストリート）１３で複数の領域に区画されており、各領域には、ＩＣ、ＬＳＩ等のデバイス１５が形成されている。
なお、本実施形態では、シリコン等の半導体材料でなる円盤状のウェーハ１１を用いるが、ウェーハ１１の材質、形状、大きさ、構造等に制限はない。例えば、セラミックス、樹脂、金属等の材料でなるウェーハ１１を用いることもできる。同様に、デバイス１５の種類、数量、大きさ、配置等にも制限はない。
本実施形態に係る積層チップの製造方法では、まず、上述したウェーハ１１を分割して複数のチップを形成するチップ形成ステップを行う。図２（Ａ）は、チップ形成ステップにおいてウェーハの表面側に分割用の溝（分割用の構造）が形成される様子を模式的に示す一部断面側面図である。分割用の溝は、例えば、図２（Ａ）に示す切削装置２を用いて形成される。
切削装置２は、ウェーハ１１を吸引、保持するためのチャックテーブル４を備えている。チャックテーブル４は、モータ等の回転駆動源（不図示）に連結されており、鉛直方向に概ね平行な回転軸の周りに回転する。また、チャックテーブル４の下方には、加工送り機構（不図示）が設けられており、チャックテーブル４は、この加工送り機構によって加工送り方向（水平な第１方向）に移動する。
チャックテーブル４の上面の一部は、ウェーハ１１の裏面１１ｂ側を吸引、保持する保持面４ａとなっている。保持面４ａは、チャックテーブル４の内部に形成された吸引路（不図示）等を通じて吸引源（不図示）に接続されている。吸引源の負圧を保持面４ａに作用させることで、ウェーハ１１は、チャックテーブル４に吸引、保持される。
チャックテーブル４の上方には、ウェーハ１１を切削するための切削ユニット６が配置されている。切削ユニット６は、水平方向に概ね平行な回転軸となるスピンドル８を備えている。スピンドル８の一端側には、環状の切削ブレード１０が装着されている。スピンドル８の他端側にはモータ等の回転駆動源（不図示）が連結されており、スピンドル８に装着された切削ブレード１０は、この回転駆動源から伝わる力によって回転する。
切削ユニット６は、昇降機構（不図示）及び割り出し送り機構（不図示）に支持されており、昇降機構によって鉛直方向に移動（昇降）し、割り出し送り機構によって加工送り方向に垂直な割り出し送り方向（水平な第２方向）に移動する。
この切削装置２を用いて分割用の溝を形成する際には、まず、ウェーハ１１の裏面１１ｂ側をチャックテーブル４の保持面４ａに接触させて、吸引源の負圧を作用させる。これにより、ウェーハ１１は、表面１１ａ側が上方に露出した状態でチャックテーブル４に保持される。なお、ウェーハ１１の裏面１１ｂには、予めダイシングテープ等を貼付しておいても良い。
次に、チャックテーブル４を回転させて、任意の分割予定ライン１３を加工送り方向に対して平行にする。更に、チャックテーブル４と切削ユニット６とを相対的に移動させて、切削ブレード１０を、任意の分割予定ライン１３の延長線上に合わせる。その後、回転させた切削ブレード１０の下端を、ウェーハ１１の表面１１ａより低く裏面１１ｂより高い位置まで下降させて、チャックテーブル４を加工送り方向に移動させる。
これにより、切削ブレード１０をウェーハ１１に切り込ませて、対象の分割予定ライン１３に沿う分割用の溝（分割用の構造）１７を形成できる（ハーフカット）。なお、上述の動作は、全ての分割予定ライン１３に沿って分割用の溝１７が形成されるまで繰り返される。
分割用の溝１７を形成した後には、裏面１１ｂを研削してウェーハ１１を薄くし、複数のチップへと分割する。図２（Ｂ）は、チップ形成ステップにおいてウェーハの裏面が研削される様子を模式的に示す一部断面側面図である。裏面１１ｂの研削は、例えば、図２（Ｂ）に示す研削装置２２を用いて行われる。
研削装置２２は、ウェーハ１１を吸引、保持するためのチャックテーブル２４を備えている。チャックテーブル２４は、モータ等の回転駆動源（不図示）に連結されており、鉛直方向に概ね平行な回転軸の周りに回転する。また、チャックテーブル２４の下方には、移動機構（不図示）が設けられており、チャックテーブル２４は、この移動機構によって水平方向に移動する。
チャックテーブル２４の上面の一部は、ウェーハ１１の表面１１ａ側を吸引、保持する保持面２４ａとなっている。保持面２４ａは、チャックテーブル２４の内部に形成された吸引路（不図示）等を通じて吸引源（不図示）に接続されている。吸引源の負圧を保持面２４ａに作用させることで、ウェーハ１１は、チャックテーブル２４に吸引、保持される。
チャックテーブル２４の上方には、研削ユニット２６が配置されている。研削ユニット２６は、昇降機構（不図示）に支持されたスピンドルハウジング（不図示）を備えている。スピンドルハウジングには、スピンドル２８が収容されており、スピンドル２８の下端部には、円盤状のマウント３０が固定されている。
マウント３０の下面には、マウント３０と概ね同径の研削ホイール３２が装着されている。研削ホイール３２は、ステンレス、アルミニウム等の金属材料で形成されたホイール基台３４を備えている。ホイール基台３４の下面には、複数の研削砥石３６が環状に配列されている。
スピンドル２８の上端側（基端側）には、モータ等の回転駆動源（不図示）が連結されており、研削ホイール３２は、この回転駆動源から伝わる力によって、鉛直方向に概ね平行な回転軸の周りに回転する。研削ユニット２６の内部又は近傍には、純水等の研削液をウェーハ１１等に対して供給するためのノズル（不図示）が設けられている。
この研削装置２２を用いてウェーハ１１の裏面１１ｂを研削する前には、上述したウェーハ１１の表面１１ａ側に保護部材を貼付しておく。保護部材２１は、例えば、ウェーハ１１と同等の径を持つ円形のフィルム（テープ）であり、その表面２１ａ側には、粘着力を有する糊層が設けられている。
そのため、この表面２１ａ側を被加工物１１の表面１１ａ側に密着させれば、被加工物１１の表面１１ａ側に保護部材２１を貼付できる。被加工物１１の表面１１ａ側に保護部材２１を貼付することで、研削等の際に加わる衝撃を緩和して、ウェーハ１１の表面１１ａ側に形成されたデバイス１５等を保護できる。なお、ウェーハ１１の裏面１１ｂにダイシングテープ等が貼付されている場合には、これらを除去しておく。
ウェーハ１１の表面１１ａ側に保護部材２１を貼付した後には、ウェーハ１１に貼付されている保護部材２１の裏面２１ｂをチャックテーブル２４の保持面２４ａに接触させて、吸引源の負圧を作用させる。これにより、ウェーハ１１は、裏面１１ｂ側が上方に露出した状態でチャックテーブル２４に吸引、保持される。
次に、チャックテーブル２４を研削ユニット２６の下方に移動させる。そして、図２（Ｂ）に示すように、チャックテーブル２４と研削ホイール３２とをそれぞれ回転させて、研削液をウェーハ１１の裏面１１ｂ等に供給しながらスピンドルハウジング（スピンドル２８、研削ホイール３２）を下降させる。
スピンドルハウジングの下降速度（下降量）は、ウェーハ１１の裏面１１ｂ側に研削砥石３６の下面が押し当てられる程度に調整される。これにより、裏面１１ｂ側を研削して、ウェーハ１１を薄くできる。この研削は、例えば、非接触式の厚み測定器３８（図３（Ｂ）参照）を用いてウェーハ１１の厚みを測定しながら、ウェーハ１１が所定の厚み（仕上げ厚み）に薄くなるまで続けられる。なお、非接触式の厚み測定器３８の代わりに、接触式の厚み測定器を用いても良い。
ウェーハ１１が所定の厚み（仕上げ厚み）まで薄くなると、裏面１１ｂ側には、分割用の溝１７が露出し、ウェーハ１１は、この分割用の溝１７を境に複数のチップへと分割される。図３（Ａ）は、複数のチップへと分割されたウェーハ１１を模式的に示す斜視図である。図３（Ａ）に示すように、ウェーハ１１を分割して複数のチップ１９が得られると、チップ形成ステップは終了する。
チップ形成ステップの後には、各チップ１９の厚みを測定するための測定ステップを行う。図３（Ｂ）は、測定ステップにおいて各チップ１９の厚みが測定される様子を模式的に示す一部断面側面図である。この測定ステップは、引き続き研削装置２２を用いて行われる。
上述のように、チャックテーブル２４の上方には、光を利用した非接触式の厚み測定器３８が配置されている。厚み測定器３８は、測定用の光を放射する光源（不図示）を備えている。この光源は、例えば、ＳＬＤ（スーパールミッセントダイオード）や、ＬＥＤ、ハロゲンランプ等であり、ウェーハ１１を透過する所定の波長範囲で強度分布を持つ光を放射する。
上述のように、測定用の光はウェーハ１１を透過するので、ウェーハ１１に照射された測定用の光の一部がウェーハ１１の裏面１１ｂ側で反射される一方で、ウェーハ１１に照射された測定用の光の別の一部はウェーハ１１の表面１１ａ側で反射される。よって、裏面１１ｂ側で反射された光と表面１１ａ側で反射された光との干渉光は、裏面１１ｂと表面１１ａとの光路差（ウェーハ１１の厚みに相当）等に応じた複数の波長で強め合うことになる。
上述した干渉光は、例えば、厚み測定器３８の内部に設けられた回折格子等でなる分光ユニット（不図示）に入射する。分光ユニットの近傍には、分光ユニットで分光された光の強度分布を検出するラインセンサ（不図示）が配置されている。ラインセンサで取得される干渉光の強度分布に関する情報は、例えば、厚み測定器３８の制御ユニット（不図示）に送られる。
上述のようにしてラインセンサで取得された情報には、複数の波長で強め合う干渉光の分光スペクトルに相当する情報が含まれている。よって、ラインセンサで取得された情報（干渉光の分光スペクトル）を、例えば、制御ユニットでフーリエ変換（代表的には、高速フーリエ変換）等することで、表面１１ａに対する裏面１１ｂの高さ（すなわち、ウェーハ１１の厚み）に関する情報を取得できる。
この厚み測定器３８を用いてチップ１９の厚みを測定する際には、例えば、厚み測定器３８からウェーハ１１の裏面１１ｂに向けて測定用の光を照射しながら、チャックテーブル２４と厚み測定器３８とを相対的に移動させる。これにより、各チップ１９に測定用の光を照射して、その厚みを測定できる。なお、接触式の厚み測定器や、厚み測定器３８とは測定の原理が異なる非接触式の厚み測定器等を用いても良い。例えば、全てのチップ１９の厚みが測定、記録されると、測定ステップは終了する。
測定ステップの後には、各チップ１９の厚みに基づき積層すべき複数のチップ１９を選択して積層するチップ積層ステップを行う。図４（Ａ）は、チップ積層ステップにおいて選択された複数のチップを模式的に示す側面図であり、図４（Ｂ）は、チップ積層ステップにおいて複数のチップが積層された様子を模式的に示す側面図である。
なお、本実施形態では、３個のチップ１９ａ，１９ｂ，１９ｃを厚み方向に重ねて積層チップ３１を製造する場合について説明するが、重ねるチップ１９の数に制限はない。すなわち、２個のチップ１９を重ねて積層チップを製造しても良いし、４個以上のチップ１９を重ねて積層チップを製造しても良い。
例えば、積層チップ３１の厚みがＴに設定されている場合には、測定ステップで測定、記録された各チップ１９の厚みに基づいて、図４（Ａ）に示すように、それぞれの厚みｔ１，ｔ２，ｔ３の和がＴとなる３個のチップ１９ａ，１９ｂ，１９ｃを選択する。これら３個のチップ１９ａ，１９ｂ，１９ｃを重ねて固定することで、図４（Ｂ）に示すように、厚みがＴの積層チップ３１を製造できる。
なお、本実施形態では、チップ１９ａ，１９ｂ，１９ｃの厚みのみを考慮する例について説明しているが、積層チップがチップ以外の構成要素（例えば、各チップを接続する接着剤等）を含む場合には、その構成要素の厚みを考慮した上で、積層すべき複数のチップを選択する。
以上のように、本実施形態に係る積層チップの製造方法では、複数のチップ１９を積層した際に所定の厚みＴになるように、各チップ１９の厚みに基づき積層すべき複数のチップ１９ａ，１９ｂ，１９ｃを選択して積層するので、所定の厚みＴに揃った積層チップ３１を製造できる。
なお、本発明は、上記実施形態の記載に制限されず種々変更して実施可能である。例えば、上記実施形態のチップ形成ステップでは、ウェーハ１１の表面１１ａ側に分割用の溝１７を形成し、その後、ウェーハ１１の裏面１１ｂを研削することで、ウェーハ１１を薄くするとともに複数のチップ１９へと分割しているが、他の方法を用いてウェーハを複数のチップへと分割しても良い。
例えば、透過性のあるレーザービームをウェーハの内部に集光させて、分割の起点となる改質層（分割用の構造）を形成し、その後、ウェーハの裏面を研削することで、ウェーハを薄くするとともに、研削の際に加わる力を利用してウェーハを複数のチップへと分割できる。
同様に、透過性のあるレーザービームをウェーハの内部に集光させて、分割の起点となる改質層を形成し、その後、研削以外の方法で力を付与してウェーハを複数のチップへと分割しても良い。この場合には、分割の起点となる改質層を形成する前に、ウェーハの裏面を研削してウェーハを薄くすることもできる。
また、吸収性のあるレーザービームや切削ブレードを用いてウェーハを切断し、複数のチップへと分割しても良い。なお、この場合には、ウェーハを切断して複数のチップへと分割する前に、ウェーハの裏面を研削してウェーハを薄くすると良い。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ ウェーハ
１１ａ 表面
１１ｂ 裏面
１３ 分割予定ライン（ストリート）
１５ デバイス
１７ 分割用の溝（分割用の構造）
１９，１９ａ，１９ｂ，１９ｃ チップ
２１ 保護部材
２１ａ 表面
２１ｂ 裏面
３１ 積層チップ
２ 切削装置
４ チャックテーブル
４ａ 保持面
６ 切削ユニット
８ スピンドル
１０ 切削ブレード
２２ 研削装置
２４ チャックテーブル
２４ａ 保持面
２６ 研削ユニット
２８ スピンドル
３０ マウント
３２ 研削ホイール
３４ ホイール基台
３６ 研削砥石
３８ 厚み測定器
１１ａ 表面
１１ｂ 裏面
１３ 分割予定ライン（ストリート）
１５ デバイス
１７ 分割用の溝（分割用の構造）
１９，１９ａ，１９ｂ，１９ｃ チップ
２１ 保護部材
２１ａ 表面
２１ｂ 裏面
３１ 積層チップ
２ 切削装置
４ チャックテーブル
４ａ 保持面
６ 切削ユニット
８ スピンドル
１０ 切削ブレード
２２ 研削装置
２４ チャックテーブル
２４ａ 保持面
２６ 研削ユニット
２８ スピンドル
３０ マウント
３２ 研削ホイール
３４ ホイール基台
３６ 研削砥石
３８ 厚み測定器
Claims (2)
- 複数のチップが積層された積層チップの製造方法であって、
ウェーハの裏面を研削してウェーハを薄くし、ウェーハを複数のチップへと分割するチップ形成ステップと、
該チップ形成ステップで得られた各チップの厚みを測定する測定ステップと、
複数のチップを積層した際に所定の厚みになるように、該測定ステップで測定した各チップの厚みに基づき積層すべき複数のチップを選択して積層するチップ積層ステップと、を備えることを特徴とする積層チップの製造方法。 - 該チップ形成ステップでは、交差する複数の分割予定ラインに沿ってウェーハに分割用の構造を形成した後、ウェーハの裏面を研削することで、ウェーハを薄くして複数のチップへと分割することを特徴とする請求項１に記載の積層チップの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016203071A JP6707292B2 (ja) | 2016-10-14 | 2016-10-14 | 積層チップの製造方法 |
| TW106131129A TWI732935B (zh) | 2016-10-14 | 2017-09-12 | 層疊晶片之製造方法 |
| KR1020170132578A KR102315783B1 (ko) | 2016-10-14 | 2017-10-12 | 적층칩의 제조 방법 |
| CN201710945668.7A CN107958848B (zh) | 2016-10-14 | 2017-10-12 | 层叠芯片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016203071A JP6707292B2 (ja) | 2016-10-14 | 2016-10-14 | 積層チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018064078A JP2018064078A (ja) | 2018-04-19 |
| JP6707292B2 true JP6707292B2 (ja) | 2020-06-10 |
Family
ID=61954623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016203071A Active JP6707292B2 (ja) | 2016-10-14 | 2016-10-14 | 積層チップの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6707292B2 (ja) |
| KR (1) | KR102315783B1 (ja) |
| CN (1) | CN107958848B (ja) |
| TW (1) | TWI732935B (ja) |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4704319A (en) * | 1984-11-23 | 1987-11-03 | Irvine Sensors Corporation | Apparatus and method for fabricating modules comprising stacked circuit-carrying layers |
| US4617160A (en) * | 1984-11-23 | 1986-10-14 | Irvine Sensors Corporation | Method for fabricating modules comprising uniformly stacked, aligned circuit-carrying layers |
| TW503531B (en) * | 2000-09-28 | 2002-09-21 | Toshiba Corp | Multi-layered semiconductor apparatus |
| TW479339B (en) * | 2001-03-01 | 2002-03-11 | Advanced Semiconductor Eng | Package structure of dual die stack |
| JP2003007653A (ja) | 2001-06-26 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割システム及び分割方法 |
| JP4769048B2 (ja) * | 2005-08-23 | 2011-09-07 | 株式会社ディスコ | 基板の加工方法 |
| JP2008182015A (ja) | 2007-01-24 | 2008-08-07 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
| JP5059449B2 (ja) * | 2007-03-02 | 2012-10-24 | 株式会社ディスコ | ウェーハの加工方法 |
| JP4875532B2 (ja) * | 2007-04-03 | 2012-02-15 | 株式会社ディスコ | 切削加工装置 |
| JP5122854B2 (ja) * | 2007-04-13 | 2013-01-16 | 株式会社ディスコ | デバイスの研削方法 |
| JP5096556B2 (ja) | 2007-04-17 | 2012-12-12 | アイメック | 基板の薄層化方法 |
| JP4980140B2 (ja) * | 2007-05-25 | 2012-07-18 | 株式会社ディスコ | ウェーハの研削加工方法 |
| JP2013084717A (ja) * | 2011-10-07 | 2013-05-09 | Tokyo Electron Ltd | 三次元実装装置 |
| JP2013138077A (ja) | 2011-12-28 | 2013-07-11 | Tokyo Electron Ltd | 三次元実装装置 |
| JP5930840B2 (ja) * | 2012-05-22 | 2016-06-08 | 株式会社ディスコ | 板状物の加工方法 |
| JP5995616B2 (ja) * | 2012-09-05 | 2016-09-21 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6215544B2 (ja) * | 2013-03-18 | 2017-10-18 | 株式会社ディスコ | ウエーハの加工方法 |
| JP5902114B2 (ja) * | 2013-03-22 | 2016-04-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN103413785B (zh) * | 2013-08-02 | 2015-08-26 | 南通富士通微电子股份有限公司 | 芯片切割方法及芯片封装方法 |
| JP2015041687A (ja) * | 2013-08-21 | 2015-03-02 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2015176937A (ja) | 2014-03-14 | 2015-10-05 | マイクロン テクノロジー， インク． | 半導体装置の製造方法 |
| JP2015233077A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6389660B2 (ja) * | 2014-07-04 | 2018-09-12 | 株式会社ディスコ | 研削方法 |
| JP2016178100A (ja) | 2015-03-18 | 2016-10-06 | マイクロン テクノロジー， インク． | 半導体装置の製造方法 |
-
2016
- 2016-10-14 JP JP2016203071A patent/JP6707292B2/ja active Active
-
2017
- 2017-09-12 TW TW106131129A patent/TWI732935B/zh active
- 2017-10-12 KR KR1020170132578A patent/KR102315783B1/ko active IP Right Grant
- 2017-10-12 CN CN201710945668.7A patent/CN107958848B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107958848A (zh) | 2018-04-24 |
| KR102315783B1 (ko) | 2021-10-20 |
| TWI732935B (zh) | 2021-07-11 |
| CN107958848B (zh) | 2023-07-07 |
| JP2018064078A (ja) | 2018-04-19 |
| TW201826445A (zh) | 2018-07-16 |
| KR20180041592A (ko) | 2018-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102163441B1 (ko) | 웨이퍼의 가공 방법 | |
| US9536787B2 (en) | Wafer processing method | |
| KR102505700B1 (ko) | 웨이퍼의 가공 방법 | |
| US9649775B2 (en) | Workpiece dividing method | |
| JP2017079291A (ja) | ウエーハの加工方法 | |
| JP6707278B2 (ja) | 研削ホイール及び被加工物の研削方法 | |
| JP6821245B2 (ja) | ウェーハの加工方法 | |
| JP2014209523A (ja) | ウェーハの加工方法 | |
| JP2017034129A (ja) | 被加工物の加工方法 | |
| TW201806011A (zh) | 晶圓的加工方法 | |
| JP2018041915A (ja) | ウェーハ及びウェーハの加工方法 | |
| US10431496B2 (en) | Device chip package manufacturing method | |
| JP6707292B2 (ja) | 積層チップの製造方法 | |
| JP6152013B2 (ja) | ウェーハの加工方法 | |
| JP6042662B2 (ja) | ウェーハの加工方法 | |
| JP7334065B2 (ja) | チップの製造方法 | |
| US20200266104A1 (en) | Wafer processing method | |
| JP2019009191A (ja) | ウェーハの加工方法 | |
| JP6824577B2 (ja) | ウェーハの加工方法 | |
| JP6095521B2 (ja) | 分割方法 | |
| JP6137999B2 (ja) | ウェーハの加工方法 | |
| JP2019150925A (ja) | 被加工物の研削方法 | |
| JP6764327B2 (ja) | ワークの加工方法 | |
| JP2017157679A (ja) | パッケージウェーハの製造方法及びパッケージウェーハ | |
| JP6188492B2 (ja) | ウェーハの分割方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6707292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |