CN103413785B - 芯片切割方法及芯片封装方法 - Google Patents

芯片切割方法及芯片封装方法 Download PDF

Info

Publication number
CN103413785B
CN103413785B CN201310335423.4A CN201310335423A CN103413785B CN 103413785 B CN103413785 B CN 103413785B CN 201310335423 A CN201310335423 A CN 201310335423A CN 103413785 B CN103413785 B CN 103413785B
Authority
CN
China
Prior art keywords
chip
hole
insulating barrier
contact pad
conductive trough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310335423.4A
Other languages
English (en)
Other versions
CN103413785A (zh
Inventor
朱海青
石磊
王洪辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201310335423.4A priority Critical patent/CN103413785B/zh
Publication of CN103413785A publication Critical patent/CN103413785A/zh
Application granted granted Critical
Publication of CN103413785B publication Critical patent/CN103413785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种芯片切割方法及芯片封装方法，所述芯片封装方法，包括：提供至少两个芯片结构，所述芯片结构包括芯片和至少位于芯片侧壁的绝缘层，所述芯片结构的绝缘层的侧壁具有导电槽，将所述芯片结构堆叠设置且不同芯片结构的导电槽位置相对应；在所述导电槽内填充导电胶，利用所述导电胶将不同的芯片结构中的电路电学连接。由于所述导电槽形成在绝缘层的侧壁，因此形成在所述导电槽内的导电胶不会与芯片直接接触，不会发生电路短路；且由于所述导电槽与接触焊盘之间通过位于绝缘层表面的金属互连层相连接，所述绝缘层不会影响芯片中其他金属互连结构的版图设计，可以节省金属互连结构所占据的芯片面积，有利于提高芯片的器件集成度。

Description

芯片切割方法及芯片封装方法
技术领域
本发明涉及半导体制作工艺，特别涉及一种芯片切割方法及芯片封装方法。
背景技术
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的芯片结构中增加半导体器件的数量变得越来越困难，因此三维封装，即将多个芯片堆叠封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于引线键合的芯片堆叠（Die Stacking）、封装堆叠（PackageStacking）和基于硅通孔（Through Silicon Via，TSV）的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。更多关于硅通孔的三维堆叠技术请参考公开号为US2012/0083116A1的美国专利文献。
但由于基于硅通孔的三维堆叠技术需要在芯片内形成若干硅通孔，形成所述硅通孔时需要将芯片减薄，但减薄后芯片的机械强度较差，很容易发生变形甚至破损；同时由于所述硅通孔内填充的金属材料为铜，铜与芯片的硅基底的热膨胀系数相差很大，因此会在靠近硅通孔的芯片位置形成应力区，所述应力会影响半导体器件的电学性能，因此在所述应力区内不能形成半导体器件，会造成芯片面积的浪费；同时由于形成硅通孔的工艺要求较高，工艺成本较大。
发明内容
本发明解决的问题是提供一种芯片切割方法及芯片封装方法，既能使芯片实现三维封装且工艺简单。
为解决上述问题，本发明提供一种芯片切割方法，包括：提供晶圆，所述晶圆包括若干芯片和位于芯片之间的切割道，所述芯片具有第一表面和与第一表面相对的第二表面，且芯片的第一表面具有接触焊盘；在所述芯片第二表面对应的晶圆表面贴上第一划片膜；沿着切割道对晶圆进行第一切割，在不同芯片之间形成贯穿整个晶圆厚度的沟槽；在所述沟槽内形成绝缘层；在沟槽对应的绝缘层内形成贯穿所述绝缘层的通孔，直到暴露出第一划片膜，所述通孔的位置与接触焊盘的位置相对应，所述通孔的数量与接触焊盘的数量相对应；在所述接触焊盘表面、绝缘层表面和通孔侧壁表面形成金属互连层，利用所述金属互连层使得接触焊盘和通孔侧壁相连接；沿着所述通孔的中心点对所述沟槽内的绝缘层进行第二切割，所述晶圆被切割成分立的芯片结构，且所述通孔被第二切割后在所述芯片结构的侧壁形成导电槽。
可选的，所述绝缘层还覆盖芯片的第一表面。
可选的，在形成金属互连层之前，去除所述接触焊盘表面的绝缘层。
可选的，所述绝缘层为亲水性树脂层。
可选的，形成所述通孔的方法为激光刻蚀工艺或半导体干法刻蚀工艺。
可选的，形成所述通孔的方法包括：对沟槽对应的绝缘层进行第一刻蚀，形成第一通孔，所述第一通孔的深度小于沟槽对应的绝缘层的总厚度；在晶圆的另一表面对第一通孔对应位置的绝缘层进行第二刻蚀，将所述绝缘层刻穿，形成所述通孔。
可选的，形成所述通孔的方法包括：对沟槽对应的绝缘层进行刻蚀，将所述绝缘层刻穿，形成所述通孔。
可选的，形成所述金属互连层的方法包括：在所述接触焊盘表面、绝缘层顶部表面和通孔侧壁形成金属籽晶层，在所述芯片第一表面对应的晶圆表面形成图形化的光刻胶层，所述图形化的光刻胶层定义了接触焊盘与通孔之间的金属互连层的位置；在所述图形化的光刻胶层暴露出的金属籽晶层表面形成金属互连层；依次去除所述图形化的光刻胶层及对应位置的金属籽晶层。
本发明还提供了一种芯片封装方法，包括：提供至少两个利用上述芯片切割方法切割获得的芯片结构，所述芯片结构的侧壁具有导电槽，将所述芯片结构堆叠设置且堆叠的芯片结构的导电槽位置相对应；在所述导电槽内填充导电胶，利用所述导电胶将堆叠的芯片结构中的电路电学连接。
可选的，在所述堆叠的芯片结构之间设置装片膜，利用所述装片膜将不同芯片结构相粘结。
与现有技术相比，本发明的技术方案具有以下优点：
在对晶圆进行第一切割，在不同芯片之间形成沟槽后，至少在所述沟槽内形成绝缘层，使得第二切割后形成的芯片结构在芯片的侧壁形成有绝缘层，且所述绝缘层的侧壁形成有导电槽。由于所述导电槽形成在绝缘层的侧壁，因此后续在形成在所述导电槽内的导电胶不会与芯片直接接触，不会发生电路短路；且由于所述导电槽与接触焊盘之间通过位于绝缘层表面的金属互连层相连接，所述绝缘层不会影响芯片中其他金属互连结构的版图设计，不需要因考虑接触焊盘的位置而设计额外的金属互连结构，可以节省金属互连结构所占据的芯片面积，有利于提高芯片的器件集成度。
当所述至少两个芯片结构堆叠封装时，只需在所述导电槽内填充导电胶，利用所述导电胶将不同的芯片结构中的电路电学连接，不需要形成硅通孔即可使不同的芯片堆叠封装，对芯片堆叠设备的对准精度要求降低，工艺成本较低，且不需要额外进行引线键合，且芯片堆叠封装的层数可以较大，有利于提高芯片封装结构的封装集成度。
附图说明
图1是本发明实施例的芯片切割方法的流程示意图；
图2～图13为本发明实施例的芯片切割方法的过程示意图；
图14和图15为本发明实施例的芯片结构的结构示意图；
图16为本发明实施例的芯片封装方法的流程示意图；
图17～图20为本发明实施例的芯片封装方法的过程示意图。
具体实施方式
由于基于硅通孔的三维堆叠技术工艺成本较大，会造成芯片面积的浪费，且需要将芯片减薄，使得芯片的机械强度变差，因此本发明提供了一种芯片切割方法及芯片封装方法，利用所述切割方法所形成的芯片结构的侧壁具有导电槽，当将多个芯片结构堆叠设置时，在所述导电槽内填充满导电胶，利用所述导电胶使得不同的芯片结构中的电路电学连接，形成芯片封装结构。由于本发明不需要在芯片内形成硅通孔，可以节省形成硅通孔的工艺，降低成本；同时，由于所述导电槽形成在芯片结构的侧壁，封装的过程中只需要在导电槽内填充导电胶即可使不同的芯片结构中的电路电学连接，对芯片堆叠设备的对准精度要求降低，封装工艺简单；且现有芯片利用硅通孔进行三维封装时通常需要根据硅通孔的位置重新定制版图，且硅通孔周围具有应力区，会造成芯片面积的浪费，而本发明由于不需要在芯片内形成硅通孔，可以更有效地利用芯片的面积，有利于提高芯片集成度；且所述导电槽与接触焊盘之间电学连接的金属互连层位于绝缘层表面，所述金属互连层不需要占据芯片的面积，有利于提高芯片的器件集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例首先提供一种芯片切割方法，请参考图1，为本实施例的芯片切割方法的流程示意图，具体包括：
步骤S101，提供晶圆，所述晶圆包括若干芯片和位于芯片之间的切割道，所述芯片具有第一表面和与第一表面相对的第二表面，且芯片的第一表面具有接触焊盘；
步骤S102，在所述芯片第二表面对应的晶圆表面贴上第一划片膜；
步骤S103，沿着切割道对晶圆的芯片进行第一切割，在不同芯片之间形成贯穿整个晶圆厚度的沟槽；
步骤S104，在所述沟槽内和芯片的第一表面形成绝缘层；
步骤S105，在沟槽对应的绝缘层内形成贯穿所述绝缘层的通孔，直到暴露出第一划片膜，所述通孔的位置与接触焊盘的位置相对应，所述通孔的数量与接触焊盘的数量相对应；
步骤S106，在所述接触焊盘表面、绝缘层表面和通孔侧壁表面形成金属互连层，利用所述金属互连层使得接触焊盘和通孔侧壁相连接；
步骤S107，沿着所述通孔的中心点对所述沟槽内的绝缘层进行第二切割，所述晶圆被切割成分立的芯片结构，且所述通孔被第二切割后在所述芯片结构侧壁形成导电槽。
具体的，请参考图2和图3，图2为所述晶圆的俯视结构示意图，图3为所述晶圆的部分剖面结构示意图，提供晶圆10，所述晶圆10包括若干呈矩阵排列的芯片100和位于芯片100之间的切割道120，所述芯片100具有第一表面101和与之相对的第二表面102，且芯片100的第一表面101具有接触焊盘103。
所述晶圆10包括若干呈矩阵排列的芯片100和位于芯片100之间的切割道120，后续沿着所述切割道100将晶圆切割成若干个分立的芯片。
所述芯片100内形成有半导体器件（未图示）和金属互连结构（未图示），所述半导体器件和金属互连结构构成集成电路，所述芯片100表面还具有钝化绝缘层（未图示），利用所述钝化绝缘层保护芯片且将芯片与外部电学隔离，所述钝化绝缘层还具有暴露出所述接触焊盘103的开口，芯片中的集成电路通过所述接触焊盘103与其他芯片和外电路相连接。在本实施例中，为了便于与后续形成的导电槽电学连接，所述接触焊盘103呈直线排列在芯片的边缘位置，且所述直线与矩形芯片的边线相平行。所述接触焊盘103可以只形成在芯片一个边的边缘位置，也可以形成在芯片两个边、三个边或四个边的边缘位置。在本实施例中，为了图示方便，所述接触焊盘103只形成在矩形芯片一个边的边缘位置。
在其他实施例中，所述接触焊盘103也可以根据版图设计需要设置在芯片的任意位置，由于后续利用金属互连层使得接触焊盘和导电槽电学连接，所述金属互连层形成在绝缘层表面或芯片的钝化绝缘层表面，不会影响芯片中金属互连结构的版图设计，不需要因考虑接触焊盘的位置而设计额外的金属互连结构，可以节省金属互连结构所占据的芯片面积，有利于提高芯片的器件集成度。
且由于本发明实施例不需要在所述芯片内形成硅通孔，因此不需要对所述晶圆进行减薄，所述晶圆的机械强度较大，不容易发生晶圆或芯片断裂或损伤。且由于不需要在所述芯片内形成硅通孔，因此可以节省形成硅通孔的工艺步骤，大幅降低工艺成本。且由于硅通孔的面积通常很大且靠近硅通孔的芯片位置会形成应力区，所述应力区的应力会影响半导体器件的电学性能，因此在硅通孔的位置和应力区内都不能形成半导体器件，会造成芯片面积的浪费，而本发明由于不需要形成硅通孔，可以更有效地利用芯片的面积，有利于提高芯片的器件集成度。
请参考图4，在所述芯片100第二表面102对应的晶圆表面贴上第一划片膜131。
为了防止芯片在划片切割时散落，在对晶圆进行切割之前，在芯片100第二表面102对应的晶圆表面贴上所述第一划片膜131，所述第一划片膜131具有粘性且不易被割裂，后续当晶圆被划片切割成分立的芯片时，所述芯片仍粘贴在第一划片膜131表面，不会发生芯片散落，便于后续进行的芯片结构的封装。所述第一划片膜131为蓝膜或紫外线光固划片膜（UV膜）等。
请参考图5，沿着切割道120对晶圆的芯片100进行第一切割，在不同芯片100之间形成沟槽105。
所述第一切割的工艺为激光切割或刀片切割。在本实施例中，利用刀片沿着切割道120对晶圆10进行切割，使得不同的芯片100之间被完全切割开，同时由于芯片100第二表面102对应的晶圆表面贴有第一划片膜131，所述第一划片膜131不被切割开，因此所述芯片100仍粘贴在第一划片膜131表面，不同芯片100之间形成贯穿整个芯片厚度的沟槽105。所述沟槽105的宽度小于或等于切割道120的宽度。
请参考图6，在所述沟槽105内和芯片100的第一表面101形成绝缘层106。
所述绝缘层106作为后续形成的导电槽的承载体，且由于所述导电槽内需填充导电胶，所述绝缘层106具有绝缘性，可以将所述导电胶与芯片相隔离，使得两者不直接接触，避免发生电路短路。在本实施例中，所述绝缘层106为亲水性树脂层，例如含有-CONHCH2OH、-CONH2、-COOH、-COOROH、-NH2、-OH、-SO3H等亲水性基团的树脂。在其他实施例中，所述绝缘层106也可以为疏水性树脂层，通过对疏水性树脂层的表面进行表面处理，所述表面处理的工艺包括等离子体、辉光放电、紫外线氧化、浓硫酸浸泡等，使得疏水性树脂层的表面具有亲水性。当所述绝缘层106的表面为亲水性时，后续才能利用化学镀工艺在所述绝缘层106表面形成金属籽晶层，利用所述金属籽晶层形成连接接触焊盘和导电槽的金属互连层。同时，形成所述树脂层的形成工艺简单，且树脂的机械强度较高，可以保护芯片不容易断裂。
在本实施例中，所述绝缘层106填充满所述沟槽105且形成在芯片100的第一表面101，具体的形成工艺包括：在所述沟槽105内和芯片100的第一表面101形成亲水性树脂层并进行固化；对所述固化后的亲水性树脂层进行抛光磨平或回刻蚀，在所述芯片100第一表面101保留部分厚度的亲水性树脂层，所述沟槽105内和芯片100的第一表面101的亲水性树脂层构成所述绝缘层106。由于所述绝缘层106填充满所述沟槽105且形成在芯片100的第一表面101，使得第二切割后所述绝缘层106覆盖所述芯片100的第一表面101和侧壁表面，能更有效地提高芯片结构的机械强度。
在本实施例中，形成所述绝缘层106后，在所述绝缘层106表面形成图形化的光刻胶层，所述图形化的光刻胶层暴露的绝缘层106的位置对应于接触焊盘103的位置，以所述图形化的光刻胶层为掩膜，对所述绝缘层106进行干法刻蚀，直到暴露出所述接触焊盘103，以便于后续在所述接触焊盘103表面形成金属互连层。所述干法刻蚀工艺可以利用电子回旋加速振荡（ECR）反应器、反应离子刻蚀（RIE）反应器、磁增强反应离子刻蚀（MERIE）反应器或电感耦合等离子体（ICP）反应器等进行刻蚀，且所述干法刻蚀的刻蚀气体为含有氟、氯、溴等卤族元素或氧元素或硫元素的刻蚀气体，例如氧气，C4F8、C4F8等，利用所述刻蚀气体与树脂层发生反应从而进行刻蚀。在其他实施例中，也可以利用激光刻蚀工艺将所述接触焊盘表面的绝缘层去除，从而暴露出所述接触焊盘。
在其他实施例中，也可以在形成通孔后再刻蚀所述绝缘层以暴露出所述接触焊盘。
在其他实施例中，所述绝缘层填充满所述沟槽但暴露出芯片的第一表面，具体的形成工艺包括：在所述沟槽内和芯片的第一表面形成亲水性树脂层并进行固化；对所述固化后的亲水性树脂层进行抛光磨平或回刻蚀，直到暴露出所述芯片第一表面且暴露出所述接触焊盘表面，所述沟槽内的亲水性树脂层为所述绝缘层，第二切割后所述绝缘层仅覆盖所述芯片的侧壁表面。
请参考图7，在所述芯片100第一表面101对应的晶圆表面贴上第二划片膜132，并撕去芯片100第二表面102对应的晶圆表面的第一划片膜131（请参考图6）；
请参考图8，在所述芯片100第二表面102对应的晶圆表面贴上装片膜115，对所述芯片100第二表面102对应的绝缘层106和装片膜115进行刻蚀形成第一通孔108，所述第一通孔108的位置、数量与接触焊盘103的位置、数量相对应，且所述第一通孔108的深度小于沟槽对应的绝缘层106的总厚度；
请参考图9，在所述装片膜115表面贴上第三划片膜133，撕去所述第二划片膜132，在所述芯片100第一表面101对第一通孔108对应位置的绝缘层106进行第二刻蚀，将所述第一通孔108底部剩余的绝缘层106刻穿，形成所述通孔107。
形成所述通孔107的工艺为激光刻蚀工艺或干法刻蚀工艺，在本实施例中，形成所述通孔107的工艺为干法刻蚀工艺，通过两次刻蚀形成贯穿绝缘层的通孔107，有利于形成侧壁较为垂直的通孔。在其他实施例中，还可以利用激光刻蚀工艺或干法刻蚀工艺一次刻蚀直接将沟槽对应的绝缘层刻穿形成贯穿所述绝缘层的通孔。
所述通孔107的俯视形状为圆形或矩形，所述通孔后续被第二切割工艺均匀切割成两个柱形的凹槽，所述两个凹槽作为芯片结构的导电槽。在本实施例中，所述通孔107的俯视形状为矩形。
所述通孔107的位置与接触焊盘103的位置相对应，所述通孔107的数量与接触焊盘103的数量相对应。在本实施例中，一个通孔107后续被切割成两个导电槽，由于对于一个芯片结构，一个导电槽对应一个接触焊盘，因此位于两个芯片之间的通孔107对应两个接触焊盘103，所述两个接触焊盘103位于两个相邻的两个芯片表面。所述通孔107位于对应的两个接触焊盘103连线的中心点。
在本实施例中，为了图示方便，所述接触焊盘103只形成在矩形的芯片一个边的边缘位置，因此所述通孔107也只形成在芯片一侧的沟槽对应的绝缘层内。在其他实施例中，所述通孔也可以形成在芯片两个边、三个边或四个边的沟槽对应的绝缘层内，且所述通孔的位置与接触焊盘的位置相对应，所述通孔的数量与接触焊盘的数量相对应。
在本实施例中，所述第二划片膜132、第三划片膜133的材料与第一划片膜133的材料相同，都用于将晶圆上的芯片固定，避免因为晶圆断裂导致芯片发生散落。在其他实施例中，所述第二划片膜、第三划片膜的材料与第一划片膜的材料也可以不相同。所述装片膜115绝缘且具有粘性，所述装片膜115贴在所述芯片的第二表面102，后续对芯片结构进行封装时，利用所述装片膜115将不同的芯片相粘结形成堆叠结构。在本实施例中，所述第三划片膜133和装片膜115都为疏水性的膜，因此后续化学镀金属籽晶层时不会在所述第三划片膜133或装片膜115表面形成金属籽晶层。
在其他实施例中，也可以先在所述芯片第一表面对沟槽对应的绝缘层进行刻蚀形成第一通孔，所述第一通孔的位置、数量与接触焊盘的位置、数量相对应，且所述第一通孔的深度小于沟槽对应的绝缘层的总厚度，然后在所述芯片第二表面对应的晶圆表面形成装片膜，在所述芯片第二表面且第一通孔对应位置的绝缘层进行刻蚀，将所述第一通孔底部剩余的绝缘层刻穿，形成所述通孔。
在其他实施例中，也可以不形成装片膜，后续对芯片结构进行封装时，利用所述导电槽内的导电胶将不同的芯片结构堆叠固定在一起。
请参考图10和图11，图10为芯片切割过程的剖面结构示意图，图11为所述芯片切割过程的立体结构示意图，在所述接触焊盘103表面、通孔107侧壁和绝缘层106表面形成金属互连层109，利用所述金属互连层109使得接触焊盘103和通孔107侧壁相连接，从而使得接触焊盘103和后续在导电槽内形成的导电胶电学连接。
在本实施例中，形成所述金属互连层109的具体工艺包括：利用化学镀工艺或物理气相沉积工艺在所述接触焊盘103表面、通孔107侧壁和绝缘层106表面形成金属籽晶层（未图示），所述金属籽晶层的材料为铜、铝、银等其中的一种，当利用化学镀工艺形成金属籽晶层时，由于化学镀工艺只能在亲水性的材料表面形成金属籽晶层，因此，所述金属籽晶层只能形成在所述接触焊盘103表面、亲水性的通孔107侧壁和绝缘层106表面；在所述金属籽晶层表面形成图形化的光刻胶层（未图示），所述图形化的光刻胶层定义出接触焊盘与通孔之间的金属互连层的位置；利用电镀工艺、化学镀工艺在所述图形化的光刻胶层暴露出的金属籽晶层表面形成金属互连层109，所述金属互连层109的材料为铜、铝或铝铜合金；利用灰化工艺去除所述图形化的光刻胶层，暴露出对应位置的金属籽晶层；利用干法刻蚀工艺或湿法刻蚀工艺去除所述暴露出的金属籽晶层，由于金属籽晶层的厚度远远小于金属互连层的厚度，因此去除所述暴露出的金属籽晶层几乎不会影响金属互连层的电学特性。
在本实施例中，由于绝缘层106覆盖在芯片100的第一表面101，因此所述金属互连层109形成在所述接触焊盘103表面、通孔107侧壁和绝缘层106顶部表面，利用所述金属互连层109使得接触焊盘103和通孔107侧壁电学连接。
在其他实施例中，由于绝缘层只形成在沟槽内，因此所述金属互连层形成在所述接触焊盘表面、芯片的第一表面、绝缘层顶部表面和通孔侧壁，利用所述金属互连层使得接触焊盘和通孔侧壁电学连接。
请参考图12和图13，图12为芯片切割过程的剖面结构示意图，图13为所述芯片切割过程的立体结构示意图，沿着所述通孔107（请参考图10）的中心点对所述沟槽内的绝缘层106进行第二切割，所述晶圆10被切割成分立的芯片结构20，且所述通孔107（请参考图10）被第二切割后在所述芯片结构20侧壁形成导电槽110。
所述第二切割的工艺为激光切割或刀片切割，所述第二切割工艺沿着通孔107的中心点连成的直线位置对所述沟槽内的绝缘层106进行切割，使得所述通孔107被均匀切割成两个柱状的导电槽，即在第二切割后的绝缘层106的侧壁形成导电槽110。在第二切割工艺后，所述晶圆10被切割成若干个芯片结构，每一个芯片结构对应具有一个芯片100，且所述芯片结构的侧壁形成有导电槽110。
本发明实施例还提供了一种芯片结构，请参考图14和图15，图14为所述芯片结构20的剖面结构示意图，图15为所述芯片结构20的立体结构示意图，包括：芯片100，所述芯片100具有第一表面101和第二表面102，所述芯片100的第一表面101具有接触焊盘103；位于所述芯片100侧壁和第一表面101的绝缘层106，所述绝缘层106的侧壁具有导电槽110；位于所述导电槽110侧壁表面、接触焊盘103表面和绝缘层顶部106表面的金属互连层109，且所述导电槽110、接触焊盘103利用所述金属互连层109电学连接。
在其他实施例中，所述绝缘层只形成在所述芯片的侧壁，且所述金属互连层形成在接触焊盘表面、芯片的第一表面、绝缘层顶部表面和导电槽侧壁表面，利用所述金属互连层将导电槽、接触焊盘电学连接。
在本实施例中，所述绝缘层106为亲水性树脂层，在其他实施例中，所述绝缘层也可以为疏水性树脂层，所述疏水性树脂层的表面经过表面处理后，疏水性树脂层的表面具有亲水性。由于所述导电槽110位于绝缘层106的侧壁，即使后续在所述导电槽110内填充导电胶，所述导电胶也不会直接与芯片发生接触，避免发生短路。
在本实施例中，所述芯片100的第二表面102形成有装片膜115，所述装片膜115绝缘且具有粘性，后续对所述芯片结构进行封装时，利用所述装片膜115将不同的芯片结构相粘结，有利于提高所述芯片封装结构的机械强度，有利于提高成品率。在其他实施例中，也可以不在所述芯片的第二表面形成装片膜，后续利用所述导电槽内的导电胶将不同的芯片结构堆叠并固定在一起。
本发明实施例还提供了一种芯片封装方法，请参考图16，为本实施例的芯片封装方法的流程示意图，具体包括：
步骤S201，提供至少两个芯片结构，所述芯片结构的侧壁具有导电槽，将所述芯片结构堆叠设置且堆叠的芯片结构的导电槽位置相对应；
步骤S202，在所述导电槽内填充满导电胶，利用所述导电胶将堆叠的芯片结构中的电路电学连接。
具体的，请参考图17和图18，图17为所述芯片封装过程的剖面结构示意图，图18为所述芯片封装过程的立体结构示意图，提供至少两个如图14和图15所示的芯片结构20，所述芯片结构20的侧壁具有导电槽110，将所述芯片结构20堆叠设置且不同芯片结构20的导电槽110位置相对应。
在本实施例中，由于不同芯片结构20的导电槽110位置相对应，且每一个芯片结构20的导电槽11都与对应芯片100表面的接触焊盘103相连接，因此在导电槽110内填充导电胶即可将不同的芯片进行电学连接。
在本实施例中，不同芯片结构20之间都具有装片膜115，所述装片膜115利用所述装片膜115将不同的芯片结构20相粘结，有利于提高所述芯片封装结构的机械强度，有利于提高成品率。在其他实施例中，所述不同芯片结构之间不具有装片膜，后续利用所述导电槽内的导电胶将不同的芯片结构堆叠并固定在一起。
在本实施例中，三个芯片结构20堆叠设置，在其他实施例中，还可以将两个或多于三个的芯片结构20堆叠设置并进行封装。由于本发明实施例的芯片结构进行封装时利用导电槽内的导电胶将不同芯片电学连接，因此芯片结构堆叠的层数不受限制，相比于基于引线键合的芯片堆叠结构，本发明的芯片封装结构能大大提高封装集成度。
请参考图19和图20，图19为所述芯片封装结构的剖面结构示意图，图20为所述芯片封装结构的立体结构示意图，在所述导电槽110内填充导电胶111，利用所述导电胶111将堆叠的芯片结构20中的电路电学连接。
所述导电胶111包括有机聚合物基体和导电粒子，所述导电粒子通常包括碳、金属、金属氧化物等导电材料，通过将导电粒子混合到所述有机聚合物基体中，从而使所述导电胶具有与金属相近的导电性能。在本实施例中，所述导电胶111恰好完全填充满所述导电槽110，在其他实施例中，所述导电胶111的表面高于或低于所述绝缘层160的侧壁表面，且不同导电槽内的导电胶111电学隔离。
在本实施例中，在所述导电槽110内填充满导电胶111后，将所述导电胶111固化使得所述多层堆叠的芯片结构封装成一个芯片封装结构，所述芯片封装结构利用导电槽110内的导电胶111将不同芯片中的集成电路电学连接。
形成所述芯片封装结构后，还可以对所述芯片封装结构进行塑封，使得所述暴露出的导电胶111与外界电学隔离，避免所述芯片封装结构发生短路。
本发明实施例还提供了一种芯片封装结构，请参考图19和图20，图19为所述芯片封装结构的剖面结构示意图，图20为所述芯片封装结构的立体结构示意图，包括：至少两个如图14和图15所示的芯片结构20，所述芯片结构20的侧壁具有导电槽110，所述芯片结构20堆叠设置且堆叠的芯片结构20的导电槽110位置相对应；位于所述导电槽110内的导电胶111，利用所述导电胶111将堆叠的芯片结构20中的电路电学连接。
在本实施例中，不同芯片结构20之间都具有装片膜115，利用所述装片膜115将不同的芯片结构20相粘结，有利于提高所述芯片封装结构的机械强度，有利于提高成品率。在其他实施例中，所述不同芯片结构之间也可以不具有装片膜，后续利用所述导电槽内的导电胶将不同的芯片结构堆叠并固定在一起。
由于本发明实施例的芯片封装结构只需要在导电槽内填充导电胶即可使不同的芯片结构中的电路电学连接，芯片堆叠设备的对准精度要求降低，封装工艺简单，且本发明实施例的芯片结构堆叠的层数不受限制，相比于基于引线键合的芯片堆叠结构，本发明的芯片封装结构能大大提高封装集成度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种芯片切割方法，其特征在于，包括：
提供晶圆，所述晶圆包括若干芯片和位于芯片之间的切割道，所述芯片具有第一表面和与第一表面相对的第二表面，且芯片的第一表面具有接触焊盘；
在所述芯片第二表面对应的晶圆表面贴上第一划片膜；
沿着切割道对晶圆进行第一切割，在不同芯片之间形成贯穿整个晶圆厚度的沟槽；
在所述沟槽内形成绝缘层；
在沟槽对应的绝缘层内形成贯穿所述绝缘层的通孔，直到暴露出第一划片膜，所述通孔的位置与接触焊盘的位置相对应，所述通孔的数量与接触焊盘的数量相对应；
在所述接触焊盘表面、绝缘层表面和通孔侧壁表面形成金属互连层，利用所述金属互连层使得接触焊盘和通孔侧壁相连接；
沿着所述通孔的中心点对所述沟槽内的绝缘层进行第二切割，所述晶圆被切割成分立的芯片结构，且所述通孔被第二切割后在所述芯片结构的侧壁形成导电槽，其中，所述至少两个芯片结构堆叠封装时，利用所述导电槽将不同芯片结构中的电路电学连接。
2.如权利要求1所述的芯片切割方法，其特征在于，所述绝缘层还覆盖芯片的第一表面。
3.如权利要求2所述的芯片切割方法，其特征在于，在形成金属互连层之前，去除所述接触焊盘表面的绝缘层。
4.如权利要求1或2所述的芯片切割方法，其特征在于，所述绝缘层为亲水性树脂层。
5.如权利要求1或2所述的芯片切割方法，其特征在于，形成所述通孔的方法为激光刻蚀工艺或干法刻蚀工艺。
6.如权利要求5所述的芯片切割方法，其特征在于，形成所述通孔的方法包括：对沟槽对应的绝缘层进行第一刻蚀，形成第一通孔，所述第一通孔的深度小于沟槽对应的绝缘层的总厚度；在晶圆的另一表面对第一通孔对应位置的绝缘层进行第二刻蚀，将所述绝缘层刻穿，形成所述通孔。
7.如权利要求5所述的芯片切割方法，其特征在于，形成所述通孔的方法包括：对沟槽对应的绝缘层进行刻蚀，将所述绝缘层刻穿，形成所述通孔。
8.如权利要求1或2所述的芯片切割方法，其特征在于，形成所述金属互连层的方法包括：在所述接触焊盘表面、绝缘层顶部表面和通孔侧壁形成金属籽晶层，在所述芯片第一表面对应的晶圆表面形成图形化的光刻胶层，所述图形化的光刻胶层定义了接触焊盘与通孔之间的金属互连层的位置；在所述图形化的光刻胶层暴露出的金属籽晶层表面形成金属互连层；依次去除所述图形化的光刻胶层及对应位置的金属籽晶层。
9.一种芯片封装方法，其特征在于，包括：
提供至少两个利用权利要求1～8任一项所述的芯片切割方法切割获得的芯片结构，所述芯片结构的侧壁具有导电槽，将所述芯片结构堆叠设置且堆叠的芯片结构的导电槽位置相对应；
在所述导电槽内填充导电胶，利用所述导电胶将堆叠的芯片结构中的电路电学连接。
10.如权利要求9所述的芯片封装方法，其特征在于，在堆叠的芯片结构之间设置装片膜，利用所述装片膜将不同芯片结构相粘结。
CN201310335423.4A 2013-08-02 2013-08-02 芯片切割方法及芯片封装方法 Active CN103413785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310335423.4A CN103413785B (zh) 2013-08-02 2013-08-02 芯片切割方法及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310335423.4A CN103413785B (zh) 2013-08-02 2013-08-02 芯片切割方法及芯片封装方法

Publications (2)

Publication Number Publication Date
CN103413785A CN103413785A (zh) 2013-11-27
CN103413785B true CN103413785B (zh) 2015-08-26

Family

ID=49606784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310335423.4A Active CN103413785B (zh) 2013-08-02 2013-08-02 芯片切割方法及芯片封装方法

Country Status (1)

Country Link
CN (1) CN103413785B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531638B (zh) * 2015-09-11 2020-02-07 晟碟信息科技（上海）有限公司 包括堆叠的半导体裸芯块的半导体装置及其制造方法
CN106653731B (zh) * 2015-10-27 2019-12-31 晟碟信息科技（上海）有限公司 半导体装置中的侧壁桥互连体
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
JP6707292B2 (ja) * 2016-10-14 2020-06-10 株式会社ディスコ 積層チップの製造方法
CN108389834B (zh) * 2017-02-03 2020-09-29 中芯国际集成电路制造(上海)有限公司 芯片拾取方法以及封装工艺
CN106653690B (zh) * 2017-03-03 2019-05-28 成都中宇微芯科技有限公司 一种多尺寸芯片切割工艺
US10297557B2 (en) * 2017-06-30 2019-05-21 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN109755215B (zh) * 2017-11-02 2021-07-27 长鑫存储技术有限公司 半导体封装件及其制造方法
CN108010906A (zh) * 2017-11-29 2018-05-08 上海先方半导体有限公司 一种半导体器件封装结构及封装方法
CN111627857A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(上海)有限公司 封装方法及封装结构
CN112018027A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶圆切割方法
CN110349933A (zh) * 2019-07-23 2019-10-18 上海先方半导体有限公司 一种晶圆键合堆叠芯片的封装结构及制备方法
CN110943041A (zh) * 2019-12-16 2020-03-31 山东砚鼎电子科技有限公司 一种侧面引出的半导体结构及其制造方法、堆叠结构
CN111106078A (zh) * 2019-12-16 2020-05-05 山东砚鼎电子科技有限公司 一种多芯片集成封装结构
CN111863791A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863715A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN117318819B (zh) * 2023-11-29 2024-02-23 常州纵慧芯光半导体科技有限公司 光收发结构及光收发设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
CN1791975A (zh) * 2003-03-21 2006-06-21 西雷克斯微系统股份有限公司 衬底内的电连接
CN102130071A (zh) * 2010-01-14 2011-07-20 精材科技股份有限公司 芯片封装体及其形成方法
CN102774805A (zh) * 2011-05-13 2012-11-14 精材科技股份有限公司 晶片封装体及其形成方法
CN102903642A (zh) * 2011-07-29 2013-01-30 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290892A (zh) * 2007-04-17 2008-10-22 矽品精密工业股份有限公司 感测式半导体装置及其制法
JP2008135763A (ja) * 2007-12-20 2008-06-12 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
CN102760667B (zh) * 2011-04-29 2014-10-29 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
CN1791975A (zh) * 2003-03-21 2006-06-21 西雷克斯微系统股份有限公司 衬底内的电连接
CN102130071A (zh) * 2010-01-14 2011-07-20 精材科技股份有限公司 芯片封装体及其形成方法
CN102774805A (zh) * 2011-05-13 2012-11-14 精材科技股份有限公司 晶片封装体及其形成方法
CN102903642A (zh) * 2011-07-29 2013-01-30 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法

Also Published As

Publication number Publication date
CN103413785A (zh) 2013-11-27

Similar Documents

Publication Publication Date Title
CN103413785B (zh) 芯片切割方法及芯片封装方法
CN103413798B (zh) 芯片结构、芯片封装结构
CN103681613B (zh) 具有离散块的半导体器件
CN101800207B (zh) 半导体器件的封装结构及其制造方法
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
KR100914977B1 (ko) 스택 패키지의 제조 방법
CN101483149B (zh) 一种硅通孔互连结构的制备方法
US20120108055A1 (en) Manufacturing process of semiconductor device and semiconductor device
TW201714259A (zh) 半導體封裝結構及其形成方法
CN106169459A (zh) 半导体封装组件及其形成方法
CN103779351B (zh) 三维封装结构及其制造方法
CN103219303B (zh) 一种tsv背面漏孔的封装结构及方法
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
TWM523189U (zh) 導線架預成形體及導線架封裝結構
US10886241B1 (en) Semiconductor package structure
CN103311131B (zh) 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN104576417A (zh) 封装结构和封装方法
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
KR20130110872A (ko) 반도체 패키지 및 그 제조 방법
US9281293B2 (en) Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
CN212257389U (zh) 半导体结构
CN212570982U (zh) 半导体结构
CN108461464A (zh) 半导体封装结构及其制造方法
CN208240665U (zh) 半导体封装结构
CN108242434A (zh) 基板结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong