CN109755215B - 半导体封装件及其制造方法 - Google Patents

Abstract

本申请公开了一种半导体封装件及其制造方法，该半导体封装件包括：芯片组，包括堆叠设置的多个单体芯片，单体芯片之间通过多个导通孔互连，芯片组具有暴露于侧边的孔切割垫，所述孔切割垫是由芯片组的一外侧导通孔通过轴向垂直切割形成的；侧接芯片，垂直接合于芯片组的侧边，所述侧接芯片包括在所述侧接芯片的有源面上的多个连接件，连接件的端部键合于芯片组的孔切割垫，以实现芯片组与侧接芯片的电连接。本申请中侧接芯片通过在导通孔轴向垂直方向形成的孔切割垫直接与芯片组电连接，相比于现有技术中基底芯片与堆叠芯片组的最底层单体芯片通过硅通孔互连的方式，本申请方案的侧接芯片与芯片组的互连路径缩短，信号完整性更好。

Description

半导体封装件及其制造方法

技术领域

本申请涉及半导体封装领域，具体地，涉及一种半导体封装件及其制造方法。

背景技术

硅通孔(Through Silicon Via,TSV)互连技术广泛应用于半导体封装领域，是3D集成电路中堆叠芯片实现互联的一种技术解决方案。TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的技术。对于现有技术中的一种3D封装硅通孔互连技术，在3D封装件中，基底芯片与堆叠芯片组的最底层单体芯片的连接通过TSV互连(如图4和图5中箭头所示)。从图4和图5中可以看出，基底芯片与堆叠芯片组的最底层单体芯片的互连路径较长，这会一定程度上影响信号的完整性。

发明内容

本申请的目的是提供一种能够缩短互连路径的半导体封装件及其制造方法。

为了实现上述目的，在本申请的第一方面，提供一种半导体封装件，芯片组，包括堆叠设置的多个单体芯片，所述单体芯片之间通过多个导通孔互连，所述芯片组具有暴露于侧边的孔切割垫，所述孔切割垫是由所述芯片组的一外侧导通孔通过轴向垂直切割形成的；侧接芯片，垂直接合于所述芯片组的侧边，所述侧接芯片包括在所述侧接芯片的有源面上的多个连接件，所述连接件的端部键合于所述芯片组的孔切割垫，以实现所述芯片组与所述侧接芯片的电连接。

可选地，所述半导体封装件还包括重布线层，形成于所述芯片组上，所述重布线层透过所述侧接芯片的所述连接件及所述侧接芯片的内部电路以与所述孔切割垫电连接。

可选地，所述半导体封装件还包括多个焊球，设置于所述重布线层的多个焊盘上。

可选地，所述重布线层直接形成于所述芯片组的最上层单体芯片的有源面上。

可选地，所述单体芯片之间为无黏胶贴合，所述孔切割垫的个别长度小于所述单体芯片的厚度定义。

可选地，所述孔切割垫的填充材料为铜。

可选地，所述侧接芯片包括物理层和控制层芯片的集成，所述单体芯片包括动态随机储存器芯片。

可选地，所述位于同一垂直排的所述连接件利用所述侧接芯片的内部电路互相电连接。

在本申请的第二方面，提供一种用于制造半导体封装件的方法，该方法包括：通过晶圆级芯片封装方式制成芯片组，该芯片组包括堆叠设置的多个单体芯片，所述单体芯片之间通过多个导通孔互连；沿所述芯片组的一外侧导通孔轴向垂直切割，形成暴露于侧边的孔切割垫；在侧接芯片的有源面上设置多个连接件，以形成所述侧接芯片；以及将所述侧接芯片的所述连接件的端部键合至所述芯片组的所述孔切割垫，以实现所述芯片组与所述侧接芯片的电连接。

可选地，该方法还包括在所述芯片组上形成重布线层，将所述重布线层透过所述侧接芯片的所述连接件及所述侧接芯片的内部电路与所述孔切割垫电连接。

可选地，该方法还包括在所述重布线层的多个焊盘上设置多个焊球。

可选地，所述重布线层直接形成于所述芯片组的最上层单体芯片的有源面上。

可选地，所述单体芯片之间为无黏胶贴合，所述孔切割垫的个别长度小于所述单体芯片的厚度定义。

可选地，所述孔切割垫的填充材料为铜。

可选地，所述侧接芯片包括物理层和控制层芯片的集成，所述单体芯片包括动态随机储存器芯片。

可选地，所述位于同一垂直排的所述连接件利用所述侧接芯片的内部电路互相电连接。

通过本发明的技术方案，侧接芯片通过在导通孔轴向垂直方向形成的孔切割垫直接与芯片组电连接，相比于现有技术中基底芯片与堆叠芯片组的最底层单体芯片通过硅通孔互连的方式，本申请方案的侧接芯片与芯片组的互连路径缩短，信号完整性更好。

本申请的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：

图1是示出根据本申请的实施方式的半导体封装件沿图2中B向的A-A’线的剖视图；

图2是示出根据本申请的实施方式的半导体封装件的俯视图；

图3A至图3P是根据本申请的实施方式的用于制造半导体封装件的方法中半导体封装件的剖视图；以及

图4和图5示出了现有技术中的3D封装件的剖视图。

附图标记说明

100 半导体封装件 110 芯片组

111 单体芯片 112 导通孔

113 孔切割垫 210 侧接芯片

212 连接件 213 焊盘

214 凸块 310 重布线层

312 端部焊盘 313 焊球

400 第一晶圆组 410 第二晶圆组

420 第三晶圆组

具体实施方式

以下结合附图对本申请的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。

在本申请中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指参照附图所示的上、下、左、右。“内、外”是指相对于各部件本身轮廓的内、外。

在附图中，示出的形状根据制造工艺和/或容差可以有变形。因此，本申请的示例性实施方式不限于附图中示出的特定形状，且可以包括在制造过程中造成的形状改变。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的相对尺寸或距离。

图1是示出根据本申请的实施方式的半导体封装件100沿图2中B向的A-A’线的剖视图。根据本申请的实施方式的半导体封装件100可以包括芯片组110和侧接芯片210。

芯片组110可以包括堆叠设置的多个单体芯片111和导通孔112，导通孔112垂直穿透单体芯片111以用于单体芯片111之间的互连。单体芯片111可以是动态随机存储器(Dynamic Random Access Memory，DRAM)芯片、扩展数据输出随机存取存储器(ExtendedData Output RAM，EDORAM)芯片、逻辑处理芯片等，但不限于此，优选地，所述单体芯片111为动态随机储存器(DRAM)芯片。由单体芯片111堆叠形成的芯片组110，可以是由相同的芯片堆叠形成，也可以是由多种不同的芯片堆叠。例如，可以采用相同的DRAM芯片层层堆叠形成芯片组110。优选地，单体芯片111之间采用无黏胶贴合。但是，本领域技术人员可以理解芯片组110的形成不限于以上列举的这些方式。

在一个示例中，导通孔112的两端面分别暴露在芯片组110的最底层单体芯片111和最上层单体芯片111的有源面。在一个示例中，导通孔112可以采用后导孔、中间孔和前导孔的制备工艺制成。导通孔112可以通过例如电镀的方式形成在芯片组110的堆叠的单体芯片111的内部，导通孔112的材料可以包括以下材料中的至少一者：金、银、铂、铝、铜。但是，本领域技术人员可以理解导通孔112的材料和形成不限于以上列举的这些。

在优选实施方式中，导通孔112可以是金属柱体，更为优选地，导通孔112可以是铜柱体。导通孔112的长度根据单体芯片111的厚度和连接状态定义。在芯片组110的一外侧(例如在图1中的右侧)有暴露的孔切割垫113，该孔切割垫113是沿芯片组110的一外侧导通孔112通过轴向垂直切割形成的，该形成的孔切割垫113用于侧接芯片210与芯片组110的电连接。采用这种结构的连接，半导体封装件100中的芯片组110与侧接芯片210的连接相比现有技术路径缩短。

侧接芯片210可以包括多个连接件212。侧接芯片210可以是物理层芯片和控制层芯片的集成。控制层芯片可以是微控制器、媒体接入控制器等，但不限于此。连接件212包括焊盘213和凸块214，焊盘213设置在侧接芯片210的有源面上，凸块214与焊盘213接合，凸块214与芯片组110暴露的孔切割垫113键合以实现芯片组110与侧接芯片210的电连接。例如，该凸块214可以经由焊料与孔切割垫113键合。在本申请的一实施方式中，凸块214可以是微凸块。微凸块的顶端可以形成焊接材料(solder tip)。凸块214的材料可以包括以下材料中的至少一者：金、银、铂、铝、铜。在优选实施方式中，凸块214可以是铜柱凸块。凸块214可以通过例如化学气相淀积(Chemical Vapor Deposition，CVD)、物理气相淀积(PhysicalVapor Deposition，PVD)、电镀等方式来形成。但是，本领域技术人员可以理解凸块214的材料和形成不限于以上列举的这些。

重布线层310可以直接形成在芯片组110的最上层单体芯片111的有源面上。重布线层310中可以形成有电路(图中未示出)。例如，可以使用重布线技术在重布线层310中形成电路。电路可以根据需要被设计成不同的图案。重布线层310中形成的电路可以直接连接暴露在芯片组110的最上层单体芯片111的有源面上的导通孔112的端面。重布线层310可以包括介电层。介电层的材料可以例如是高分子薄膜材料，例如苯并环丁烯(BCB)、聚酰亚胺(PI)等，但不限于此。重布线层310还可以包括其他绝缘材料。重布线层310可以包括与电路电连接的多个端部焊盘312(或者端部焊盘312是电路的部分)。半导体封装件100还可以包括焊球313，其被设置在重布线层310的端部焊盘312上。例如，可以通过电镀的方式将焊球313与重布线层310的电路连接。重布线层310透过侧接芯片210的连接件212及侧接芯片210的内部电路以与孔切割垫113电连接。侧接芯片210的内部电路可以采用与重布线层310中相同的形成电路方法。

半导体封装件100连接的最上层封装可以是任意类型的扇出球栅阵列(Ball GridArray，BGA)半导体封装。

图3A至图3P是示出根据本申请的实施方式的用于制造半导体封装件的方法中半导体封装件的剖视图。

作为总的构思，根据本申请的实施方式的用于制造半导体封装件100的方法可以包括：通过晶圆级芯片封装方式制成芯片组110，该芯片组110包括堆叠设置的多个单体芯片111，所述单体芯片111之间通过多个导通孔112互连；沿所述芯片组110的一外侧的导通孔112轴向垂直切割，形成暴露于侧边的孔切割垫113；在侧接芯片210的有源面上设置多个连接件212，以形成所述侧接芯片210；以及将侧接芯片210的连接件212的端部键合至芯片组110的孔切割垫113，以将芯片组110与侧接芯片210电连接。

根据本申请实施方式的用于制造半导体封装件的方法可以应用于3D封装，尤其是3D堆叠封装。

根据本申请实施方式的用于制造半导体封装的方法可以包括以下步骤：

根据上述方案制成芯片组110；以及将芯片组110与侧接芯片210键合。

根据本申请的实施方式的用于制造半导体封装件的方法可以在晶圆级芯片封装(Wafer Level Chip Scale Packaging，WLCSP)工艺中被使用。

更具体地说，以四层晶圆堆叠为例，参考图3A至图3P，根据本申请的实施方式的用于制造半导体封装件的方法可以包括以下步骤。

参考图3A，在步骤S100中，提供两片晶圆，分别在两片晶圆的键合面及上方晶圆相对其键合面的背面进行磨削，磨削后，上方晶圆的厚度小于下方晶圆，将两片晶圆中厚度厚的那片晶圆定义为底层晶圆，采用低温键合工艺将两片晶圆键合以形成第一晶圆组400。

在步骤S102中，参考图3B，在上方晶圆的有源面上形成金属种晶层并在金属种晶层上形成光刻胶。例如，可以采用淀积的方式形成金属种晶层。对光刻胶进行光刻以形成位于上方晶圆的有源面上暴露其与其它晶圆键合的第一空腔导孔，对第一空腔导孔进行刻蚀形成第一空腔后导孔。移除光刻胶和金属种晶层。刻蚀可以采用干法刻蚀、湿法刻蚀和激光烧蚀。

在步骤S104中，参考图3C，对第一空腔先导孔可采用PVD、PECVD或MOCVD工艺淀积金属黏附层/阻挡层/种子层。金属黏附层材料可以选用钽(Ta)，但不限于此。淀积工艺完成后，对第一空腔先导孔进行电镀以形成导通孔112的后导孔。

在步骤S106中，参考图3D，对后导孔的端面进行化学机械抛光以达到先导孔的端面与第一晶圆组400的最上方晶圆的有源面齐平。

在步骤S108中，参考图3E，在第一晶圆组400的上方晶圆的有源面上键合一新晶圆以形成第二晶圆组410。键合之前，对新晶圆与第一晶圆组400键合的键合面进行磨削，再采用低温键合工艺将新晶圆与第一晶圆组400键合。

在步骤S110中，参考图3F，在第二晶圆组410的最上层晶圆的有源面上形成金属种晶层并在金属种晶层上形成光刻胶。例如，可以采用淀积的方式形成金属种晶层。对光刻胶进行光刻以形成位于上方晶圆的有源面上暴露其与其它晶圆键合的第二空腔导孔，对第二空腔导孔进行刻蚀形成第二空腔先导孔。移除光刻胶和金属种晶层。刻蚀可以采用干法刻蚀、湿法刻蚀和激光烧蚀

在步骤112中，参考图3G，对第二空腔先导孔可采用PVD、PECVD或MOCVD工艺淀积金属黏附层/阻挡层/种子层。金属黏附层材料可以选用钽(Ta)，但不限于此。淀积工艺完成后，对第二空腔先导孔进行电镀以形成导通孔112的中间孔。

在步骤S114中，参考图3H，对中间孔的端面进行化学机械抛光以达到中间孔的端面与第二晶圆组410的最上方晶圆的有源面齐平。

在步骤S116中，参考图3I，在第三晶圆组420的上方晶圆的有源面上键合一新晶圆以形成第三晶圆组420。键合之前，对新晶圆与第二晶圆组410键合的键合面进行磨削，再采用低温键合工艺将新晶圆与第二晶圆组410键合。

在步骤S118中，参考图3J，在第三晶圆组420的最上层晶圆的有源面上形成金属种晶层并在金属种晶层上形成光刻胶。例如，可以采用淀积的方式形成金属种晶层。对光刻胶进行光刻以形成位于上方晶圆的有源面上暴露其与其它晶圆键合的第三空腔导孔，对第三空腔导孔进行刻蚀形成第三空腔先导孔。移除光刻胶和金属种晶层。刻蚀可以采用干法刻蚀、湿法刻蚀和激光烧蚀

在步骤S120中，参考图3K，对第三空腔导孔采用PVD、PECVD或MOCVD工艺淀积金属黏附层/阻挡层/种子层。金属黏附层材料可以选用钽(Ta)，但不限于此。淀积工艺完成后，对第三空腔先导孔进行电镀以形成导通孔的前导孔，至此完成导通孔112的制作。

在步骤S122中，参考图3L，对前导孔的端面进行化学机械抛光以达到前导孔的端面与第三晶圆组420的最上方晶圆的有源面齐平。

在步骤S124中，参考图3M，在第三晶圆组420的最上方晶圆的有源面上贴有胶带123，在胶带123上形成重布线层310该重布线层310中布置有电路。可以采用淀积的方式来形成重布线层310。淀积的方式可以包括例如CVD、PVD。例如，可以通过重布线技术来形成重布线层310中的电路。重布线技术是本领域技术人员公知的技术，本文对此不再赘述。

在步骤S126中，参考图3M，对最底层晶圆进行背面减薄。晶圆减薄技术是本领域技术人员公知的技术，本文对此不再赘述。

在步骤128中，参考图3N，对重布线层310的有源面上进行扇出球栅阵列(BallGrid Array，BGA)半导体封装。

在步骤130中，参考图3O，第三晶圆组420沿导通孔112的轴向垂直切割，若干芯片组110的切割面形成为孔切割垫113。晶圆切割技术是本领域技术人员公知的技术，本文对此不再赘述。

在步骤132中，参考图3P，芯片组110与侧接芯片210通过孔切割垫113电连接。

通过本发明的技术方案，侧接芯片210通过在导通孔112轴向垂直方向形成的孔切割垫113直接与芯片组110电连接，相比于现有技术中基底芯片与堆叠芯片组的最底层单体芯片通过硅通孔互连的方式，本申请方案的侧接芯片210与芯片组110的互连路径缩短，信号完整性更好。

以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。

此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所公开的内容。

Claims (16)

1.一种半导体封装件，其特征在于，该半导体封装件包括：

芯片组，包括堆叠设置的多个单体芯片，所述单体芯片之间通过多个导通孔互连，所述导通孔形成在所述芯片组的堆叠的所述单体芯片的内部，所述导通孔的两端面分别暴露在所述芯片组最底层单体芯片和最上层单体芯片的有源面,所述芯片组具有暴露于侧边的孔切割垫，所述孔切割垫是由所述芯片组的一外侧导通孔通过轴向垂直切割形成的；

侧接芯片，垂直接合于所述芯片组的侧边，所述侧接芯片包括在所述侧接芯片的有源面上的多个连接件，所述连接件包括焊盘和凸块，所述焊盘设置在所述侧接芯片的有源面上，所述凸块与所述焊盘接合，所述连接件的端部的所述凸块键合于所述芯片组的孔切割垫，以实现所述芯片组与所述侧接芯片的电连接。

2.根据权利要求1所述的半导体封装件，其特征在于，还包括重布线层，形成于所述芯片组上，所述重布线层透过所述侧接芯片的所述连接件及所述侧接芯片的内部电路以与所述孔切割垫电连接。

3.根据权利要求2所述的半导体封装件，其特征在于，还包括多个焊球，设置于所述重布线层的多个焊盘上。

4.根据权利要求2所述的半导体封装件，其特征在于，所述重布线层直接形成于所述芯片组的最上层单体芯片的有源面上。

5.根据权利要求1所述的半导体封装件，其特征在于，所述单体芯片之间为无黏胶贴合，所述孔切割垫的个别长度小于所述单体芯片的厚度定义。

6.根据权利要求1所述的半导体封装件，其特征在于，所述孔切割垫的填充材料为铜。

7.根据权利要求1所述的半导体封装件，其特征在于，所述侧接芯片包括物理层和控制层芯片的集成，所述单体芯片包括动态随机储存器芯片。

8.根据权利要求1至7中任一项所述的半导体封装件，其特征在于，位于同一垂直排的所述连接件利用所述侧接芯片的内部电路互相电连接。

9.一种用于制造半导体封装件的方法，其特征在于，该方法包括：

通过晶圆级芯片封装方式制成芯片组，该芯片组包括堆叠设置的多个单体芯片，所述单体芯片之间通过多个导通孔互连，所述导通孔形成在所述芯片组的堆叠的所述单体芯片的内部，所述导通孔的两端面分别暴露在所述芯片组最底层单体芯片和最上层单体芯片的有源面；

沿所述芯片组的一外侧导通孔轴向垂直切割，形成暴露于侧边的孔切割垫；

在侧接芯片的有源面上设置多个连接件，以形成所述侧接芯片，其中，所述连接件包括焊盘和凸块，所述焊盘设置在侧接芯片的有源面上，所述凸块与所述焊盘接合；以及将所述侧接芯片的所述连接件的端部的所述凸块键合至所述芯片组的所述孔切割垫，以实现所述芯片组与所述侧接芯片的电连接。

10.根据权利要求9所述的方法，其特征在于，还包括在所述芯片组上形成重布线层，将所述重布线层透过所述侧接芯片的所述连接件及所述侧接芯片的内部电路与所述孔切割垫电连接。

11.根据权利要求10所述的方法，其特征在于，还包括在所述重布线层的多个焊盘上设置多个焊球。

12.根据权利要求10所述的方法，其特征在于，所述重布线层直接形成于所述芯片组的最上层单体芯片的有源面上。

13.根据权利要求9所述的方法，其特征在于，所述单体芯片之间为无黏胶贴合，所述孔切割垫的个别长度小于所述单体芯片的厚度定义。

14.根据权利要求9所述的方法，其特征在于，所述孔切割垫的填充材料为铜。

15.根据权利要求9所述的方法，其特征在于，所述侧接芯片包括物理层和控制层芯片的集成，所述单体芯片包括动态随机储存器芯片。

16.根据权利要求9至15中任一项所述的方法，其特征在于，位于同一垂直排的所述连接件利用所述侧接芯片的内部电路互相电连接。

Images