CN102456674A - 芯片堆叠结构与其芯片堆叠方法 - Google Patents

Abstract

本发明提供一种芯片堆叠结构与其芯片堆叠方法，此芯片堆叠结构包括一第一芯片与一第二芯片，第二芯片堆叠在第一芯片之上。第一芯片的顶面具有多个金属垫，侧面具有多个沟槽，金属垫对应连接于沟槽的上开口端。第二芯片的侧面具有多个沟槽且位置分别对应于第一芯片侧面的沟槽。导电薄膜形成第一芯片与第二芯片的沟槽中与金属垫上以电性连接第一芯片与第二芯片。此芯片堆叠结构可以简化工艺与提高工艺良率。

Description

芯片堆叠结构与其芯片堆叠方法

技术领域

本发明涉及一种芯片堆叠结构，且特别涉及一种堆叠式的芯片堆叠结构及芯片堆叠方法。

背景技术

集成电路(Integrated Circuit，IC)的工艺技术发展迅速，使得芯片内部电路的积集度(integration)愈来愈高，导线面积愈来愈小。随着芯片的焊垫与金属导线的面积缩小，芯片堆叠技术也需要不断改良以适用于更加微小化的芯片。

高阶手机的风行带动了对高密度存储器的需求，用于高阶手机的高密度存储器要求容量大、体积小，传统的芯片结构并无法完全满足其需求。堆叠式芯片结构是将芯片堆叠起来，然后再电性连接上下层的芯片。这样的方式可将芯片密度提升两倍以上，目前已经成为高密度存储器的主要技术。然而，芯片堆叠需要连接上下堆叠的芯片，工艺较为复杂，其工艺良率大都偏低，并不利于量产。

发明内容

本发明提供一种芯片堆叠结构，在芯片上设置连接用的金属垫，然后利用无电解电镀技术在芯片侧面的沟槽与金属垫上形成导电薄膜以连接上下堆叠的芯片。这样的方式可以快速连接堆叠的芯片并且提升芯片堆叠的工艺良率。

本发明提出一种芯片堆叠结构，包括一第一芯片与一第二芯片。第一芯片具有一第一沟槽与一第一金属垫，其中第一沟槽配置于第一芯片的侧面，第一金属垫配置于第一芯片的顶面且连接于第一沟槽的上开口端。第二芯片堆叠在第一芯片之上，且具有一第二沟槽，第二沟槽配置于第二芯片的侧面。其中，第一沟槽与第二沟槽对位配置以形成一连接沟槽，且导电薄膜形成于连接沟槽中与该第一金属垫上以连接第一芯片与第二芯片。

在本发明一实施例中，第一沟槽与第二沟槽利用硅穿孔方式形成。导电薄膜利用无电解电镀方式形成于连接沟槽中。

在本发明一实施例中，其中第二芯片还包括一第二金属垫，第二金属垫配置于第二芯片的底面且连接于第二沟槽的下开口端，其中第一金属垫面向第二金属垫。

在本发明另一实施例中，其中第一芯片还包括一金属垫，配置于第一芯片的底面且连接于第一沟槽的下开口端。

在本发明另一实施例中，第一芯片还包括多个第三沟槽与多个第二金属垫。多个第三沟槽配置于第一芯片的侧面，多个第二金属垫配置于第一芯片的顶面上且分别连接至第三沟槽的上开口端。其中，第二芯片还包括多个第四沟槽，配置于第二芯片的侧面。其中，上述第三沟槽与上述沟槽对位配置以形成多个第二连接沟槽，且多个第二导电薄膜分别形成于第二连接沟槽中与这些第二金属垫上以连接第一芯片与第二芯片。

从另一个角度来看，本发明提出一种芯片堆叠的方法，包括下列步骤。首先，分别于多个芯片上形成多个金属垫；然后在这些芯片的侧面形成多个对应于这些金属垫的沟槽；接下来，堆叠这些芯片以使各该芯片的这些沟槽对位配置。最后，以无电解电镀方式在这些沟槽中形成导电薄膜以连接堆叠的各该芯片。

综合上述，本发明所提出的芯片堆叠结构与方法，利用无电镀方式在金属垫与侧面沟槽上形成导电薄膜，本发明的堆叠结构不仅简化堆叠式芯片结构的工艺，同时具有较高的工艺良率。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为根据本发明第一实施例的芯片堆叠结构示意图。

图2为根据本发明第一实施例的芯片结构示意图。

图3为根据本发明第一实施例的芯片120的局部结构图。

图4为根据本发明第一实施例的金属连接层154的结构示意图。

图5为根据本发明第二实施例的芯片堆叠结构示意图。

图6根据本发明第三实施例的芯片堆叠流程图。

上述附图中的附图标记说明如下：

101：印刷电路板

102：焊锡球

110、120、130、140：芯片

111、121、131、141、511：沟槽

122、512、513：金属垫

151：连接沟槽

152、410、420：导电薄膜

154：金属连接层

510：芯片

S610～S640：步骤

具体实施方式

(第一实施例)

图1为根据本发明第一实施例的芯片堆叠结构示意图。芯片110～140相互堆叠，每个芯片110～140侧面都具有多个沟槽111～141。各该芯片110～140上的沟槽111～141会对位配置以形成多个连接沟槽151。本实施例利用无电镀方式(又可称为化学镀(chemical plating)或自身催化电镀(autocatalyticplating))在连接沟槽151中形成导电薄膜152以连接上下堆叠的芯片。各该芯片110～140的顶面设置有金属垫，沟槽111～141设置于芯片110～140的侧面，其位置对应于金属垫的设置位置，其工艺方式例如是以硅穿孔方式(Through-silicon Via，TSV)，但本实施例并不受限。请同时参照图2，图2为根据本发明第一实施例的芯片结构示意图。图2以芯片120为例说明，芯片120的顶面上配置有多个金属垫122，每个金属垫122会连接至沟槽121的上开口端。由于沟槽121是根据金属垫122的设置区域进行蚀刻，因此金属垫122会位于沟槽121的上开口端边缘并与沟槽121的上开口连接。

芯片120的顶面上具有重配置层(Redistribution Layer，RDL)以进行电性连接，金属垫122可经由重配置层相互连接或对内连接至芯片120内部的电路。在完成堆叠后，芯片120上的金属垫122可经由导电薄膜152连接至上下层的芯片130与110。值得注意的是，图2仅为芯片120的示意图，芯片120的金属垫122的设置位置与个数并不受限于图2。芯片120的局部结构请参照图3，图3为根据本发明第一实施例的芯片120的局部结构图。金属垫122位于芯片120的顶面并位于沟槽121的上开口端边缘。沟槽121位于芯片120的侧面并且由芯片120的顶面延伸至芯片120的底面。沟槽121在芯片120顶面的开口称为上开口端，在芯片120底面的开口称为下开口端。本实施例的芯片110、130、140的芯片结构与芯片120相似，在经由上述实施例的说明后，本技术领域普通技术人员应可推知其他实施方式，在此不加累述。

请再参照图1，在堆叠芯片110～140后，由于各该芯片110～140的顶部都具有金属垫(如122)，因此在利用无电镀方式形成导电薄膜152时，形成在金属垫上的导电材质厚度会逐渐增加以形成连接上下芯片(如130与140)的金属连接层154。导电薄膜152包括芯片之间的金属连接层154，用以连接至芯片110～140，使其可以相互电性连接以传导信号。通过无电解电镀技术，本实施例可以在芯片110～140的侧面同时形成多个导电薄膜152，以完成多个芯片110～140之间的电性连接。

金属连接层154的形成方式请参照图4，图4为根据本发明第一实施例的金属连接层154的结构示意图。图4示出芯片120与130的局部结构，其中芯片130堆叠在芯片120的顶面之上。在进行电镀时，导电薄膜410形成在芯片120上的金属垫122上与沟槽121的上开口处并且向上逐渐增加厚度。同样的，导电薄膜420也会在形成在芯片130的沟槽131的下开口处，并且向下逐渐增加厚度，如图4(a)所示。随着导电薄膜410、420厚度增加，导电薄膜410会接触到导电薄膜420，如图4(b)所示。然后，导电薄膜410与420会连接在一起以形成金属连接层154，如图4(c)所示。

在本实施例中，由于每个沟槽(如121)的开口端边缘设置有金属垫(如122)，所以导电薄膜420会形成在金属垫122上以连接上下堆叠的芯片。这样的结构可以改善在芯片间的连接工艺，使导电薄膜152可以有效连接至各该芯片110～140，避免薄膜缺陷发生而影响芯片间的电性连接。堆叠后的芯片110～140可以置放在印刷电路板101上，芯片110与印刷电路版101之间可利用焊锡球102连接，焊锡球102的位置与个数并不受限。印刷电路板101为一基板，例如为一陶瓷基板、玻璃基板或塑胶基板。

本实施例的芯片堆叠结构不仅可以简化工艺并且可以提高堆叠式结构的良率。本实施例的堆叠结构可应用在存储器元件上，利用堆叠结构可以大幅增加存储器容量以满足高阶手机对存储器的规格需求。

(第二实施例)

请参照图5，图5为根据本发明第二实施例的芯片堆叠结构示意图。芯片510的顶面具有金属垫512，芯片510的底面则具有金属垫513，芯片510的侧面上具有沟槽511。沟槽511的上开口端位于金属垫512内，下开口端位于金属垫513内。由于芯片510的顶面与底面分别具有金属垫512、512，因此当堆叠的芯片具有这样的结构时，其接合处的上下芯片表面会具有面对面的金属垫。这样的结构可以更快速的形成金属连接层以连接上下堆叠的芯片。图5的芯片结构可直接应用于图1的芯片110～140中，让金属连接层154可以更快速的形成在芯片110～140之间。在经由上述实施例的说明后，本技术领域普通技术人员应可推知其实施方式，在此不加累述。

(第三实施例)

由上述第一至第二实施例可以归纳出一种芯片堆叠方法，请参照图6，图6根据本发明第三实施例的芯片堆叠流程图。首先，分别于多个芯片上形成多个金属垫，如图2所示(步骤S610)。然后，在芯片的侧面形成多个对应于金属垫的沟槽，如图2与图3所示(步骤S620)。接下来，堆叠这些芯片以使各该芯片的这些沟槽对位配置(步骤S630)。在堆叠后，以无电解电镀方式分别在该些沟槽中与金属垫上形成导电薄膜以连接堆叠的芯片(步骤S640)，如图1所示。本实施例的芯片堆叠方法的其余细节请参照上述图1～图5的说明，在经由上述实施例的说明后，本技术领域普通技术人员应可推知其实施方式，在此不加累述。

综上所述，本发明的芯片堆叠结构具有金属垫来协助成长导电薄膜以连接上下相叠的芯片，这样的堆叠结构可以简化堆叠式芯片结构的工艺与增加工艺良率。

虽然本发明的较佳实施例已揭示如上，然而本发明并不受限于上述实施例，任何所属技术领域中普通技术人员，在不脱离本发明所揭示的范围内，当可作些许的更动与调整，因此本发明的保护范围应当以所附的权利要求所界定的范围为准。

Claims (7)

1.一种芯片堆叠结构，其特征在于该芯片堆叠结构包括：

一第一芯片，具有一第一沟槽与一第一金属垫，该第一沟槽配置于该第一芯片的侧面，该第一金属垫配置于该第一芯片的顶面且连接于该第一沟槽的上开口端；以及

一第二芯片，堆叠在该第一芯片之上，该第二芯片具有一第二沟槽，该第二沟槽配置于该第二芯片的侧面；

其中，该第一沟槽与该第二沟槽对位配置以形成一连接沟槽，且一导电薄膜形成于该连接沟槽中与该第一金属垫上以连接该第一芯片与该第二芯片。

2.如权利要求1所述的芯片堆叠结构，其特征在于该第一沟槽与该第二沟槽利用硅穿孔方式形成。

3.如权利要求1所述的芯片堆叠结构，其特征在于该导电薄膜利用无电解电镀方式形成于该连接沟槽中。

4.如权利要求1所述的芯片堆叠结构，其特征在于该第二芯片还包括一第二金属垫，该第二金属垫配置于该第二芯片的底面且连接于该第二沟槽的下开口端，其中该第一金属垫面向该第二金属垫。

5.如权利要求1所述的芯片堆叠结构，其特征在于该第一芯片还包括一第二金属垫，该第二金属垫配置于该第一芯片的底面且连接于该第一沟槽的下开口端。

6.如权利要求1所述的芯片堆叠结构，其特征在于该第一芯片还包括：

多个第三沟槽，配置于该第一芯片的侧面；以及

多个第二金属垫，配置于该第一芯片的顶面上且分别连接至所述第三沟槽的上开口端；

其中，该第二芯片还包括：

多个第四沟槽，配置于该第二芯片的侧面；

其中，所述第三沟槽与所述第四沟槽对位配置以形成多个第二连接沟槽，且多个第二导电薄膜分别形成于所述第二连接沟槽中与所述第二金属垫上以连接该第一芯片与该第二芯片。

7.一种芯片堆叠方法，其特征在于该芯片堆叠方法包括：

分别于多个芯片上形成多个金属垫；

在所述芯片的侧面形成多个对应于所述金属垫的沟槽；

堆叠所述芯片以使各该芯片的所述沟槽对位配置；以及

以无电解电镀方式在所述沟槽中与所述金属垫上形成导电薄膜以连接堆叠的各该芯片。

Images