CN102456673A - 芯片堆叠结构 - Google Patents

芯片堆叠结构 Download PDF

Info

Publication number
CN102456673A
CN102456673A CN2011100211761A CN201110021176A CN102456673A CN 102456673 A CN102456673 A CN 102456673A CN 2011100211761 A CN2011100211761 A CN 2011100211761A CN 201110021176 A CN201110021176 A CN 201110021176A CN 102456673 A CN102456673 A CN 102456673A
Authority
CN
China
Prior art keywords
chip
perforation
connection gasket
solder bump
syndeton
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100211761A
Other languages
English (en)
Inventor
吴明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Scientific Industrial Co Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN2011100211761A priority Critical patent/CN102456673A/zh
Publication of CN102456673A publication Critical patent/CN102456673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Wire Bonding (AREA)

Abstract

一种芯片堆叠结构，包括一第一芯片与一第二芯片，第二芯片堆叠在第一芯片之上。第一芯片具有多个连接结构，每一连接结构具有一穿孔、一连接垫与一焊锡凸块，其中连接垫的一端连接于穿孔，而焊锡凸块设置在连接垫上并位于穿孔的周围。第二芯片具有多个穿孔，分别与第一芯片上的焊锡凸块对位接合。此芯片堆叠结构可简化工艺与提高工艺良率。

Description

芯片堆叠结构
技术领域
本发明涉及一种芯片结构，且特别涉及一种堆叠式的芯片结构。
背景技术
集成电路产业主要包括集成电路设计、集成电路制造与芯片测试。芯片的结构会直接影响集成电路本身的电性能、机械性能、热性能与光性能，对于集成电路的稳定性相当重要，因此芯片结构与电子产品是密不可分的，已经成为电子工业中的核心技术。
在早期，芯片主要以导线架(lead-frame based)为主要的传输结构，但随着技术发展，芯片要求的传输速度加快、尺寸要求更轻薄短小、芯片接脚数愈来愈多，以基板设置芯片(substrate based)就逐渐成为市场主流。然而，在芯片工艺进入纳米世代后，其接脚数更多且体积更小。
堆叠式芯片结构主要是将芯片一层一层堆叠起来，然后再电性连接上下层的芯片。这样的技术可以让芯片的密度大幅增加，在每单位面积中设置两倍以上的集成电路，然而这样的技术良率低且工艺复杂，并不容易量产。
发明内容
本发明提供一种芯片堆叠结构，其利用硅穿孔技术与焊锡凸块(SolderBump)堆叠多个芯片，此芯片堆叠结构可以提高多芯片堆叠结构的稳定度与简化芯片工艺。
本发明提出一种芯片堆叠结构，包括一第一芯片与一第二芯片。第一芯片具有多个第一连接结构，各该第一连接结构具有一第一穿孔、一第一连接垫与一第一焊锡凸块(solder bump)，其中该第一连接垫的一端连接于该第一穿孔，而该第一焊锡凸块设置在该第一连接垫上并位于该第一穿孔的周围。第二芯片堆叠于该第一芯片之上，该第二芯片具有多个第二连接结构，各该第二连接结构具有一第二穿孔。其中，该第二芯片中的各该第二穿孔分别与该第一芯片上的各该第一焊锡凸块对位接合。
在本发明一实施例中，其中各该第二连接结构更具有一第二连接垫与一第二焊锡凸块，该第二连接垫连接至该第二穿孔，而该第二焊锡凸块设置在该第二连接垫上并位于该第二穿孔的周围。
在本发明一实施例中，该第一芯片的上表面面向该第二芯片的下表面，第一连接垫与第一焊锡凸块位于第一芯片的上表面上，第二连接垫与第二焊锡凸块位于第二芯片的该上表面上。
在本发明一实施例中，各该第一连接结构与各该第二连接结构的结构相同且所述第一连接结构与所述第二连接结构的位置相互交错。
在本发明一实施例中，该第一穿孔与该第二穿孔中填充有导电材料。该第二穿孔与该第一焊锡凸块以加热方式而相互接合。
在本发明一实施例中，上述第一连接结构位于第一芯片的边缘，上述第二连接结构位于该第二芯片的边缘且所述第一连接结构分别对应于所述第二连接结构。
在本发明一实施例中，其中各该第一连接结构更具有一第三连接垫，该第一连接垫与该第三连接垫分别设置于该第一芯片的一上表面与一下表面，且该第三连接垫连接于该第一穿孔。
在本发明一实施例中，其中该第一连接垫上覆盖有一防焊层，该防焊层具有一开口以设置该焊锡凸块。
综合上述，本发明所提出的芯片堆叠结构，利用连接垫与焊锡凸块以加大对位接合的面积，并且可一次接合多个堆叠的芯片。本发明具有简化堆叠工艺与提高工艺良率的效果。
为让本发明之上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为根据本发明第一实施例的芯片堆叠结构示意图。
图2为根据本发明第一实施例的连接结构示意图。
图3为根据本发明第一实施例的芯片110的局部结构示意图。
图4为根据本发明第二实施例的连接结构示意图。
上述附图中的附图标记说明如下：
101：印刷电路板
110、120、130、140：芯片
111、121、411：穿孔
112、122、412、422：连接垫
113、123、413、433：焊锡凸块
210：防焊层
212：开口
具体实施方式
(第一实施例)
请同时参照图1与图2，图1为根据本发明第一实施例的芯片堆叠结构示意图，图2为根据本发明第一实施例的连接结构示意图。芯片110～140以堆叠方式设置，每个芯片上具有多个连接结构以连接上层的芯片。以芯片110与120说明，芯片110中具有多个连接结构，每个连接结构包括一穿孔111、一连接垫112与一焊锡凸块113(或称为焊锡球)。穿孔111利用硅穿孔技术(Through-silicon Via，TSV)形成于芯片110中或边缘，穿孔111中填充有导电材料以电性连接芯片110的上表面与下表面。连接垫112形成于芯片110的上表面上并且连接于穿孔111以电性连接至穿孔111，连接垫112的面积大于穿孔111，并且有足够的区域以设置焊锡凸块113，如图2所示。焊锡凸块113设置在连接垫112之上并位于穿孔111的周围，焊锡凸块113会经由连接垫112与穿孔111电性连接。另外，连接垫112可覆盖防焊层(soldermask)210，防焊层210具有设置焊锡凸块113的开口212。焊锡凸块113在遇热后会软化，开口212的边缘厚度可以限制软化后的焊锡凸块113，避免焊锡凸块113过度摊平。因为表面张力，软化后的焊锡凸块113会形成水滴状而与对应的穿孔121接合。
芯片120中同样具有多个连接结构，每个连接结构会具有一穿孔121、一连接垫122与一焊锡凸块123，其结构与芯片110中的连接结构相似，不再累述。芯片120中的穿孔121会与芯片110上的焊锡凸块123对位接合，借此芯片120便可电性连接至芯片110。在连接芯片120与110时，只要将芯片120置放在芯片110之上并且使穿孔121与芯片110上的焊锡凸块113对位，然后加热焊锡凸块113便可使热焊锡凸块113与穿孔121接合以连接穿孔121与连接垫112。
在进行多个芯片堆叠时，上层芯片(如120)的下表面会面向下层芯片(如110)的上表面，然后将上层芯片120中的多个穿孔121与下层芯片110上的多个焊锡凸块113对位，就可以在一次的回焊(reflow)工艺中连接多个穿孔121与焊锡凸块123。由于连接垫112的面积大于穿孔111，因此在对位上较容易，就算芯片110～140之间具有些微的对位误差，同样也可以顺利接合。这样的工艺可以简化堆叠芯片的工艺程序，同时也可以提升工艺的稳定度。
在本实施例中，连接垫112的面积大于穿孔111的面积，焊锡凸块113是设置在连接垫112上并位于穿孔111周围。因此在堆叠芯片时，不需要直接对准上层芯片与下层芯片中的穿孔，仅需要使上层芯片的穿孔(如121)对准下层芯片的焊锡凸块(如113)即可进行加热接合的工艺。因此，在堆叠后，芯片120中的穿孔121与芯片110中的穿孔111会呈现交错方式设置，如图1所示。芯片110与120的连接结构也会呈现交错方式设置。
值得注意的是，重配置层(Redistribution Layer，RDL))可以形成在芯片110的上表面或下表面，本实施例并不受限。芯片110上连接垫112可经由重配置层彼此电性连接或连接至芯片110内部的电路元件。芯片130、140也是利用相同的方式进行堆叠，其堆叠的芯片个数并不限定。芯片110～140的堆叠方向也可以上下相反，本发明并不受限。穿孔111、121利用硅穿孔技术直接在芯片上或晶圆中形成。此外，本实施例的技术手段可以直接应用于芯片与印刷电路板之间的堆叠结构，芯片110可以设置于印刷电路板101(或称为基板，例如为一陶瓷基板、玻璃基板或塑胶基板)上，芯片110中的穿孔111可经由焊锡凸块连接至印刷电路板101。在经由上述实施例的说明后，本技术领域普通技术人员应可推知其实施方式，在此不加累述。
接下来，请参照图3，图3为根据本发明第一实施例的芯片110的局部结构示意图，芯片110的上表面具有电路元件或金属导线，连接垫112与焊锡凸块113也是设置于芯片110的上表面。连接垫112会连接至穿孔111(使用虚线表示)，而焊锡凸块113则是设置在连接垫112上并位于穿孔111的周围。芯片110上可依照信号或脚位数来决定连接结构(包括连接垫112、穿孔121与焊锡凸块113)的个数。值得注意的是，图3仅为本发明的一实施例，芯片110～140的结构不限定于图3。
(第二实施例)
请参照图4，图4为根据本发明第二实施例的连接结构示意图。在图4中，芯片的上下表面分别设置有连接垫412与422，连接垫412连接至穿孔411且其上设置有焊锡凸块113，而连接垫422则连接至穿孔411的另一端。由于连接垫422的面积较大，因此比较容易与下方的芯片的焊锡凸块433对位，这样可以提高工艺良率与对位的准确度。图4中的连接结构可以直接应用于上述图1中的芯片110～140，这样可以简化工艺与提高良率。在经由上述实施例的说明后，本技术领域普通技术人员应可推知其他实施方式，在此不加累述。
综上所述，本发明利用硅穿孔技术并配合连接垫与焊锡凸块的结构设计，借此改善堆叠式芯片的工艺良率与简化其工艺。
虽然本发明的较佳实施例已揭示如上，然而本发明并不受限于上述实施例，任何所属技术领域中普通技术人员，在不脱离本发明所揭示的范围内，当可作些许的更动与调整，因此本发明的保护范围应当以所附的权利要求所界定的范围为准。

Claims (10)

1.一种芯片堆叠结构，其特征在于包括：
一第一芯片，具有多个第一连接结构，各该第一连接结构具有一第一穿孔、一第一连接垫与一第一焊锡凸块，其中该第一连接垫连接于该第一穿孔，而该第一焊锡凸块设置在该第一连接垫上并位于该第一穿孔的周围；以及
一第二芯片，堆叠于该第一芯片之上，该第二芯片具有多个第二连接结构，各该第二连接结构具有一第二穿孔；
其中，该第二芯片中的各该第二穿孔分别与该第一芯片上的各该第一焊锡凸块对位接合。
2.如权利要求1所述的芯片堆叠结构，其特征在于各该第二连接结构更具有一第二连接垫与一第二焊锡凸块，该第二连接垫连接至该第二穿孔，而该第二焊锡凸块设置在该第二连接垫上并位于该第二穿孔的周围。
3.如权利要求2所述的芯片堆叠结构，其中该第一芯片的一上表面面向该第二芯片的一下表面，该第一连接垫与该第一焊锡凸块位于该第一芯片的该上表面上，该第二连接垫与该第二焊锡凸块位于该第二芯片的一上表面上。
4.如权利要求1所述的芯片堆叠结构，其特征在于所述第一连接结构与所述第二连接结构的位置相互交错。
5.如权利要求1所述的芯片堆叠结构，其特征在于各该第一连接结构与各该第二连接结构的结构相同。
6.如权利要求1所述的芯片堆叠结构，其特征在于该第一穿孔与该第二穿孔中填充有导电材料。
7.如权利要求1所述的芯片堆叠结构，其特征在于该第二穿孔与该第一焊锡凸块以加热方式而相互接合。
8.如权利要求1所述的芯片堆叠结构，其特征在于所述第一连接结构位于该第一芯片的边缘，所述第二连接结构位于该第二芯片的边缘且所述第一连接结构分别对应于所述第二连接结构。
9.如权利要求1所述的芯片堆叠结构，其特征在于各该第一连接结构更具有一第三连接垫，该第一连接垫设置于该第一芯片的一上表面，该第三连接垫设置于该第一芯片的一下表面，且该第三连接垫连接于该第一穿孔。
10.如权利要求1所述的芯片堆叠结构，其特征在于该第一连接垫上覆盖有一防焊层，该防焊层具有一开口以设置该焊锡凸块。
CN2011100211761A 2010-10-25 2011-01-14 芯片堆叠结构 Pending CN102456673A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100211761A CN102456673A (zh) 2010-10-25 2011-01-14 芯片堆叠结构

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010528819 2010-10-25
CN201010528819.7 2010-10-25
CN2011100211761A CN102456673A (zh) 2010-10-25 2011-01-14 芯片堆叠结构

Publications (1)

Publication Number Publication Date
CN102456673A true CN102456673A (zh) 2012-05-16

Family

ID=46039661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100211761A Pending CN102456673A (zh) 2010-10-25 2011-01-14 芯片堆叠结构

Country Status (1)

Country Link
CN (1) CN102456673A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679732A (zh) * 2014-12-08 2016-06-15 爱思开海力士有限公司 具有穿通通孔和金属层的电连接的半导体装置及层叠方法
US11276671B2 (en) * 2018-08-31 2022-03-15 Changxin Memory Technologies, Inc. Multilayered memory device with through-silicon via(TSV), semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030273A1 (en) * 2000-09-12 2002-03-14 Takashi Iwamoto Semiconductor device and electron device
US20040188819A1 (en) * 2003-03-31 2004-09-30 Farnworth Warren M. Wafer level methods for fabricating multi-dice chip scale semiconductor components
CN1983533A (zh) * 2005-11-30 2007-06-20 飞思卡尔半导体公司 用于封装半导体器件的方法
US20090218671A1 (en) * 2008-03-03 2009-09-03 Kimihito Kuwabara Semiconductor device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030273A1 (en) * 2000-09-12 2002-03-14 Takashi Iwamoto Semiconductor device and electron device
US20040188819A1 (en) * 2003-03-31 2004-09-30 Farnworth Warren M. Wafer level methods for fabricating multi-dice chip scale semiconductor components
CN1983533A (zh) * 2005-11-30 2007-06-20 飞思卡尔半导体公司 用于封装半导体器件的方法
US20090218671A1 (en) * 2008-03-03 2009-09-03 Kimihito Kuwabara Semiconductor device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679732A (zh) * 2014-12-08 2016-06-15 爱思开海力士有限公司 具有穿通通孔和金属层的电连接的半导体装置及层叠方法
CN105679732B (zh) * 2014-12-08 2019-11-05 爱思开海力士有限公司 具有穿通通孔和金属层的电连接的半导体装置及层叠方法
US11276671B2 (en) * 2018-08-31 2022-03-15 Changxin Memory Technologies, Inc. Multilayered memory device with through-silicon via(TSV), semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
EP2978020B1 (en) Package substrate
US20190259733A1 (en) Semiconductor package
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
US8022553B2 (en) Mounting substrate and manufacturing method thereof
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
KR101124568B1 (ko) 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
JP5042591B2 (ja) 半導体パッケージおよび積層型半導体パッケージ
US8350373B2 (en) Chip stacked structure and method of fabricating the same
US9646917B2 (en) Low CTE component with wire bond interconnects
CN102931103A (zh) 具有极细间距堆叠的微电子组件
TW200926387A (en) Stacked-type chip package structure and fabrication method thereof
WO2011086613A1 (ja) 半導体装置及びその製造方法
JP2013197387A (ja) 半導体装置
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
KR20110028746A (ko) 적층 칩 반도체 패키지
CN103579145A (zh) 穿孔中介板及其制法与封装基板及其制法
CN102646663A (zh) 半导体封装件
US20110101531A1 (en) Thermo-mechanical stress in semiconductor wafers
CN105702658A (zh) 半导体封装件及其制法
CN107403785A (zh) 电子封装件及其制法
CN104124212B (zh) 半导体封装件及其制法
US9263376B2 (en) Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
WO2011021364A1 (ja) 半導体装置およびその製造方法
CN102456673A (zh) 芯片堆叠结构
JP2012084838A (ja) チップスタック構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516