CN103579145A - 穿孔中介板及其制法与封装基板及其制法 - Google Patents

穿孔中介板及其制法与封装基板及其制法 Download PDF

Info

Publication number
CN103579145A
CN103579145A CN201210284793.5A CN201210284793A CN103579145A CN 103579145 A CN103579145 A CN 103579145A CN 201210284793 A CN201210284793 A CN 201210284793A CN 103579145 A CN103579145 A CN 103579145A
Authority
CN
China
Prior art keywords
rerouting
layer
intermediate plate
conductive rubber
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210284793.5A
Other languages
English (en)
Other versions
CN103579145B (zh
Inventor
曾子章
胡迪群
詹英志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201210284793.5A priority Critical patent/CN103579145B/zh
Publication of CN103579145A publication Critical patent/CN103579145A/zh
Application granted granted Critical
Publication of CN103579145B publication Critical patent/CN103579145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

一种穿孔中介板及其制法与封装基板及其制法，该穿孔中介板，包括：一中介板本体、形成于该中介板本体中的导电胶体、以及设于该中介板本体上的线路重布结构。借由该导电胶体的一端凸出该中介板本体表面，使该导电胶体凸出的一端与其它结构的接触面积增加，例如与封装基板或线路结构的接触面积增加，进而强化该导电胶体的结合力，所以可提升该穿孔中介板的可靠度。

Description

穿孔中介板及其制法与封装基板及其制法
技术领域
本发明涉及一种硅穿孔技术，尤指一种穿孔中介板及其制法与封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于微型化，在功能上则逐渐迈入高性能、多功能、高速度化的研发方向。图1为现有覆晶式封装结构1的剖视示意图。
如图1所示，该封装结构1的工艺先提供一具有第一表面10a及第二表面10b的封装基板10，且于该封装基板10的第一表面10a具有覆晶焊垫100；再借由焊锡凸块11电性连接半导体芯片12的电极垫120；接着，于该封装基板10的第一表面10a与该半导体芯片12之间形成底胶13，以包覆该焊锡凸块11；又于该封装基板10的第二表面10b具有植球垫101，以借由焊球14电性连接例如为印刷电路板的另一电子装置(未表示于图中)。
然而，该半导体芯片12已发展至关键尺寸为45nm以下的工艺，所以于后端工艺(Back-End Of Line,BEOL)中，将采用极低介电系数(Extreme low-k dielectric,ELK)或超低介电系数(Ultra low-k,ULK)的介电材料，但该low-k的介电材料为多孔特性而易脆，以致于现有封装结构1中，当进行覆晶封装后，在信赖度热循环测试中，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansioncoefficient,CTE)差异过大，导致该焊锡凸块11易因热应力不均而产生破裂，使该半导体芯片12产生破裂，造成产品可靠度不佳。
此外，随着电子产品更趋于微型化及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，以纳米尺寸作单位，因而各该电极垫120之间的间距更小；然而，现有封装基板10的覆晶焊垫100的间距是以微米尺寸作单位，而无法有效缩小至对应该电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板，以致于无法有效生产电子产品。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺陷，遂于该封装基板与半导体芯片之间增设一中介板（interposer），该中介板具有穿孔（Through-silicon via,TSV）及设于该穿孔上的线路重布层（Redistribution layer,RDL），令该穿孔的一端电性结合间距较大的封装基板的覆晶焊垫，而该线路重布层电性结合间距较小的半导体芯片的电极垫，使该封装基板可结合具有高布线密度电极垫的半导体芯片，而达到整合高布线密度的半导体芯片的目的。
本发明提供一种穿孔中介板，其包括：一中介板本体，其具有相对的第一表面与第二表面，并具有连通该第一表面与该第二表面的多个贯穿孔；导电胶体，其形成于该贯穿孔中，且该导电胶体具有相对的第一端与第二端，该导电胶体的该第一端凸出该中介板本体的该第一表面；以及线路重布结构，其设于该中介板本体的该第二表面与该导电胶体的该第二端上，且该线路重布结构电性连接该导电胶体的该第二端。
由上可知，本发明的穿孔中介板，其借由该导电胶体的第一端凸出该中介板本体的第一表面，以增加该导电胶体的第一端与其它结构（如封装基板或线路结构）的接触面积，而强化该导电胶体的结合力，所以可提升本发明的穿孔中介板的可靠度。
此外，本发明也提供一种封装基板，其包括：中介板，其具有相对的第一表面与第二表面，并具有连通该第一表面与该第二表面的多个导电胶体，该导电胶体具有相对的第一端与第二端，令该导电胶体的该第一端凸出该中介板的该第一表面，又该中介板的该第二表面上具有线路重布结构，令该线路重布结构电性连接该导电胶体的该第二端；封装层，其包覆该中介板周围及该第一表面；以及线路增层结构，其对应设于该中介板的该第一表面上方的该封装层上，且令该线路增层结构电性连接该导电胶体的该第一端。
由上可知，本发明的封装基板借由将该中介板嵌埋于该封装层中，以降低整体封装结构的厚度，且该中介板的热膨胀系数与硅晶圆接近或者相同，可提高封装后热循环测试的信赖度，所以相比于现有技术的覆晶式封装基板，将半导体芯片结合于该封装基板的中介板上，可提升产品的可靠度。
另外，本发明还提供一种穿孔中介板的制法，其包括：提供一具有相对的第一表面与第二表面的中介板本体，且该第一表面与该第二表面上分别具有第一保护层与第二保护层：形成连通该中介板本体的该第一表面与该第二表面且延伸至该第一保护层的多个贯穿孔；于该贯穿孔中形成导电胶体，且该导电胶体具有相对的第一端与第二端；移除该第一保护层，使该导电胶体的该第一端凸出该中介板本体的该第一表面；于该中介板本体的该第一表面与该导电胶体的该第一端上形成第一线路重布结构，且该第一线路重布结构电性连接该导电胶体的该第一端；以及移除该第二保护层，使该导电胶体的该第二端外露于该中介板本体的该第二表面。
此外，本发明还提供一种封装基板的制法，其包括：提供具有相对的第一表面与第二表面的至少一中介板本体，且该第一表面上具有保护层：形成连通该中介板本体的该第一表面与该第二表面且延伸至该保护层的多个贯穿孔；于该贯穿孔中形成导电胶体，且该导电胶体具有相对的第一端与第二端；于该中介板本体的该第二表面上形成线路重布结构，以形成中介板，且该线路重布结构电性连接该导电胶体的该第二端；移除该保护层，使该导电胶体的该第一端凸出该中介板的该第一表面；形成封装层以包覆该中介板周围及该第一表面；以及于对应该中介板的该第一表面上方的该封装层上形成线路增层结构，且该线路增层结构电性连接该导电胶体的该第一端。
附图说明
图1为现有覆晶式半导体封装结构的剖视示意图；
图2A至图2H为本发明穿孔中介板的制法的剖视示意图；其中，图2H’为图2H的不同实施例；
图2I为本发明穿孔中介板的后续应用的剖视示意图；以及
图3A至图3J为本发明封装基板的制法的剖视示意图；其中，图3G’为图3G的不同实施例。
主要组件符号说明
1                    封装结构
10,3                 封装基板
10a,20a,30a          第一表面
10b,20b,30b          第二表面
100                  覆晶焊垫
101                  植球垫
11,41                焊锡凸块
12, 4                半导体芯片
120                  电极垫
13                   底胶
14,35                焊球
2,2’                穿孔中介板
20,30                中介板本体
200,300              贯穿孔
200a                 第一保护层
200b                 第二保护层
21,31                导电胶体
21a,31a              第一端
21b,31b              第二端
210                  表面处理层
22                   第一线路重布结构
220,240,340          重布介电层
221,221’,241,241’,341,341’    重布线路层
222,242,342          重布导电盲孔
223,243              电性接触垫
24                   第二线路重布结构
25                第二焊锡凸块
3a                中介板
3b                封装基板单元
300a              保护层
32                线路增层结构
320               增层介电层
321,321’,321”   增层线路层
322               增层导电盲孔
33                封装层
34                线路重布结构
40                第一焊锡凸块
5                 承载件
5a,5b             两侧
L,S,Y             切割路径
D                 间隔。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2H为本发明的穿孔中介板(interposer)2的制法的剖视示意图。
如图2A所示，提供一具有相对的第一表面20a与第二表面20b的中介板本体20，且该第一与第二表面20a,20b上分别具有一第一与第二保护层200a,200b。
于本实施例中，该中介板本体20为半导体材质的板体，如单晶硅、多晶硅、砷化镓等，或为绝缘材质的板体，如玻璃、陶瓷如Al2O3或AlN等。
如图2B所示，形成连通该中介板本体20的第一与第二表面20a,20b且延伸至该第一保护层200a与该第二保护层200b的多个贯穿孔200。
如图2C所示，于各该贯穿孔200中形成导电胶体21，且该些导电胶体21具有相对的第一端21a与第二端21b。
于本实施例中，该导电胶体21借由涂布填胶方式形成，且该导电胶体21的材质为铜胶或复合铜（化镀铜与铜胶）。
此外，若该中介板本体20为半导体材质时，可先于各该贯穿孔200的孔壁上形成例如二氧化硅的绝缘层（图略），再形成该导电胶体21。
如图2D所示，移除该第一保护层200a，使该导电胶体21的第一端21a凸出该中介板本体20的第一表面20a。
如图2E所示，于该中介板本体20的第一表面20a与该导电胶体21的第一端21a上形成第一线路重布结构22，且该第一线路重布结构22电性连接该导电胶体21的第一端21a。
于本实施例中，该第一线路重布结构22具有至少一重布介电层220、及形成于该重布介电层220上的重布线路层221,221’，且部分该重布线路层221’电性连接该导电胶体21的第一端21a。
此外，该重布线路层221埋设于该重布介电层220中。于其它实施例中，该重布线路层221也可形成于该重布介电层220表面上。
再者，该第一线路重布结构22还具有形成于该重布介电层220中的多个重布导电盲孔222，且该重布导电盲孔222电性连接该重布线路层221与该导电胶体21的第一端21a。也就是，本工艺借由线路沟槽的设计，使该第一线路重布结构22可以该重布导电盲孔222或该重布线路层221’电性连接该导电胶体21的第一端21a，并无特别限制。
另外，于其它实施例中，该第一线路重布结构22可为多层线路，而并不局限于上述的单层线路。
如图2F所示，移除该第二保护层200b，使该导电胶体21的第二端21b外露于该中介板本体20的第二表面20b，且该导电胶体21的第二端21b凸出该中介板本体20的第二表面20b。
如图2G所示，于该中介板本体20的第二表面20b与该导电胶体21的第二端21b上形成第二线路重布结构24，且该第二线路重布结构24电性连接该导电胶体21的第二端21b。
于本实施例中，该第二线路重布结构24具有至少一重布介电层240、及形成于该重布介电层240上的重布线路层241,241’，且部分该重布线路层241’（即最内层）电性连接该导电胶体21的第二端21b。
此外，该第二线路重布结构24还具有形成于部分该重布介电层240中的多个重布导电盲孔242，且该重布导电盲孔242电性连接该重布线路层241,241’。
再者，最内层的重布介电层240的表面与该导电胶体21的第二端21b表面齐平，使最内层的重布线路层241’可直接接触该导电胶体21的第二端21b表面，而能电性连接该导电胶体21的第二端21b，所以最内层的重布线路层241’不需通过该重布导电盲孔242电性连接该导电胶体21的第二端21b。或者，最内层的重布介电层240的表面低于（图未示）该导电胶体21的第二端21b表面，使该导电胶体21的第二端21b嵌入（图未示）于最内层的重布线路层241’。
另外，于该第二线路重布结构的其它实施例中，该重布线路层也可嵌埋于该重布介电层中。
如图2H所示，进行切单工艺，即沿图2G所示的切割路径L，以获得多个穿孔中介板2。
如图2H’所示，一般铜胶于成型柱体后具有孔洞结构，该孔洞结构于后续工艺中容易残留药水并影响导电品质，所以于另一实施例中，可于图2E的形成该第一线路重布结构22的工艺之前，于该导电胶体21的第一端21a上形成表面处理层210，以遮盖该孔洞结构。
于本实施例中，该表面处理层210的厚度大于3um，且形成该表面处理层210的材质为化学镀镍/金(Ni/Au)、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、或化镀与电镀铜合体的其中一者。
如图2I所示，其为应用本发明所形成的封装结构。于后续工艺中，一半导体芯片4借由第一焊锡凸块40结合并电性连接该穿孔中介板2的第二线路重布结构24最外侧的电性接触垫243，且于该穿孔中介板2的第一线路重布结构22最外侧的电性接触垫223上借由第二焊锡凸块25电性连接封装基板（图略）。
本发明的穿孔中介板2,2’设于该封装基板与半导体芯片4之间，令该穿孔中介板2,2’的底端借由第二焊锡凸块25电性结合间距较大的封装基板的焊垫，而该第二线路重布结构24的电性接触垫243借由第一焊锡凸块40电性结合间距较小的半导体芯片4的电极垫，再形成封装胶体（图略），使该封装基板可结合具有高布线密度电极垫的半导体芯片4，而达到整合高布线密度的半导体芯片4的目的。所以借由该穿孔中介板2,2’，不仅可解决缺乏可配合的封装基板的问题，且不会改变IC产业原本的供应链(supply chain)及基础设备(infrastructure)。
此外，借由该半导体芯片4设于该穿孔中介板2,2’上，且该穿孔中介板2,2’的热膨胀系数与半导体芯片4的热膨胀系数相同(CET均为2.6ppm)或相近，所以可避免该半导体芯片4与该穿孔中介板2,2’之间的第一焊锡凸块40破裂。因此，相比于现有技术的覆晶式封装基板，将半导体芯片4结合于该穿孔中介板2,2’上，可提升产品的可靠度。
再者，借由该导电胶体21的第一端21a凸出该中介板本体20的第一表面20a，使该第一线路重布结构22接触该导电胶体21的第一端21a的面积得以增加，进而强化该导电胶体21与该第一线路重布结构22的结合力，例如，该导电胶体21的第一端21a嵌入该重布线路层221’或该重布导电盲孔222。因此，可提升本发明的穿孔中介板2,2’的可靠度。
另外，该导电胶体21的第二端21b也凸出该中介板本体20的第二表面20b，所以也能增加该第二线路重布结构24与该导电胶体21的第二端21b的接触面积，以强化该导电胶体21与该第二线路重布结构24的结合力，因而可提升本发明的穿孔中介板2,2’的可靠度。
本发明还提供一种穿孔中介板2,2’，如图2H所示，其包括：一中介板本体20、多个导电胶体21、一第一线路重布结构22以及一第二线路重布结构24。
所述的中介板本体20具有相对的第一表面20a与第二表面20b，并具有连通该第一与第二表面20a,20b的多个贯穿孔。
所述的导电胶体21形成于该贯穿孔200中，且该导电胶体21具有相对的第一端21a与第二端21b，该导电胶体21的第一端21a凸出该中介板本体20的第一表面20a，且该导电胶体21的第二端21b也凸出该中介板本体20的第二表面20b。又于其它实施例中，该导电胶体21的第一端21a上具有表面处理层210。
所述的第一线路重布结构22设于该中介板本体20的第一表面20a与该导电胶体21的第一端21a上，且该第一线路重布结构22具有至少一重布介电层220、形成于该重布介电层220上的重布线路层221,221’、及形成于该重布介电层220中并电性连接部分该重布线路层221的多个重布导电盲孔222，且部分重布线路层221’电性连接该导电胶体的第一端，而部分重布线路层221借由该重布导电盲孔222电性连接该该导电胶体21的第一端21a。又于一实施例中，该重布线路层221,221’埋设于该重布介电层220中。
所述的第二线路重布结构24设于该中介板本体20的第二表面20b与该导电胶体21的第二端21b上，且该第二线路重布结构24具有至少一重布介电层240、形成于该重布介电层240上的重布线路层241,241’、及形成于部分该重布介电层240中并电性连接该重布线路层241,241’的多个重布导电盲孔242，且部分该重布线路层241’电性连接该导电胶体21的第二端21b。
图3A至图3J为本发明的嵌埋有中介板3a的封装基板3的制法的剖视示意图。
如图3A所示，提供一具有相对的第一表面30a与第二表面30b的中介板本体30，且该中介板本体30的第一表面30a上具有保护层300a。
接着，形成连通该中介板本体30的第一与第二表面30a,30b且延伸至该保护层300a的多个贯穿孔300。
于本实施例中，该中介板本体30的材质选择性同于前述实施例。
如图3B所示，于各该贯穿孔300中形成导电胶体31，且该些导电胶体31具有相对的第一端31a与第二端31b。
于本实施例中，该导电胶体31借由涂布填胶方式形成，且该导电胶体31的第二端31b表面与该中介板本体30的第二表面30b齐平。
如图3C所示，于该中介板本体30的第二表面30b上形成一线路重布结构34，以形成多个中介板3a，且该线路重布结构34电性连接该导电胶体31的第二端31b。
于本实施例中，该线路重布结构34具有至少一重布介电层340、及形成于该重布介电层340上的重布线路层341,341’，且部分该重布线路层341’（即最内层）电性连接该导电胶体31的第二端31b。
此外，该线路重布结构34还具有形成于该重布介电层340中的多个重布导电盲孔342，且该重布导电盲孔342电性连接该重布线路层341,341’。
再者，该导电胶体31的第二端31b表面与该中介板本体30的第二表面30b齐平，所以最内层的重布线路层341’可直接接触该导电胶体31的第二端31b表面，而电性连接该导电胶体31的第二端31b，因而最内层的重布线路层341’不需通过该重布导电盲孔342电性连接该导电胶体31的第二端31b。
另外，该重布线路层也可嵌埋于该重布介电层中。
如图3D所示，沿该中介板3a的边缘（如图3C所示的切割路径S）进行切割工艺，以分离各该中介板3a。
如图3E所示，将该些中介板3a设于一承载件5的相对两侧5a,5b上，且以该线路重布结构34面对该承载件5。之后，再移除该保护层300a，使该导电胶体31的第一端31a凸出该中介板3a的第一表面30a。
于本实施例中，于该承载件5同一侧5a,5b上的该些中介板3a，其两者之间具有间隔D。
如图3F所示，于该承载件5上形成封装层33，以包覆该中介板3a周围及其第一表面30a与该导电胶体31的第一端31a。
如图3G至图3H所示，于对应该中介板3a的第一表面30a上方的封装层33上形成一线路增层结构32，以形成两组封装基板单元3b，且该线路增层结构32电性连接该导电胶体31的第一端31a。
于本实施例中，该线路增层结构32具有至少一增层介电层320、形成于该增层介电层320上的增层线路层321、及形成于该增层介电层320中的多个增层导电盲孔322，且该增层导电盲孔322电性连接该增层线路层321。
此外，部分增层线路层321’还埋设于该封装层33中，如图3G所示，使该线路增层结构32借由该封装层33中的增层线路层321’电性连接该导电胶体31的第一端31a。于其它实施例中，可于图3F的工艺中，使该导电胶体31的第一端31a表面与该封装层33表面齐平，以于制作该线路增层结构32时，该增层线路层321”可形成于该封装层33表面上，如图3G’所示，以电性连接该导电胶体31的第一端31a。
再者，该增层线路层321埋设于该增层介电层320中。于其它实施例中，该增层线路层321也可形成于该增层介电层320表面上。
另外，该线路增层结构32与该线路重布结构34具有工艺上的差异。该线路增层结构32使用封装基板工艺的设备制作，而该线路重布结构34使用半导体晶圆工艺的设备制作。
如图3I所示，移除该承载件5，以取得由多数封装基板单元3b所排列成的整版面(panel)封装基板，沿如切割路径Y进行切单工艺，以取得多个封装基板3。
如图3J所示，其为应用本发明所形成的封装结构：于后续工艺中，至少一半导体芯片4借由焊锡凸块41结合并电性连接该封装基板3的线路重布结构34最外侧的重布线路层341部分表面（即覆晶焊垫），且于该封装基板3的线路增层结构32最外侧的增层线路层321部分表面（即植球垫）上借由焊球35电性连接例如为印刷电路板的电子装置（图略）。
本发明的封装基板3借由将该中介板3a嵌埋于该封装层33中，以降低整体封装结构的厚度。
此外，该封装基板3与该中介板3a之间借由该线路增层结构32作电性连接，不仅能节省制作成本，且能提高电性。
再者，该中介板3a的热膨胀系数与硅晶圆接近或者相同，可提高封装后热循环测试的信赖度，所以相比于现有技术的覆晶式封装基板，将半导体芯片4结合于该封装基板3的中介板3a上，可提升产品的可靠度。
另外，借由该导电胶体31的第一端31a凸出该中介板3a的第一表面30a，使该线路增层结构32的增层线路层321’能直接接触该导电胶体31的第一端31a，而不需借由该增层导电盲孔322接触该导电胶体31的第一端31a，所以可省略盲孔对位工艺以缩短工艺时间，且可避免盲孔偏移而使电性连接不良的问题。因此，本发明的嵌埋有中介板3a的封装基板3不仅可提升其可靠度，且可降低制作成本。
本发明还提供一种封装基板3，如图3J所示，其包括：一中介板3a、一封装层33以及线路增层结构32。
所述的中介板3a具有相对的第一表面30a与第二表面30b，并具有连通该第一与第二表面30a,30b的多个导电胶体31，该导电胶体31具有相对的第一端31a与第二端31b，令该导电胶体31的第一端31a凸出该中介板3a的第一表面30a，又该中介板3a的第二表面30b上具有线路重布结构34，令该线路重布结构34电性连接该导电胶体31的第二端31b。
于本实施例中，该线路重布结构34具有至少一重布介电层340、形成于该重布介电层340上的重布线路层341,341’、及形成于该重布介电层340中并电性连接该重布线路层341,341’的多个重布导电盲孔342，且该最内层的重布线路层341’电性连接该导电胶体31的第二端31b。
所述的封装层33包覆该中介板3a周围及该中介板3a的第一表面30a，也就是该中介板3a嵌埋于该封装层33中。
于本实施例中，该封装层33还包覆该导电胶体31的第一端31a顶面；于其它实施例中，该导电胶体31的第一端31a顶面外露于该封装层33表面，例如，该导电胶体31的第一端31a表面与该封装层33表面齐平。
所述的线路增层结构32对应设于该中介板3a的第一表面30a上方的封装层33上，且令该线路增层结构32电性连接该导电胶体31的第一端31a。
于本实施例中，该线路增层结构32具有至少一增层介电层320、形成于该增层介电层320上的增层线路层321、及形成于该增层介电层320中并电性连接该增层线路层321的多个增层导电盲孔322，且该增层线路层321’还埋设于该封装层33中，以电性连接该导电胶体31的第一端31a与增层导电盲孔322。于其它实施例中，该增层线路层321”可形成于该封装层33表面上，以电性连接该导电胶体31的第一端31a。
综上所述，本发明的穿孔中介板及其制法与封装基板及其制法，主要借由该导电胶体的第一端凸出该中介板的第一表面，以达到提升该穿孔中介板或封装基板的可靠度。
此外，利用该穿孔中介板（或中介板）结合半导体芯片，因该穿孔中介板的热膨胀系数与半导体芯片的热膨胀系数相同，所以可避免该半导体芯片与该穿孔中介板之间的焊锡凸块破裂。因此，该穿孔中介板可提升产品的可靠度。
再者，借由穿孔中介板（或中介板）的设计，令该第一线路重布结构（或线路增层结构）电性结合封装基板的焊垫，而该第二线路重布结构（或线路重布结构）电性结合间距较小的半导体芯片电极垫，从而使该封装基板可结合具有高布线密度电极垫的半导体芯片，而达到封装超低介电、细线路间距的半导体芯片的目的。
另外，将该中介板嵌埋于该封装层中，以形成嵌埋有中介板的封装基板，进而降低整体封装结构的厚度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (22)

1.一种穿孔中介板，其包括：
一中介板本体，其具有相对的第一表面与第二表面，并具有连通该第一表面与该第二表面的多个贯穿孔；
导电胶体，其形成于该贯穿孔中，且该导电胶体具有相对的第一端与第二端，该导电胶体的该第一端凸出该中介板本体的该第一表面；以及
线路重布结构，其设于该中介板本体的该第二表面与该导电胶体的该第二端上，且该线路重布结构电性连接该导电胶体的该第二端。
2.根据权利要求1所述的穿孔中介板，其特征在于，该线路重布结构具有至少一重布介电层、及形成于该重布介电层上的重布线路层，且该重布线路层电性连接该导电胶体的该第二端。
3.根据权利要求2所述的穿孔中介板，其特征在于，该线路重布结构还具有形成于该重布介电层中的多个重布导电盲孔，且该重布导电盲孔电性连接该重布线路层。
4.根据权利要求1所述的穿孔中介板，其特征在于，该导电胶体的该第二端凸出该中介板本体的该第二表面。
5.根据权利要求1所述的穿孔中介板，其特征在于，该穿孔中介板还包括另一线路重布结构，其设于该中介板本体的该第一表面与该导电胶体的该第一端上，且该第一线路重布结构电性连接该导电胶体的该第一端。
6.根据权利要求5所述的穿孔中介板，其特征在于，该另一线路重布结构具有至少一重布介电层、及形成于该重布介电层上的重布线路层，且该重布线路层电性连接至该导电胶体的该第一端。
7.根据权利要求6所述的穿孔中介板，其特征在于，该另一线路重布结构还具有形成于该重布介电层中的多个重布导电盲孔，且该重布导电盲孔电性连接该重布线路层与该导电胶体的该第一端。
8.根据权利要求1所述的穿孔中介板，其特征在于，该导电胶体的该第一端上具有表面处理层。
9.一种穿孔中介板的制法，其包括：
提供一具有相对的第一表面与第二表面的中介板本体，且该第一表面与该第二表面上分别具有第一保护层与第二保护层：
形成连通该中介板本体的该第一表面与该第二表面且延伸至该第一保护层的多个贯穿孔；
于该贯穿孔中形成导电胶体，且该导电胶体具有相对的第一端与第二端；
移除该第一保护层，使该导电胶体的该第一端凸出该中介板本体的该第一表面；
于该中介板本体的该第一表面与该导电胶体的该第一端上形成第一线路重布结构，且该第一线路重布结构电性连接该导电胶体的该第一端；以及
移除该第二保护层，使该导电胶体的该第二端外露于该中介板本体的该第二表面。
10.根据权利要求9所述的穿孔中介板的制法，其特征在于，该贯穿孔还延伸至该第二保护层，且于移除该第二保护层后，该导电胶体的该第二端凸出该中介板本体的该第二表面。
11.根据权利要求9所述的穿孔中介板的制法，其特征在于，该制法还包括于移除该第二保护层后，于该中介板本体的该第二表面与该导电胶体的该第二端上形成第二线路重布结构，且该第二线路重布结构电性连接该导电胶体的该第二端。
12.根据权利要求9所述的穿孔中介板的制法，其特征在于，该制法还包括于形成该第一线路重布结构前，于该导电胶体的该第一端上形成表面处理层。
13.一种封装基板，其包括：
中介板，其具有相对的第一表面与第二表面，并具有连通该第一表面与该第二表面的多个导电胶体，该导电胶体具有相对的第一端与第二端，令该导电胶体的该第一端凸出该中介板的该第一表面，又该中介板的该第二表面上具有线路重布结构，令该线路重布结构电性连接该导电胶体的该第二端；
封装层，其包覆该中介板周围及该第一表面；以及
线路增层结构，其对应设于该中介板的该第一表面上方的该封装层上，且令该线路增层结构电性连接该导电胶体的该第一端。
14.根据权利要求13所述的封装基板，其特征在于，该线路增层结构具有至少一增层介电层、及形成于该增层介电层上的增层线路层，且该增层线路层电性连接该导电胶体的该第一端。
15.根据权利要求14所述的封装基板，其特征在于，该增层线路层还埋设于该封装层中。
16.根据权利要求15所述的封装基板，其特征在于，该线路增层结构还具有形成于该增层介电层中的多个增层导电盲孔，且该增层导电盲孔电性连接该增层线路层。
17.根据权利要求13所述的封装基板，其特征在于，该线路重布结构具有至少一重布介电层、及形成于该重布介电层上的重布线路层，且该重布线路层电性连接该导电胶体的该第二端。
18.根据权利要求17所述的封装基板的制法，其特征在于，该线路重布结构还具有形成于该重布介电层中的多个重布导电盲孔，且该重布导电盲孔电性连接该重布线路层。
19.一种封装基板的制法，其包括：
提供具有相对的第一表面与第二表面的至少一中介板本体，且该第一表面上具有保护层：
形成连通该中介板本体的该第一表面与该第二表面且延伸至该保护层的多个贯穿孔；
于该贯穿孔中形成导电胶体，且该导电胶体具有相对的第一端与第二端；
于该中介板本体的该第二表面上形成线路重布结构，以形成中介板，且该线路重布结构电性连接该导电胶体的该第二端；
移除该保护层，使该导电胶体的该第一端凸出该中介板的该第一表面；
形成封装层以包覆该中介板周围及该第一表面；以及
于对应该中介板的该第一表面上方的该封装层上形成线路增层结构，且该线路增层结构电性连接该导电胶体的该第一端。
20.根据权利要求19所述的封装基板的制法，其特征在于，该中介板具有多个时，是将该些中介板设于一承载件上，且以该线路重布结构面对该承载件，再移除该保护层。
21.根据权利要求20所述的封装基板的制法，其特征在于，该制法还包括于形成该线路增层结构后，移除该承载件。
22.根据权利要求20所述的封装基板的制法，其特征在于，该制法还包括于形成该线路增层结构后，进行切单工艺，以形成多个封装基板。
CN201210284793.5A 2012-08-10 2012-08-10 穿孔中介板及其制法与封装基板及其制法 Active CN103579145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210284793.5A CN103579145B (zh) 2012-08-10 2012-08-10 穿孔中介板及其制法与封装基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210284793.5A CN103579145B (zh) 2012-08-10 2012-08-10 穿孔中介板及其制法与封装基板及其制法

Publications (2)

Publication Number Publication Date
CN103579145A true CN103579145A (zh) 2014-02-12
CN103579145B CN103579145B (zh) 2017-12-08

Family

ID=50050607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210284793.5A Active CN103579145B (zh) 2012-08-10 2012-08-10 穿孔中介板及其制法与封装基板及其制法

Country Status (1)

Country Link
CN (1) CN103579145B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702658A (zh) * 2014-11-12 2016-06-22 矽品精密工业股份有限公司 半导体封装件及其制法
CN106158819A (zh) * 2015-09-21 2016-11-23 胡迪群 具有横向导通电路的封装基材
CN109585403A (zh) * 2017-09-29 2019-04-05 凤凰先驱股份有限公司 传感器封装件及其制作方法
CN111554631A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554628A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554615A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554656A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN115132593A (zh) * 2022-09-02 2022-09-30 盛合晶微半导体(江阴)有限公司 一种三维封装结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2562369Y (zh) * 2002-08-02 2003-07-23 威盛电子股份有限公司 弹力电性接触封装结构
US20120153468A1 (en) * 2002-01-09 2012-06-21 Micron Technology, Inc. Elimination of RDL Using Tape Base Flip Chip on Flex for Die Stacking
CN102543927A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153468A1 (en) * 2002-01-09 2012-06-21 Micron Technology, Inc. Elimination of RDL Using Tape Base Flip Chip on Flex for Die Stacking
CN2562369Y (zh) * 2002-08-02 2003-07-23 威盛电子股份有限公司 弹力电性接触封装结构
CN102543927A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702658A (zh) * 2014-11-12 2016-06-22 矽品精密工业股份有限公司 半导体封装件及其制法
CN106158819A (zh) * 2015-09-21 2016-11-23 胡迪群 具有横向导通电路的封装基材
CN109585403A (zh) * 2017-09-29 2019-04-05 凤凰先驱股份有限公司 传感器封装件及其制作方法
CN109585403B (zh) * 2017-09-29 2020-09-25 恒劲科技股份有限公司 传感器封装件及其制作方法
CN111554631A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554628A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554615A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554656A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN115132593A (zh) * 2022-09-02 2022-09-30 盛合晶微半导体(江阴)有限公司 一种三维封装结构及其制备方法

Also Published As

Publication number Publication date
CN103579145B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN103094244B (zh) 嵌埋穿孔中介层的封装基板及其制法
TWI473218B (zh) 穿孔中介板及其製法與封裝基板及其製法
CN103579145A (zh) 穿孔中介板及其制法与封装基板及其制法
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
KR101060862B1 (ko) 인터포저 및 그의 제조방법
US9916990B2 (en) Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US20230335540A1 (en) Semiconductor package and method of fabricating the same
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US20110101531A1 (en) Thermo-mechanical stress in semiconductor wafers
TWI436461B (zh) 封裝基板結構及其製法暨覆晶封裝結構及其製法
CN103107150A (zh) 用于半导体器件的中介层及其制造方法
US20120299177A1 (en) Semiconductor component and method of fabricating the same
TW201640976A (zh) 堆疊電子裝置及其製造方法
CN104733407B (zh) 半导体装置的制法
CN202394967U (zh) 半导体封装构造
CN103219302B (zh) 穿孔中介板
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
TW201309125A (zh) 嵌埋晶片封裝件之封裝結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant