KR101060862B1 - 인터포저 및 그의 제조방법 - Google Patents

인터포저 및 그의 제조방법 Download PDF

Info

Publication number
KR101060862B1
KR101060862B1 KR1020090086614A KR20090086614A KR101060862B1 KR 101060862 B1 KR101060862 B1 KR 101060862B1 KR 1020090086614 A KR1020090086614 A KR 1020090086614A KR 20090086614 A KR20090086614 A KR 20090086614A KR 101060862 B1 KR101060862 B1 KR 101060862B1
Authority
KR
South Korea
Prior art keywords
wiring layer
layer
insulating plate
forming
upper wiring
Prior art date
Application number
KR1020090086614A
Other languages
English (en)
Other versions
KR20110028959A (ko
Inventor
전형진
류종인
신승완
문선희
권영도
박승욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090086614A priority Critical patent/KR101060862B1/ko
Priority to US12/654,372 priority patent/US20110061911A1/en
Publication of KR20110028959A publication Critical patent/KR20110028959A/ko
Application granted granted Critical
Publication of KR101060862B1 publication Critical patent/KR101060862B1/ko
Priority to US13/632,614 priority patent/US9196506B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 인터포저는, 레이저 또는 드릴링과 같은 기계적인 방법으로 형성된 비아 홀에 도전재가 채워져 비아가 형성된, 레진을 포함하는 절연판; 상기 절연판의 상면에 설계된 회로 패턴에 따라 상기 비아와 전기적으로 연결되도록 형성되는 제1상측재배선층; 상기 제1상측재배선층의 일부가 노출되도록 적층되어 상기 제1상측재배선층을 보호하는 제1상측보호층; 상기 제1상측재배선층과 전기적으로 연결되며 설계된 회로 패턴에 따라 적층된 제2상측재배선층; 상기 제2상측재배선층의 일부가 노출되도록 적층되어 상기 제2상측재배선층을 보호하는 제2상측보호층; 및 상기 제2상측재배선층의 노출된 부분에 형성되는 언더 범프 메탈라이제이션(under bump metalization, UBM);을 포함한다.
인터포저, 동박적층판

Description

인터포저 및 그의 제조방법{Interposer and method for manufacturing the same}
본 발명은 인터포저에 관한 것으로서, 더욱 상세하게는 재료원가 및 공정비용을 절감시킴으로써 저렴하게 생산할 수 있는 인터포저에 관한 것이다.
전자 산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이를 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 기술이며, 이중 패키지의 소형화 박막화 구현을 위해서는 3D 구조를 실현 및 신뢰성 확보를 위한 인터포저 기술이 필요하다.
종래에 사용되는 일반적인 인터포저는 실리콘을 재료로 사용하여 반도체 제작공정에 의하여 생산된다. 그런데 실리콘을 사용하여 인터포저를 제작할 경우 그 재료원가 및 공정비용이 높은 문제점이 있다.
본 발명의 목적은, 인터포저에 있어서, 재료원가 및 공정비용을 낮춰 저렴한 인터포저를 제공하는 것이다.
본 발명의 일실시예에 따른 인터포저는, 레이저 또는 드릴링과 같은 기계적인 방법으로 형성된 비아 홀에 도전재가 채워져 비아가 형성된, 레진을 포함하는 절연판; 상기 절연판의 상면에 설계된 회로 패턴에 따라 상기 비아와 전기적으로 연결되도록 형성되는 제1상측재배선층; 상기 제1상측재배선층의 일부가 노출되도록 적층되어 상기 제1상측재배선층을 보호하는 제1상측보호층; 상기 제1상측재배선층과 전기적으로 연결되며 설계된 회로 패턴에 따라 적층된 제2상측재배선층; 상기 제2상측재배선층의 일부가 노출되도록 적층되어 상기 제2상측재배선층을 보호하는 제2상측보호층; 및 상기 제2상측재배선층의 노출된 부분에 형성되는 언더 범프 메탈라이제이션(under bump metalization, UBM);을 포함할 수 있다.
본 발명의 일실시예에 따른 인터포저는, 상기 절연판의 하면에 설계된 회로 패턴에 따라 상기 비아와 전기적으로 연결되도록 형성되는 하측재배선층; 상기 하측재배선층의 일부가 노출되도록 적층되어 상기 하측재배선층을 보호하는 하측보호층; 및 상기 하측재배선층의 노출된 부분에 형성되는 언더 범프 메탈라이제이션(UBM);을 더 포함할 수 있다.
다른 측면에서, 본 발명의 다른 실시예에 따른 인터포저의 제조방법은, 레진 또는 세라믹을 포함하는 절연판에 비아 홀을 형성하는 단계; 상기 절연판의 상면에 제1상측재배선층 및 하면에 하측재배선층 형성을 위한 레지스트를 동시에 형성하는 단계; 구리를 도금하여 상기 비아 홀 충전, 및 설계된 회로 패턴에 따라 상기 제1상측재배선층 및 하측재배선층 형성을 동시에 수행하는 단계; 및 상기 제1상측재배선층 및 하측재배선층의 일부가 노출되도록 제1상측보호층 및 하측보호층을 형성하는 단계;를 포함할 수 있다.
본 발명의 또다른 실시예에 따른 인터포저의 제조방법은, 상기 제1상측보호층 및 하측보호층 형성 후 노출된 상기 제1상측재배선층 및 하측재배선층에 언더 범프 메탈라이제이션(UBM)을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 또다른 실시예에 따른 인터포저의 제조방법은, 상기 절연판의 상면에 설계된 회로 패턴에 따라 제2상측재배선층을 형성하고, 상기 제2상측재배선층의 일부가 노출되도록 제2상측보호층을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 또다른 실시예에 따른 인터포저의 제조방법은, 상기 제2상측보호층 형성 후 노출된 상기 제2상측재배선층에 언더 범프 메탈라이제이션(UBM)을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 또다른 실시예에 따른 인터포저의 제조방법의 상기 제2상측재배선층 및 제2상측보호층을 형성하는 단계는, 파인 피치 구현을 위하여 반도체 공정을 이용하여 수행되는 것일 수 있다.
본 발명의 또다른 실시예에 따른 인터포저의 제조방법의 상기 절연판에 비아 홀을 형성하는 단계는, 상기 절연판에 홀을 형성한 후 상기 절연판 내부의 레진 또는 세라믹이 노출된 부분에 시드레이어를 형성하는 것일 수 있다.
본 발명의 또다른 실시예에 따른 인터포저의 제조방법의 상기 구리를 도금하여 상기 비아 홀 충전, 및 설계된 회로 패턴에 따라 상기 제1상측재배선층 및 하측재배선층 형성을 동시에 수행하는 단계는, 상기 절연판의 양면 및 상기 비아 홀에 구리를 도금한 후 상기 레지스트를 제거하는 것일 수 있다.
이때, 상기 절연판은 양면에 구리로 형성된 층이 적층된 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
본 발명에 의한 인터포저 및 그의 제조방법은 실리콘 웨이퍼 대신 레진 또는 세라믹을 포함한 절연판을 이용하여 인터포저를 제조함으로써 재료원가 및 공정비용을 낮춰 저렴하게 인터포저를 제공할 수 있다.
또한, 대형 크기의 절연판 사용이 가능하므로 한꺼번에 많은 양을 생산할 수 있어 생산성이 향상되는 효과를 갖는다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일실시예에 따른 인터포저의 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 인터포저는 레진 또는 세라믹을 포함하는 절연판(10)을 그 두께 방향으로 관통하는 비아(20)가 형성될 수 있다. 상기 절연판은 그 상면 및 하면에 구리로 형성된 층이 적층된 동박적층판(Copper Clad Laminate, CCL)일 수 있고, 상기 비아(20)는 도전성의 물질로 구리일 수 있다.
상기 절연판(10)의 상면에는 설계된 회로 패턴에 따라 제1상측재배선층(31)이 형성되고, 상기 제1상측재배선층(31)의 상면에 상기 제1상측재배선층(31)의 일부가 노출되도록 상기 제1상측재배선층(31)을 보호하기 위한 제1상측보호층(41)이 형성될 수 있다. 상기 제1상측재배선층(31)은 도전성의 물질로 이루어질 수 있다.
또한, 상기 제1상측보호층(41)의 일부가 노출되도록 설계된 회로 패턴에 따라 제2상측재배선층(32)이 형성되고, 상기 제2상측재배선층(32)의 상면에 상기 제2상측재배선층(32)의 일부가 노출되도록 제2상측보호층(42)이 형성될 수 있다. 상기 제2상측재배선층(32)은 도전성의 물질로 이루어질 수 있다.
상기 제2상측재배선층(32)이 노출된 부분에는 필요에 따라 범프(bump) 형성을 위한 언더 범프 메탈라이제이션(UBM)이 형성될 수 있다.
상기 절연판(10)의 하면에는 설계된 회로 패턴에 따라 하측재배선층(33)이 형성되고, 상기 하측재배선층(33)의 하면에 상기 하측재배선층(33)의 일부가 노출되도록 상기 하측재배선층(33)을 보호하기 위한 하측보호층(43)이 형성될 수 있다. 상기 하측재배선층(33)은 도전성의 물질로 이루어질 수 있다.
상기 하측재배선층(33)이 노출된 부분에는 범프 형성을 위한 언더 범프 메탈라이제이션(UBM)이 형성될 수 있다.
도 2a 내지 도 2l은 본 발명의 다른 실시예에 따른 인터포저의 제조방법을 순서대로 도시한 것이다.
도 2a는 레진 또는 세라믹을 포함하는 절연판(10)의 양면에 동박(11)이 형성된 동박적층판의 개략적인 단면도이다.
실리콘 웨이퍼를 사용하는 경우, 이를 필요한 두께로 만드는 과정에 많은 비용이 들지만, 동박적층판을 사용하면 비용이 절감되는 효과가 있다. 또한, 405×510과 같은 대형 크기의 동박적층판을 사용할 수 있으므로 생산성도 향상되는 효과 가 있다.
도 2b를 참조하면, 상기 절연판(10)에는 그 두께 방향으로 비아 홀(12)이 형성될 수 있다. 상기 비아 홀(12)은 레이저 또는 드릴링과 같은 기계적인 방법에 의하여 형성될 수 있다.
실리콘 웨이퍼를 사용하는 경우, 식각 방법에 의하여 비아 홀을 형성하여야 하므로 많은 비용이 들지만, 절연판(10)을 사용하는 경우, 기계적인 방법에 의하여 비아 홀(12) 형성이 가능하므로 비용이 절감되는 효과가 있다.
도 2c를 참조하면, 상기 비아 홀(12)의 양 옆면에는 비아 형성을 위한 시드층(seed layer)이 형성될 수 있다. 이때, 상기 시드층은 구리로 형성될 수 있다.
도 2d를 참조하면, 상기 비아 홀(12)이 형성된 상기 절연판(10)의 양면에는 재배선층(Redistribution Layer, RDL)의 형성을 위한 레지스트(14)가 형성될 수 있다.
도 2e 및 도 2f를 참조하면, 상기 레지스트(14)가 양면에 형성된 절연판(10)에 도전성의 금속을 도금한 뒤 상기 레지스트(14)를 제거하여 제1상측재배선층(31), 하측재배선층(33), 및 비아(20)를 동시에 형성할 수 있다. 이때, 도금에 사용되는 도전성의 금속은 구리일 수 있다.
실리콘 웨이퍼를 사용하는 경우, 비아의 형성 및 양면의 재배선층의 형성을 동시에 수행할 수 없고 모두 각각의 개별적인 공정을 거쳐야하므로 시간과 비용이 많이 소모되는 문제점이 있다. 다만, 동박적층판을 사용하는 경우, 상기와 같이 비아(20), 제1상측재배선층(31), 및 하측재배선층(33)을 동시에 형성할 수 있는 대신 에 미세한 파인 피치(fine pitch)를 구현하기 어려운 문제점이 있다. 하지만, 상기 제1상측재배선층(31) 및 하측재배선층(33)은 접지를 위한 배선으로 사용되는 것이 일반적이므로 크게 문제되지 않는다.
상기 도 2f에 도시된 레지스트를 제거하는 공정이 완료되면 대형 크기인 상기 절연판(10)은 웨이퍼 폼으로 가공된다. 따라서 반도체 제조공정이 적용될 수 있어 이후에 적층되는 재배선층에 대해서는 파인 피치의 구현이 가능해진다.
도 2g를 참조하면, 상기 절연판(10)의 하면에는 상기 하측재배선층(33)을 보호하기 위한 하측보호층(43)이 형성될 수 있다. 상기 하측보호층(43)은 도시된 바와 같이 상기 하측재배선층(33)의 일부가 노출되도록 형성될 수 있다. 또한, 상기 하측보호층(43)은 절연성의 물질로 형성될 수 있다.
도 2h를 참조하면, 상기 노출된 하측재배선층(33)에는 범프 형성을 위한 언더 범프 메탈라이제이션(UBM)(52)이 형성될 수 있다. 또한, 도면에 도시하지는 않았지만 상기 언더 범프 메탈라이제이션(UBM)(52) 상에는 필요시 범프가 형성될 수 있다.
도 2i를 참조하면, 상기 절연판(10)의 상면에는 상기 제1상측재배선층(31)을 보호하기 위한 제1상측보호층(41)이 형성될 수 있다. 상기 제1상측보호층(41)은 도시된 바와 같이 상기 제1상측재배선층(31)의 일부가 노출되도록 형성될 수 있다. 또한, 상기 제1상측보호층(41)은 절연성의 물질로 형성될 수 있다.
도 2j를 참조하면, 상기 제1상측보호층(41)이 형성된 후에 그 상면에 설계된 회로 패턴에 따라 제2상측재배선층(32)이 형성될 수 있다. 상기 제2상측재배선 층(32)은 도전성의 물질로 형성될 수 있으며, 도 2j에 도시된 바와 같이 상기 제1상측보호층(41)의 일부가 노출되도록 형성될 수 있다.
도 2k를 참조하면, 상기 제2상측재배선층(32)이 형성된 후에 그 상면에 상기 제2상측재배선층(32)을 보호하기 위한 제2상측보호층(42)이 형성될 수 있다. 상기 제2상측보호층(42)은 도시된 바와 같이 상기 제2상측재배선층(32)의 일부가 노출되도록 형성될 수 있다. 또한, 상기 제2상측보호층(42)은 절연성의 물질로 형성될 수 있다.
도 2l을 참조하면, 상기 제2상측재배선층(32)의 노출된 부분에는 범프 형성을 위한 언더 범프 메탈라이제이션(UBM)(51)이 형성될 수 있다. 또한, 도면에 도시하지는 않았지만 상기 언더 범프 메탈라이제이션(UBM)(51) 상에는 필요시 범프가 형성될 수 있다.
또한, 본 실시예에서는 상기 절연판(10)의 상면에 2층의 재배선층 및 보호층이 형성되고, 하면에 1층의 재배선층 및 보호층이 형성되었으나 필요에 의하여 상면 또는 하면에 복수의 재배선층 및 보호층을 더 적층할 수도 있다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
도 1은 본 발명의 일실시예에 따른 인터포저의 개략적인 단면도,
도 2a 내지 도 2l은 본 발명의 다른 실시예에 따른 인터포저의 제조방법을 순서대로 도시한 도면이다.

Claims (10)

  1. 레이저 또는 드릴링과 같은 기계적인 방법으로 형성된 비아 홀에 도전재가 채워져 비아가 형성된, 레진을 포함하는 절연판;
    상기 절연판의 상면에 설계된 회로 패턴에 따라 상기 비아와 전기적으로 연결되도록 형성되는 제1상측재배선층;
    상기 제1상측재배선층의 일부가 노출되도록 적층되어 상기 제1상측재배선층을 보호하는 제1상측보호층;
    상기 제1상측재배선층과 전기적으로 연결되며 설계된 회로 패턴에 따라 적층된 제2상측재배선층;
    상기 제2상측재배선층의 일부가 노출되도록 적층되어 상기 제2상측재배선층을 보호하는 제2상측보호층; 및
    상기 제2상측재배선층의 노출된 부분에 형성되는 언더 범프 메탈라이제이션(under bump metalization, UBM);
    을 포함하는 인터포저.
  2. 제1항에 있어서,
    상기 절연판의 하면에 설계된 회로 패턴에 따라 상기 비아와 전기적으로 연결되도록 형성되는 하측재배선층;
    상기 하측재배선층의 일부가 노출되도록 적층되어 상기 하측재배선층을 보호 하는 하측보호층; 및
    상기 하측재배선층의 노출된 부분에 형성되는 언더 범프 메탈라이제이션(UBM);
    을 더 포함하는 것을 특징으로 하는 인터포저.
  3. 레진 또는 세라믹을 포함하는 절연판에 비아 홀을 형성하는 단계;
    상기 절연판의 상면에 제1상측재배선층 및 하면에 하측재배선층 형성을 위한 레지스트를 동시에 형성하는 단계;
    구리를 도금하여 상기 비아 홀 충전, 및 설계된 회로 패턴에 따라 상기 제1상측재배선층 및 하측재배선층 형성을 동시에 수행하는 단계; 및
    상기 제1상측재배선층 및 하측재배선층의 일부가 노출되도록 제1상측보호층 및 하측보호층을 형성하는 단계;
    를 포함하는 인터포저 제조방법.
  4. 제3항에 있어서,
    상기 제1상측보호층 및 하측보호층 형성 후 노출된 상기 제1상측재배선층 및 하측재배선층에 언더 범프 메탈라이제이션(UBM)을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 인터포저 제조방법.
  5. 제3항에 있어서,
    상기 절연판의 상면에 설계된 회로 패턴에 따라 제2상측재배선층을 형성하고, 상기 제2상측재배선층의 일부가 노출되도록 제2상측보호층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 인터포저 제조방법.
  6. 제5항에 있어서,
    상기 제2상측보호층 형성 후 노출된 상기 제2상측재배선층에 언더 범프 메탈라이제이션(UBM)을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 인터포저 제조방법.
  7. 제5항에 있어서,
    상기 제2상측재배선층 및 제2상측보호층을 형성하는 단계는,
    파인 피치 구현을 위하여 반도체 공정을 이용하여 수행되는 것임을 특징으로 하는 인터포저 제조방법.
  8. 제3항에 있어서,
    상기 절연판에 비아 홀을 형성하는 단계는,
    상기 절연판에 홀을 형성한 후 상기 절연판 내부의 레진 또는 세라믹이 노출된 부분에 시드레이어를 형성하는 것임을 특징으로 하는 인터포저 제조방법.
  9. 제3항에 있어서,
    상기 구리를 도금하여 상기 비아 홀 충전, 및 설계된 회로 패턴에 따라 상기 제1상측재배선층 및 하측재배선층 형성을 동시에 수행하는 단계는,
    상기 절연판의 양면 및 상기 비아 홀에 구리를 도금한 후 상기 레지스트를 제거하는 것임을 특징으로 하는 인터포저 제조방법.
  10. 제3항 내지 제9항 중 어느 한항에 있어서,
    상기 절연판은 양면에 구리로 형성된 층이 적층된 동박적층판(Copper Clad Laminate, CCL)인 것을 특징으로 하는 인터포저 제조방법.
KR1020090086614A 2009-09-14 2009-09-14 인터포저 및 그의 제조방법 KR101060862B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090086614A KR101060862B1 (ko) 2009-09-14 2009-09-14 인터포저 및 그의 제조방법
US12/654,372 US20110061911A1 (en) 2009-09-14 2009-12-17 Interposer and method for manufacturing the same
US13/632,614 US9196506B2 (en) 2009-09-14 2012-10-01 Method for manufacturing interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090086614A KR101060862B1 (ko) 2009-09-14 2009-09-14 인터포저 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110028959A KR20110028959A (ko) 2011-03-22
KR101060862B1 true KR101060862B1 (ko) 2011-08-31

Family

ID=43729371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090086614A KR101060862B1 (ko) 2009-09-14 2009-09-14 인터포저 및 그의 제조방법

Country Status (2)

Country Link
US (2) US20110061911A1 (ko)
KR (1) KR101060862B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016093520A3 (ko) * 2014-12-11 2016-07-28 엘지이노텍 주식회사 배선용 인터포저 및 이를 구비하는 전자 모듈

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
US9401345B2 (en) 2014-09-01 2016-07-26 Freescale Semiconductor, Inc. Semiconductor device package with organic interposer
CN105470210B (zh) * 2014-09-12 2018-04-10 旺宏电子股份有限公司 半导体装置及其制造方法
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
CN105722299B (zh) * 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
US9269659B1 (en) 2015-01-08 2016-02-23 Freescale Semiconductor, Inc. Interposer with overmolded vias
CN104701192B (zh) * 2015-03-11 2018-05-22 华进半导体封装先导技术研发中心有限公司 保护超薄硅基板的结构和制备工艺
KR102386969B1 (ko) * 2019-04-01 2022-04-18 주식회사 아모센스 다층구조의 인터포저 및 그 제조방법
WO2020204493A1 (ko) * 2019-04-01 2020-10-08 주식회사 아모센스 인터포저 및 그 제조방법
KR102387826B1 (ko) * 2019-04-01 2022-04-18 주식회사 아모센스 인터포저 및 그 제조방법
US11830806B2 (en) * 2021-04-29 2023-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
CN113035833B (zh) * 2021-05-28 2021-09-28 浙江集迈科微电子有限公司 多层布线转接板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008013054A1 (fr) 2006-07-24 2008-01-31 Ibiden Co., Ltd. Interposeur et dispositif électronique utilisant celui-ci

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
KR100833723B1 (ko) * 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
JP2003069185A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd キャパシタを内蔵した回路基板
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
KR100971104B1 (ko) 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
JP5311609B2 (ja) 2007-10-30 2013-10-09 新光電気工業株式会社 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008013054A1 (fr) 2006-07-24 2008-01-31 Ibiden Co., Ltd. Interposeur et dispositif électronique utilisant celui-ci

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016093520A3 (ko) * 2014-12-11 2016-07-28 엘지이노텍 주식회사 배선용 인터포저 및 이를 구비하는 전자 모듈

Also Published As

Publication number Publication date
US20110061911A1 (en) 2011-03-17
US20130029031A1 (en) 2013-01-31
KR20110028959A (ko) 2011-03-22
US9196506B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
KR101060862B1 (ko) 인터포저 및 그의 제조방법
JP6263573B2 (ja) 積層電子デバイスとその製造方法
KR101850121B1 (ko) 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법
EP2978020B1 (en) Package substrate
US9721920B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
EP2555240B1 (en) Packaging substrate having embedded interposer and fabrication method thereof
JP5779652B2 (ja) 補強シリコン貫通ビアを備える半導体チップ
US9627226B2 (en) Fabrication method of semiconductor package
KR101354241B1 (ko) 집적 회로 디바이스를 위한 3ｄ 집적 마이크로전자 어셈블리 및 그 제조 방법
TWI454192B (zh) 具有電子元件之印刷電路板的製造方法
US9916990B2 (en) Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US20140035138A1 (en) Package structure having embedded semiconductor component and fabrication method thereof
JP2008227348A (ja) 半導体装置及びその製造方法
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
KR101095055B1 (ko) 반도체 소자의 제조 방법
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP2011228484A (ja) 半導体装置及びその製造方法
US20140117557A1 (en) Package substrate and method of forming the same
TW201640976A (zh) 堆疊電子裝置及其製造方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
JP2005340355A (ja) 配線基板
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
JP5516508B2 (ja) 配線基板および配線基板を用いた電子装置
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9