JP5516508B2 - 配線基板および配線基板を用いた電子装置 - Google Patents

配線基板および配線基板を用いた電子装置 Download PDF

Info

Publication number
JP5516508B2
JP5516508B2 JP2011123201A JP2011123201A JP5516508B2 JP 5516508 B2 JP5516508 B2 JP 5516508B2 JP 2011123201 A JP2011123201 A JP 2011123201A JP 2011123201 A JP2011123201 A JP 2011123201A JP 5516508 B2 JP5516508 B2 JP 5516508B2
Authority
JP
Japan
Prior art keywords
land
layer
wiring layer
wiring
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011123201A
Other languages
English (en)
Other versions
JP2012253119A (ja
Inventor
慎也 内堀
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011123201A priority Critical patent/JP5516508B2/ja
Publication of JP2012253119A publication Critical patent/JP2012253119A/ja
Application granted granted Critical
Publication of JP5516508B2 publication Critical patent/JP5516508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、電子部品が搭載されるランドを有する配線基板、および、そのような配線基板に電子部品を搭載してなる配線基板を用いた電子装置に関する。
従来より、この種の配線基板および電子装置としては、たとえば、特許文献1に記載のものが提案されている。
このものにおいては、配線基板は、内部に内部配線を有し板状をなす基材、および、基材の一面に設けられた導電性のランドを備えるものであり、典型的には樹脂やセラミックなどよりなる積層基板である。そして、フリップチップ部品などの電子部品が、この配線基板における基材の一面に搭載されてランドと電気的に接続されている。
特開2002−26527号公報
ところで、上記特許文献1に示されるように、従来では、ランドの直下にレーザーやパンチングなどにより形成されたビアを設け、このビアとランドとを直接接触させて接続することで、ビアを介して、ランドと基材内の内部配線とを電気的に接続している。
近年、フリップチップ部品の電極ピッチや、電子部品の小型化等に伴い、ランドの微細化が要望されているが、従来のような、ランドとランド直下のビアとを直接接続する構成は、ランドの微細化にとって好ましくない。
ランドを微細化すると、それに伴ってランド径の小径化等、つまりビアの微細化が必要となるが、そうするとランドとビアとの接続面積が小さくなり、これらの接続信頼性が低下する恐れがある。そのため、ランドとビアとを直接接続する構成では、ランドの微細化が困難となる。
本発明は、上記問題に鑑みてなされたものであり、電子部品が搭載されるランドを有する配線基板、および、そのような配線基板に電子部品を搭載してなる配線基板を用いた電子装置において、ランドの微細化に適した構成を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、内部に内部配線(11)を有し板状をなす基材(12)と、基材(12)の一面(13)に設けられ、電子部品と接続される導電性のランド(14)とを備える配線基板において、
基材(12)の一面(13)上には、前記ランド(14)よりも面積の大きい表面配線層(15)が設けられており、
この表面配線層(15)の上にランド(14)が直接積層されて、表面配線層(15)とランド(14)とが電気的に接続されており、
表面配線層(15)は、ランド(14)の直下より外れた部位にて内部配線(11)と電気的に接続されることにより、ランド(14)は、表面配線層(15)を介して内部配線(11)と電気的に接続されており、
基材(12)の一面(13)上には、ランド(14)および表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、
ランド(14)の上面(14a)が樹脂層(20)より露出した状態でランド(14)および表面配線層(15)は樹脂層(20)に封止されていることを特徴とする。
それによれば、基材(12)の内部配線(11)とランド(14)との間に、ランド(14)よりも大きい表面配線層(15)を介在させ、この表面配線層(15)の上に、直接ランド(14)を積層することで、表面配線層(15)を介してランド(14)と内部配線(11)とを電気的に接続した構成としているから、従来のようなランドとビアとを直接接続することがなくなり、ランド(14)の微細化に適した構成を実現することができる。
また、請求項2に記載の発明では、請求項1に記載の配線基板において、表面配線層(15)はランド(14)と同一の金属材料よりなり、さらに、表面配線層(15)は、ランド(14)と接する側の面に、ランド(14)を構成する金属とは異なる異種金属層(15a)を設けたものであることを特徴とする。
それによれば、表面配線層(15)およびランド(14)をエッチングによるパターニングで形成する場合において、異種金属層(15a)はエッチング選択性の異なるものでありエッチングのバリアとなるから、当該パターニングを行いやすくなる。
請求項3に記載の発明では、内部に内部配線(11)を有し板状をなす基材(12)、および、基材(12)の一面(13)に設けられた導電性のランド(14)を備える配線基板(10)と、基材(12)の一面(13)に搭載されてランド(14)と電気的に接続される電子部品(30)と、を備える配線基板を用いた電子装置において、
基材(12)の一面(13)上には、ランド(14)よりも面積の大きい表面配線層(15)が設けられており、この表面配線層(15)の上にランド(14)が直接積層されて、表面配線層(15)とランド(14)とが電気的に接続されており、
表面配線層(15)は、ランド(14)の直下より外れた部位にて内部配線(11)と電気的に接続されることにより、ランド(14)は、表面配線層(15)を介して内部配線(11)と電気的に接続されており、
基材(12)の一面(13)上には、ランド(14)および表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、ランド(14)の上面(14a)が樹脂層(20)より露出した状態でランド(14)および表面配線層(15)は樹脂層(20)に封止されており、ランド(14)の上面(14a)に対して電子部品(30)が接続されていることを特徴とする。
本発明によっても、基材(12)の内部配線(11)とランド(14)との間に、ランド(14)よりも大きい表面配線層(15)を介在させ、この表面配線層(15)の上に、直接ランド(14)を積層することで、表面配線層(15)を介してランド(14)と内部配線(11)とを電気的に接続した構成としているから、従来のようなランドとビアとを直接接続することがなくなり、ランド(14)の微細化に適した構成を実現することができる。
また、請求項4に記載の発明では、請求項3に記載の電子装置において、ランド(14)は、電子部品(30)の下部にて、隔てて配置された複数個のものであり、
樹脂層(20)のうち複数個のランド(14)の間に位置する部位には、電子部品(30)の直下から電子部品(30)の外側にはみ出すように連続して配置された凹部(21)が形成されており、
電子部品(30)はモールド樹脂(50)により封止されており、モールド樹脂(50)は、電子部品(30)と基材(12)の一面(13)との間に入り込んで凹部(21)を充填していることを特徴とする。
このように電子部品(30)下の樹脂層(20)部分に凹部(21)を設ければ、そこにモールド樹脂(50)が入り込むため、電子部品(30)下におけるモールド樹脂(50)中のボイド発生を抑制することができる。
また、請求項5に記載の発明では、請求項3または4に記載の電子装置において、表面配線層(15)はランド(14)と同一の金属材料よりなり、さらに、表面配線層(15)は、ランド(14)と接する側の面に、ランド(14)を構成する金属とは異なる異種金属層(15a)を設けたものであることを特徴とする。
それによれば、表面配線層(15)およびランド(14)をエッチングによるパターニングで形成する場合において、異種金属層(15a)はエッチング選択性の異なるものでありエッチングのバリアとなるから、当該パターニングを行いやすくなる。パターニング後には、ランド(14)が被覆していない異種金属層(15a)は除去してもよい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る電子装置の要部を示す図であり、(a)は概略断面図、(b)は(a)中におけるA矢視概略平面図である。 第1実施形態に係る表面配線層およびランドの形成工程を示す工程図である。 図2に続く形成工程を示す工程図である。 本発明の第2実施形態に係る電子装置の要部を示す図であり、(a)は概略断面図、(b)は(a)中におけるB矢視概略平面図である。 第2実施形態の電子装置において凹部を省略した構成を示す概略断面図である。 第2実施形態の他の例を示す概略断面図である。 第2実施形態のもう一つの他の例を示す概略平面図である。 本発明の第3実施形態に係る電子装置の要部を示す概略断面図である。 本発明の第4実施形態に係る電子装置の要部を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る配線基板10を用いた電子装置の要部を示す図であり、(a)は概略断面図、(b)は(a)中における矢印A方向から視たときの概略平面図である。
配線基板10は、内部に内部配線11を有し板状をなす基材12と、基材12の一面13に設けられ、電子部品30と接続される導電性のランド14とを備える。具体的には、一般的な樹脂配線基板であり、基材12は、エポキシ樹脂等よりなる樹脂層を複数積層し、これを加圧成形することにより形成されたものであり、内部配線11は、基材12内の層間配線として銅箔等よりなるものである。
基材12の一面13上には、ランド14よりも大きい表面配線層15が設けられており、この表面配線層15の上にランド14が直接積層されて、表面配線層15とランド14とが電気的に接続されている。
ここで、ランド14は、配線基板10の表面に露出して、はんだや熱圧着等により、電子部品30と電気的に接続されるものであり、銅などの金属、さらには銅表面にはんだめっきを施したものよりなる。図1では、ランド14は平面矩形であるが、これに限定されずに、たとえば円形等であってもよい。
表面配線層15は、ランド14よりも面積が大きく、ランド14と基材12の一面13との間にてランド14直下からランドよりもはみ出して広がるように位置している。ここでは、表面配線層15はランド14と同一の金属材料よりなり、さらに、表面配線層15は、ランド14と接する側の面に、ランド14を構成する金属とは異なる異種金属層15aを設けたものである。
この異種金属層15aは、表面配線層15の本体部およびランド14よりも薄いCrやNi等よりなる膜であり、スパッタやめっき、蒸着等により形成されたものである。このようなランド14および表面配線層15は、銅箔のエッチング、あるいはスパッタやめっき、蒸着などにより形成される。
そして、図1(a)に示されるように、表面配線層15は、ランド14の直下より外れた部位にて内部配線11と電気的に接続されている。具体的には、基材12に設けられた銅などよりなるビアホール16を介して表面配線層15と内部配線11とが電気的に接続されている。
これにより、ランド14は、従来のように直接ビアを介するのではなく、表面配線層15を介して内部配線11と電気的に接続されている。
つまり、基材12の一面13上において、ランド14を上側に位置する上側配線層、表面配線層15を下側に位置する下側配線層とし、これら両配線層14、15が積層されて接続された多段配線14、15を構成し、この多段配線14、15が内部配線11と接続される配線とされている。
また、図1に示されるように、基材12の一面13上には、ランド14および表面配線層15を埋めるように電気絶縁性の樹脂よりなる樹脂層20が設けられており、ランド14の上面14aが樹脂層20より露出した状態で、ランド14および表面配線層15は樹脂層20に封止されている。
この樹脂層20は、エポキシ樹脂などよりなるもので、印刷やシートプレス等により配置されたものである。ここで、図1の例では、ランド14の上面14aは、樹脂層20の上面よりも突出しているが、樹脂層20の上面と同一平面に位置していてもよいし、電子部品30と接続できる範囲で樹脂層20の上面よりも凹んでいてもよい。
そして、これら基材12、樹脂層20およびこれらの内部に位置する上記配線11、14〜16等の構成要素により、本実施形態の配線基板10が構成されている。
そして、本実施形態の電子装置においては、この配線基板10の基材12の一面13上に電子部品30が搭載されている。本実施形態の電子部品30は、一般的なフリップチップ部品であり、配線基板10側の面に、電極としてのはんだや金などよりなるバンプ31を有する半導体チップ等により構成されたものである。
そして、図1に示されるように、電子部品30のバンプ31が、ランド14の上面14aに対して電気的に接続されている。このバンプ31とランド14との接続は、はんだや圧着などの一般的な手法により行われている。
また、本実施形態では、図1に示されるように、電子部品30と配線基板10の樹脂層20との間には、アンダーフィル40が充填されている。このアンダーフィル40は、電子部品30とランド14との電気的接続部、ここではバンプ31による接続部を封止して保護し、機械的に補強するためのものである。
このようなアンダーフィル40は、エポキシ樹脂等よりなり、注入やフィルム貼り付けなどの一般的な手法により配置される。なお、このアンダーフィル40は必要に応じて設ければよく、省略されてもよい。
この電子部品30は、たとえば、配線基板10上に搭載して電極としてのバンプ31をランド14の上面14aに、はんだもしくは圧着により接合することで、配線基板10に実装される。その後、必要に応じてアンダーフィル40の注入を行えば、本実施形態の電子装置ができあがる。
なお、アンダーフィル40をフィルムとする場合は、アンダーフィル40を介して電子部品30を配線基板10に搭載し、バンプ31がアンダーフィル40を貫通するように加圧してやればよい。
ところで、本実施形態によれば、基材12の内部配線11とランド14との間に、ランド14よりも大きい表面配線層15を介在させ、この表面配線層15の上に、直接ランド14を積層することで、表面配線層15を介してランド14と内部配線11とを電気的に接続した構成としているから、従来のようなランドとビアとを直接接続することがなくなる。
そして、本実施形態では、ランド14を微細化しても、ランド14と内部配線11との接続は、ランド14よりも面積の大きい表面配線層15を介して行われるので、表面配線層15と内部配線11とを接続する上記ビアホール16の微細化は不要となる。それゆえ、本実施形態の配線基板10および電子装置によれば、ランド14の微細化に適した構成を実現することができる。
また、上述したが、本実施形態では、表面配線層15を、ランド14と同一の金属材料よりなるものであって、且つ、ランド14との間に異種金属層15aを介在させた多段配線構成とした。この多段配線14、15の形成方法の一例を、図2を参照して述べることとする。
図2、図3は、本実施形態の表面配線層15およびランド14の形成工程を示す工程図である。ここでは、表面配線層15およびランド14をエッチングによるパターニングで形成する。
図2(a)に示されるように、まず、基材12の一面13上に、蒸着、スパッタ、めっき、箔の貼り付け等により、表面配線層15となるCuよりなる下部導体層150を形成する。次に、図2(b)に示されるように、下部導体層150の上面のうち表面配線層15となる部位に、蒸着、スパッタ、メッキ等によりCrまたはNiなどよりなる異種金属層15aを形成する。
次に、図2(c)に示されるように、下部導体層150の上面全体に、蒸着、スパッタ、箔の貼り付け等により、ランド14となるCuよりなる上部導体層140を形成する。そして、図2(d)に示されるように、上部導体層140の上面のうちランド14となる部位に、エッチングマスクとなるレジストK1を形成する。
続いて、図3(a)に示されるように、上部導体層140および下部導体層150をエッチングする。このとき、上部導体層140のうちレジストK1で被覆された部位は、エッチングされずに残り、この残った部分の上部導体層140がランド14となる。
また、異種金属層15aは、エッチング選択性が異なるため、下部導体層150のうち異種金属層15aで被覆された部位も残り、この残った部分の下部導体層150が表面配線層15となる。その後、図3(b)に示されるように、レジストK1を除去する。この後、ランド14が被覆していない異種金属層(15a)はエッチングなどで除去してもよい。
次に、図3(c)に示されるように、基材12の一面13上に、ペースト状樹脂を印刷したり、Bステージの樹脂よりなるシートを積層プレスしたりすることにより、樹脂層20を形成する。
この樹脂層20の形成後にランド14の上面14aが樹脂層20に封止されている場合には、図3(d)に示されるように、樹脂層20を研磨して、ランド14の上面14aを露出させる。なお、樹脂層20の形成後にランド14の上面14aが樹脂層20より露出している場合は、上記の研磨は不要である。こうして、本実施形態の多段配線14、15が形成され、配線基板10ができあがる。
このように、本実施形態の配線基板10および電子装置によれば、表面配線層15およびランド14をエッチングによるパターニングで形成する場合において、エッチング選択性の異なる異種金属層15aはエッチングのバリアとなるから、当該パターニングが容易に行える。
(第2実施形態)
図4は、本発明の第2実施形態に係る配線基板10を用いた電子装置の要部を示す図であり、(a)は概略断面図、(b)は(a)中における矢印B方向から視たときのモールド樹脂50を省略した構成の概略平面図である。なお、図4(a)では、異種金属層15aは省略してある。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図4に示されるように、本実施形態では、ランド14は、電子部品30の下部にて、互いに隔てて配置された2個のランド14である。たとえば電子部品30の電極が2個ある場合には、当然それに応じてランド14も2個設けられる。
そして、本実施形態では、配線基板10における樹脂層20のうち2個のランド14の間に位置する部位には、凹部21が形成されている。この凹部21は、電子部品30の直下から電子部品30の外側にはみ出すように連続して配置されている。
この凹部21は、樹脂層20の上面より凹んでいるもので基材12の一面13を底部としている。ここでは、樹脂層20を形成後にエッチングしたり、予めパンチングにより凹部21となる部位に穴を開けた樹脂シートを用いて樹脂層20を形成したりすることで、本実施形態の凹部21を有する樹脂層20が形成される。
そして、本実施形態の電子装置においては、基材12の一面13上には、トランスファーモールド法によるエポキシ樹脂等よりなるモールド樹脂50が設けられており、電子部品30は、このモールド樹脂50により封止されている。
そして、モールド樹脂50は、電子部品30と基材12の一面13との間に入り込んで凹部21を充填している。なお、本実施形態では、このモールド樹脂50による封止構成を採用していることから、上記アンダーフィルは省略された構成としている。
このように電子部品30下の樹脂層20部分に凹部21を設ければ、モールド樹脂50の成型時には、凹部21のうち電子部品30よりはみ出した部位から、当該凹部21にモールド樹脂50が入り込む。
ここで、図5は、本実施形態の電子装置において凹部21を省略した構成を示す概略断面図である。この構成において、モールド樹脂50封止を行い、電子部品30とその直下の樹脂層20との隙間K2が狭いような場合、当該隙間K2にはモールド樹脂50が入り込まず、結果、ボイドとして残ることになる。
しかし、図4に示される本実施形態の電子装置では、凹部21にモールド樹脂50が充填されるため、電子部品30下におけるモールド樹脂50中のボイド発生を抑制することができる。
また、図6は、本実施形態の他の例を示す概略断面図である。なお、ここでも異種金属層15aは省略してある。上記図4では、凹部21は、当該凹部21となる部分にて樹脂層20を厚さ方向の全体に亘って除去したものであったが、図6に示されるように、樹脂層20を厚さ方向の一部だけ除去することで凹部21を形成してもよい。
また、図7は、本実施形態のもう一つの他の例を示す概略平面図である。凹部21における電子部品30からのはみ出し部分は、モールド樹脂50の成型時におけるモールド樹脂50の流れ(図7中の矢印参照)に沿った形状とすることで、凹部21へのモールド樹脂50の充填が効率良く行える。
なお、上記第1実施形態のフリップチップ部品を初めとして、電子部品搭載用のランド14は、1個の電子部品30に付き、少なくとも2個、もしくは3個以上の複数個設けられているのが通常である。そして、3個以上の場合も、ランド14間の樹脂層20に上記同様の凹部21を設けてやれば、これも上記同様の効果が期待できる。
(第3実施形態)
図8は、本発明の第3実施形態に係る配線基板10を用いた電子装置の要部を示す概略断面図である。なお、異種金属層15aは省略してある。この図8に示されるように、樹脂層20のうち電子部品30の直下であってランド14以外の部位に、表面配線層15を配置してもよい。
このように、この電子部品30直下の表面配線層15を配線基板10の回路を構成する配線として用いることで、スペースの有効活用が図れる。なお、本実施形態は、上記第1実施形態だけでなく、第2実施形態とも組み合わせて適用できることは言うまでもない。第2実施形態と組み合わせる場合には、たとえば凹部21の部位に表面配線層15を設けてやればよい。
(第4実施形態)
図9は、本発明の第4実施形態に係る配線基板10を用いた電子装置の要部を示す概略断面図である。なお、異種金属層15aは省略してある。図9に示されるように、電子部品30をモールド樹脂50で封止する構成の場合、樹脂層20のうち電子部品30およびランド14の外側の部位に、応力緩和用の溝22を設けてもよい。
この場合、モールド樹脂50の熱膨張、収縮によって、基材12の一面13に平行な方向に応力が発生するが、この応力の伝達が溝22で止められるため、応力緩和がなされ、電子部品30とランド14との接続部の剥離等が抑制される。本実施形態は、樹脂層20に上記溝22を設けるだけであるから、上記各実施形態について、組み合わせが可能である。
(他の実施形態)
なお、上記各実施形態では、表面配線層15を、ランド14と同一の金属材料よりなるものであって、且つ、ランド14との間に異種金属層15aを介在させた構成としたが、たとえば、表面配線層15としては、この異種金属層15aを省略した構成であってもよい。
その場合、ランド14および表面配線層15は同一材料でも異種材料でもよいが、たとえばランド14および表面配線層15は、マスクを用いたスパッタや蒸着、あるいはメッキなどによる成膜により形成すればよい。
また、ランド14と電子部品30とをはんだ付けする場合においては、樹脂層20の上に、ランド14を避けてソルダーレジストを設けてもよい。
また、電子部品30としては、上記したフリップチップ部品以外にも、ランド14に接続されるものであればよく、チップコンデンサ、チップ抵抗などの一般的な表面実装部品などが適用できる。
また、配線基板10としては、上記した樹脂基板に限定されるものではなく、たとえば基材12がアルミナなどのセラミック層が複数積層され、導体ペーストなどよりなる層間配線を内部配線11とする一般的なセラミック多層配線基板などでもよい。
10 配線基板
11 内部配線
12 基材
13 基材の一面
14 ランド
14a ランドの上面
15 表面配線層
15a 異種金属層
20 樹脂層
21 モールド樹脂の凹部
30 電子部品
50 モールド樹脂

Claims (5)

  1. 内部に内部配線(11)を有し板状をなす基材(12)と、
    前記基材(12)の一面(13)に設けられ、電子部品と接続される導電性のランド(14)とを備える配線基板において、
    前記基材(12)の一面(13)上には、前記ランド(14)よりも面積の大きい表面配線層(15)が設けられており、
    この表面配線層(15)の上に前記ランド(14)が直接積層されて、前記表面配線層(15)と前記ランド(14)とが電気的に接続されており、
    前記表面配線層(15)は、前記ランド(14)の直下より外れた部位にて前記内部配線(11)と電気的に接続されることにより、前記ランド(14)は、前記表面配線層(15)を介して前記内部配線(11)と電気的に接続されており、
    前記基材(12)の一面(13)上には、前記ランド(14)および前記表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、
    前記ランド(14)の上面(14a)が前記樹脂層(20)より露出した状態で前記ランド(14)および前記表面配線層(15)は前記樹脂層(20)に封止されていることを特徴とする配線基板。
  2. 前記表面配線層(15)は前記ランド(14)と同一の金属材料よりなり、
    さらに、前記表面配線層(15)は、前記ランド(14)と接する側の面に、前記ランド(14)を構成する金属とは異なる異種金属層(15a)を設けたものであることを特徴とする請求項1に記載の配線基板。
  3. 内部に内部配線(11)を有し板状をなす基材(12)、および、前記基材(12)の一面(13)に設けられた導電性のランド(14)を備える配線基板(10)と、
    前記基材(12)の一面(13)に搭載されて前記ランド(14)と電気的に接続される電子部品(30)と、を備える配線基板を用いた電子装置において、
    前記基材(12)の一面(13)上には、前記ランド(14)よりも面積の大きい表面配線層(15)が設けられており、
    この表面配線層(15)の上に前記ランド(14)が直接積層されて、前記表面配線層(15)と前記ランド(14)とが電気的に接続されており、
    前記表面配線層(15)は、前記ランド(14)の直下より外れた部位にて前記内部配線(11)と電気的に接続されることにより、前記ランド(14)は、前記表面配線層(15)を介して前記内部配線(11)と電気的に接続されており、
    前記基材(12)の一面(13)上には、前記ランド(14)および前記表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、
    前記ランド(14)の上面(14a)が前記樹脂層(20)より露出した状態で前記ランド(14)および前記表面配線層(15)は前記樹脂層(20)に封止されており、
    前記ランド(14)の上面(14a)に対して前記電子部品(30)が接続されていることを特徴とする電子装置。
  4. 前記ランド(14)は、前記電子部品(30)の下部にて、隔てて配置された複数個のものであり、
    前記樹脂層(20)のうち複数個の前記ランド(14)の間に位置する部位には、前記電子部品(30)の直下から前記電子部品(30)の外側にはみ出すように連続して配置された凹部(21)が形成されており、
    前記電子部品(30)はモールド樹脂(50)により封止されており、
    前記モールド樹脂(50)は、前記電子部品(30)と前記基材(12)の一面(13)との間に入り込んで前記凹部(21)を充填していることを特徴とする請求項3に記載の電子装置。
  5. 前記表面配線層(15)は前記ランド(14)と同一の金属材料よりなり、
    さらに、前記表面配線層(15)は、前記ランド(14)と接する側の面に、前記ランド(14)を構成する金属とは異なる異種金属層(15a)を設けたものであることを特徴とする請求項3または4に記載の電子装置。
JP2011123201A 2011-06-01 2011-06-01 配線基板および配線基板を用いた電子装置 Active JP5516508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011123201A JP5516508B2 (ja) 2011-06-01 2011-06-01 配線基板および配線基板を用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123201A JP5516508B2 (ja) 2011-06-01 2011-06-01 配線基板および配線基板を用いた電子装置

Publications (2)

Publication Number Publication Date
JP2012253119A JP2012253119A (ja) 2012-12-20
JP5516508B2 true JP5516508B2 (ja) 2014-06-11

Family

ID=47525685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123201A Active JP5516508B2 (ja) 2011-06-01 2011-06-01 配線基板および配線基板を用いた電子装置

Country Status (1)

Country Link
JP (1) JP5516508B2 (ja)

Also Published As

Publication number Publication date
JP2012253119A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
JP4251421B2 (ja) 半導体装置の製造方法
JP4790297B2 (ja) 半導体装置およびその製造方法
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
KR101060862B1 (ko) 인터포저 및 그의 제조방법
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP2005286036A (ja) 電子部品実装構造及びその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2009141169A (ja) 半導体装置
WO2004112135A1 (ja) 半導体装置用基板および半導体装置
JP2009224616A (ja) 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP2008047843A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP4835264B2 (ja) 部品内蔵回路モジュール基板
JP2009135391A (ja) 電子装置およびその製造方法
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130808

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250