JP5516508B2 - 配線基板および配線基板を用いた電子装置 - Google Patents
配線基板および配線基板を用いた電子装置 Download PDFInfo
- Publication number
- JP5516508B2 JP5516508B2 JP2011123201A JP2011123201A JP5516508B2 JP 5516508 B2 JP5516508 B2 JP 5516508B2 JP 2011123201 A JP2011123201 A JP 2011123201A JP 2011123201 A JP2011123201 A JP 2011123201A JP 5516508 B2 JP5516508 B2 JP 5516508B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- layer
- wiring layer
- wiring
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
基材(12)の一面(13)上には、前記ランド(14)よりも面積の大きい表面配線層(15)が設けられており、
この表面配線層(15)の上にランド(14)が直接積層されて、表面配線層(15)とランド(14)とが電気的に接続されており、
表面配線層(15)は、ランド(14)の直下より外れた部位にて内部配線(11)と電気的に接続されることにより、ランド(14)は、表面配線層(15)を介して内部配線(11)と電気的に接続されており、
基材(12)の一面(13)上には、ランド(14)および表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、
ランド(14)の上面(14a)が樹脂層(20)より露出した状態でランド(14)および表面配線層(15)は樹脂層(20)に封止されていることを特徴とする。
基材(12)の一面(13)上には、ランド(14)よりも面積の大きい表面配線層(15)が設けられており、この表面配線層(15)の上にランド(14)が直接積層されて、表面配線層(15)とランド(14)とが電気的に接続されており、
表面配線層(15)は、ランド(14)の直下より外れた部位にて内部配線(11)と電気的に接続されることにより、ランド(14)は、表面配線層(15)を介して内部配線(11)と電気的に接続されており、
基材(12)の一面(13)上には、ランド(14)および表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、ランド(14)の上面(14a)が樹脂層(20)より露出した状態でランド(14)および表面配線層(15)は樹脂層(20)に封止されており、ランド(14)の上面(14a)に対して電子部品(30)が接続されていることを特徴とする。
樹脂層(20)のうち複数個のランド(14)の間に位置する部位には、電子部品(30)の直下から電子部品(30)の外側にはみ出すように連続して配置された凹部(21)が形成されており、
電子部品(30)はモールド樹脂(50)により封止されており、モールド樹脂(50)は、電子部品(30)と基材(12)の一面(13)との間に入り込んで凹部(21)を充填していることを特徴とする。
図1は、本発明の第1実施形態に係る配線基板10を用いた電子装置の要部を示す図であり、(a)は概略断面図、(b)は(a)中における矢印A方向から視たときの概略平面図である。
図4は、本発明の第2実施形態に係る配線基板10を用いた電子装置の要部を示す図であり、(a)は概略断面図、(b)は(a)中における矢印B方向から視たときのモールド樹脂50を省略した構成の概略平面図である。なお、図4(a)では、異種金属層15aは省略してある。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図8は、本発明の第3実施形態に係る配線基板10を用いた電子装置の要部を示す概略断面図である。なお、異種金属層15aは省略してある。この図8に示されるように、樹脂層20のうち電子部品30の直下であってランド14以外の部位に、表面配線層15を配置してもよい。
図9は、本発明の第4実施形態に係る配線基板10を用いた電子装置の要部を示す概略断面図である。なお、異種金属層15aは省略してある。図9に示されるように、電子部品30をモールド樹脂50で封止する構成の場合、樹脂層20のうち電子部品30およびランド14の外側の部位に、応力緩和用の溝22を設けてもよい。
なお、上記各実施形態では、表面配線層15を、ランド14と同一の金属材料よりなるものであって、且つ、ランド14との間に異種金属層15aを介在させた構成としたが、たとえば、表面配線層15としては、この異種金属層15aを省略した構成であってもよい。
11 内部配線
12 基材
13 基材の一面
14 ランド
14a ランドの上面
15 表面配線層
15a 異種金属層
20 樹脂層
21 モールド樹脂の凹部
30 電子部品
50 モールド樹脂
Claims (5)
- 内部に内部配線(11)を有し板状をなす基材(12)と、
前記基材(12)の一面(13)に設けられ、電子部品と接続される導電性のランド(14)とを備える配線基板において、
前記基材(12)の一面(13)上には、前記ランド(14)よりも面積の大きい表面配線層(15)が設けられており、
この表面配線層(15)の上に前記ランド(14)が直接積層されて、前記表面配線層(15)と前記ランド(14)とが電気的に接続されており、
前記表面配線層(15)は、前記ランド(14)の直下より外れた部位にて前記内部配線(11)と電気的に接続されることにより、前記ランド(14)は、前記表面配線層(15)を介して前記内部配線(11)と電気的に接続されており、
前記基材(12)の一面(13)上には、前記ランド(14)および前記表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、
前記ランド(14)の上面(14a)が前記樹脂層(20)より露出した状態で前記ランド(14)および前記表面配線層(15)は前記樹脂層(20)に封止されていることを特徴とする配線基板。 - 前記表面配線層(15)は前記ランド(14)と同一の金属材料よりなり、
さらに、前記表面配線層(15)は、前記ランド(14)と接する側の面に、前記ランド(14)を構成する金属とは異なる異種金属層(15a)を設けたものであることを特徴とする請求項1に記載の配線基板。 - 内部に内部配線(11)を有し板状をなす基材(12)、および、前記基材(12)の一面(13)に設けられた導電性のランド(14)を備える配線基板(10)と、
前記基材(12)の一面(13)に搭載されて前記ランド(14)と電気的に接続される電子部品(30)と、を備える配線基板を用いた電子装置において、
前記基材(12)の一面(13)上には、前記ランド(14)よりも面積の大きい表面配線層(15)が設けられており、
この表面配線層(15)の上に前記ランド(14)が直接積層されて、前記表面配線層(15)と前記ランド(14)とが電気的に接続されており、
前記表面配線層(15)は、前記ランド(14)の直下より外れた部位にて前記内部配線(11)と電気的に接続されることにより、前記ランド(14)は、前記表面配線層(15)を介して前記内部配線(11)と電気的に接続されており、
前記基材(12)の一面(13)上には、前記ランド(14)および前記表面配線層(15)を埋めるように電気絶縁性の樹脂よりなる樹脂層(20)が設けられており、
前記ランド(14)の上面(14a)が前記樹脂層(20)より露出した状態で前記ランド(14)および前記表面配線層(15)は前記樹脂層(20)に封止されており、
前記ランド(14)の上面(14a)に対して前記電子部品(30)が接続されていることを特徴とする電子装置。 - 前記ランド(14)は、前記電子部品(30)の下部にて、隔てて配置された複数個のものであり、
前記樹脂層(20)のうち複数個の前記ランド(14)の間に位置する部位には、前記電子部品(30)の直下から前記電子部品(30)の外側にはみ出すように連続して配置された凹部(21)が形成されており、
前記電子部品(30)はモールド樹脂(50)により封止されており、
前記モールド樹脂(50)は、前記電子部品(30)と前記基材(12)の一面(13)との間に入り込んで前記凹部(21)を充填していることを特徴とする請求項3に記載の電子装置。 - 前記表面配線層(15)は前記ランド(14)と同一の金属材料よりなり、
さらに、前記表面配線層(15)は、前記ランド(14)と接する側の面に、前記ランド(14)を構成する金属とは異なる異種金属層(15a)を設けたものであることを特徴とする請求項3または4に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123201A JP5516508B2 (ja) | 2011-06-01 | 2011-06-01 | 配線基板および配線基板を用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123201A JP5516508B2 (ja) | 2011-06-01 | 2011-06-01 | 配線基板および配線基板を用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253119A JP2012253119A (ja) | 2012-12-20 |
JP5516508B2 true JP5516508B2 (ja) | 2014-06-11 |
Family
ID=47525685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123201A Active JP5516508B2 (ja) | 2011-06-01 | 2011-06-01 | 配線基板および配線基板を用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5516508B2 (ja) |
-
2011
- 2011-06-01 JP JP2011123201A patent/JP5516508B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012253119A (ja) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4251421B2 (ja) | 半導体装置の製造方法 | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
JP5193898B2 (ja) | 半導体装置及び電子装置 | |
KR100997199B1 (ko) | 전자소자 내장형 인쇄회로기판 제조방법 | |
KR101060862B1 (ko) | 인터포저 및 그의 제조방법 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2001217337A (ja) | 半導体装置及びその製造方法 | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
JP2005286036A (ja) | 電子部品実装構造及びその製造方法 | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
JP2009141169A (ja) | 半導体装置 | |
WO2004112135A1 (ja) | 半導体装置用基板および半導体装置 | |
JP2009224616A (ja) | 電子部品内蔵基板及びその製造方法、及び半導体装置 | |
JP2018022824A (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2008047843A (ja) | 回路装置およびその製造方法、配線基板およびその製造方法 | |
JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
US20040256715A1 (en) | Wiring board, semiconductor device and process of fabricating wiring board | |
WO2013061500A1 (ja) | フレキシブル配線基板およびその製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130808 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |