JP5193898B2 - 半導体装置及び電子装置 - Google Patents

半導体装置及び電子装置 Download PDF

Info

Publication number
JP5193898B2
JP5193898B2 JP2009029452A JP2009029452A JP5193898B2 JP 5193898 B2 JP5193898 B2 JP 5193898B2 JP 2009029452 A JP2009029452 A JP 2009029452A JP 2009029452 A JP2009029452 A JP 2009029452A JP 5193898 B2 JP5193898 B2 JP 5193898B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electronic component
pad
wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009029452A
Other languages
English (en)
Other versions
JP2010186847A5 (ja
JP2010186847A (ja
Inventor
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009029452A priority Critical patent/JP5193898B2/ja
Priority to US12/702,705 priority patent/US8344492B2/en
Publication of JP2010186847A publication Critical patent/JP2010186847A/ja
Publication of JP2010186847A5 publication Critical patent/JP2010186847A5/ja
Application granted granted Critical
Publication of JP5193898B2 publication Critical patent/JP5193898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置及び電子装置に関する。
図１は、従来の電子装置の断面図である。
図１を参照するに、従来の電子装置２００は、半導体装置２０１，２０２と、内部接続端子２０３とを有する。半導体装置２０１は、配線基板２１１と、電子部品２１２と、アンダーフィル樹脂２１３と、外部接続端子２１４とを有する。
配線基板２１１は、板状とされており、積層された絶縁層２１６，２１７と、配線パターン２１９，２２８，２２９と、パッド２２１と、ソルダーレジスト層２２２，２２６と、外部接続用パッド２２３，２２４とを有する。絶縁層２１６は、絶縁層２１７の上面２１７Ａに設けられている。
配線パターン２１９及びパッド２２１は、絶縁層２１６の上面２１６Ａに設けられている。配線パターン２１９は、ソルダーレジスト層２２２から露出されたパッド部２３２，２３３を有する。パッド２２１は、ソルダーレジスト層２２２から露出されている。
ソルダーレジスト層２２２は、絶縁層２１６の上面２１６Ａに設けられている。外部接続用パッド２２３，２２４は、絶縁層２１７の下面２１７Ｂに設けられている。外部接続用パッド２２３，２２４の下面は、ソルダーレジスト層２２６から露出されている。
ソルダーレジスト層２２６は、絶縁層２１７の下面２１７Ｂに設けられている。配線パターン２２８，２２９は、積層された絶縁層２１６，２１７に内設されている。配線パターン２２８は、パッド部２３３及び外部接続用パッド２２３と接続されている。配線パターン２２９は、パッド２２１及び外部接続用パッド２２４と接続されている。
電子部品２１２は、半導体装置２０１と半導体装置２０２との間に配置されている。電子部品２１２は、電極パッド２３６を有する。電極パッド２３６は、バンプ２３７（例えば、はんだバンプ）を介して、パッド部２３２と電気的に接続されている。上記構成とされた電子部品２１２としては、例えば、半導体チップを用いることができる。
アンダーフィル樹脂２１３は、電子部品２１２と配線基板２１１との隙間を充填するように設けられている。外部接続端子２１４は、外部接続用パッド２２３，２２４の下面に設けられている。
半導体装置２０２は、半導体装置２０１の上方に配置されており、配線基板２４１と、電子部品２４３と、モールド樹脂２４６とを有する。配線基板２４１は、板状とされており、パッド２５１，２５２，２５４を有する。パッド２５１は、パッド部２３３と対向しており、内部接続端子２０３を介して、パッド部２３３と電気的に接続されている。パッド２５２は、パッド２２１と対向しており、内部接続端子２０３を介して、パッド２２１と電気的に接続されている。パッド２５４は、パッド２５１又はパッド２５２と電気的に接続されている。
電子部品２４３は、配線基板２４１上に接着されると共に、金属ワイヤ２４４を介して、パッド２５４と電気的に接続されている。電子部品２４３としては、例えば、半導体チップを用いることができる。
モールド樹脂２４６は、配線基板２４１上に設けられている。モールド樹脂２４６は、金属ワイヤ２４４及び電子部品２４３を封止している。
内部接続端子２０３は、電子部品２１２と半導体装置２０２とが接触しないような大きさとされている。内部接続端子２０３の高さは、例えば、２００μｍとすることができる（例えば、特許文献１参照。）。
特開平６−１３５４１号公報
しかしながら、従来の半導体装置２０１では、バンプ２３７を用いて、板状とされた配線基板２１１の上面（板状とされた配線基板２４１と対向する配線基板２１１の面）側に配置された電子部品２１２を配線基板２１１に実装させていたため、半導体装置２０１の高さ方向のサイズが大型化してしまうという問題があった。
また、従来の電子装置２００では、半導体装置２０１と半導体装置２０２とを電気的に接続する内部接続端子２０３の高さを、電子部品２１２の高さとバンプの高さとを加算した値よりも大きくする必要があるため、電子装置２００の厚さ方向のサイズが大型化してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、厚さ方向のサイズの小型を図ることのできる半導体装置及び電子装置を提供することを目的とする。
本発明の一観点によれば、一方の面と他方の面とを備え、前記一方の面側から前記他方の面側に貫通して設けられた収容部と、第１の配線パターンとを有する第１の多層配線構造体と、前記収容部内に、前記他方の面側に電極パッド形成面が向くよう配置された電子部品と、前記第１の多層配線構造体の他方の面上及び前記電子部品の電極パッド形成面上に積層された絶縁層と第２の配線パターンを有する第２の多層配線構造体と、前記一方の面側に設けられたパッドと、前記収容部の側面と前記電子部品の側面との隙間を充填すると共に前記一方の面上に延在し、前記パッドを選択的に露出する封止樹脂と、を有し、前記絶縁層は、前記電極パッド形成面及び前記他方の面に直接接する面と、その反対面とを有し、前記電極パッド形成面及び前記他方の面を一体に被覆しており、前記第２の配線パターンは、前記絶縁層の反対面に設けられた配線と、前記配線と一体に形成されて前記絶縁層を貫通するビアと、を有し、前記ビアの端部が、前記第１の配線パターン及び前記電極パッドと直接接続されている半導体装置が提供される。
本発明によれば、半導体装置及び電子装置の厚さ方向のサイズの小型化を図ることができる。
従来の電子装置の断面図である。 本発明の第１の実施の形態に係る電子装置の断面図である。 第１の基板本体の形状を説明するための模式的な平面図である。 第１の多層配線構造体の他の例を示す図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る電子装置の断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る電子装置の断面図である。
図２を参照するに、第１の実施の形態の電子装置１０は、半導体装置１１と、他の半導体装置である半導体装置１２と、内部接続端子１３と、外部接続端子１５とを有する。
半導体装置１１は、配線基板２１と、導電部材２２と、電子部品２４とを有する。配線基板２１は、第１の多層配線構造体２６と、第２の多層配線構造体２７と、封止樹脂２８と、開口部２９Ａ，２９Ｂを有する。
第１の多層配線構造体２６は、電子部品２４の側面２４Ａと対向するように、第２の多層配線構造体２７上に配置されている。第１の多層配線構造体２６は、電子部品２４の側面２４Ａを囲む形状（具体的には、平面視額縁形状）とされている。第１の多層配線構造体２６は、第１の基板本体３１と、複数のパッドであるパッド３３，３４と、ソルダーレジスト層３６と、第１の配線パターン３８とを有する。
図３は、第１の基板本体の形状を説明するための模式的な平面図である。
図２及び図３を参照するに、第１の基板本体３１は、平面視額縁形状とされている。第１の基板本体３１の中央部には、第１の基板本体３１を貫通する収容部４１が形成されている。
第１の基板本体３１としては、例えば、絶縁層を用いることができる。また、絶縁層としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂よりなる樹脂層）を用いることができる。なお、図２では、１層の絶縁層のみを第１の基板本体３１として用いた場合を例に挙げて図示したが、複数の絶縁層を積層させることにより、第１の基板本体３１を構成してもよい。
図２を参照するに、パッド３３，３４は、第１の基板本体３１の上面３１Ａに複数設けられている。パッド３４は、パッド３３の形成領域よりも外側に位置する部分の第１の基板本体３１の上面３１Ａに配置されている。パッド３３，３４の材料としては、例えば、Ｃｕを用いることができる。ソルダーレジスト層３６は、第１の基板本体３１の上面３１Ａを覆うように設けられている。
第１の配線パターン３８は、配線４３と、ビア４４，４５とを有する。配線４３は、第１の基板本体３１に内設されている。配線４３の下面は、第１の基板本体３１の下面３１Ｂと略面一となるように配置されている。配線４３は、後述する電子部品２４に設けられた複数の電極パッド７８のうち、１つの電極パッド７８と接続された第２の配線パターン５４（第２の多層配線構造体２７の構成要素のうちの１つ）と接続されている。配線４３は、ビア４４を介して、パッド３３と電気的に接続されると共に、ビア４５を介して、パッド３４と電気的に接続されている。
このように、１つの電極パッド７８と接続された第２の配線パターン５４と接続されると共に、複数のパッド（パッド３３，３４）を接続された第１の配線パターン３８を設けることにより、配線基板２１の面方向のサイズを大型化させることなく、１つの電極パッド７８と複数のパッド（パッド３３，３４）とを電気的に接続することが可能となる。
上記構成とされた第１の多層配線構造体２６としては、例えば、ビルドアップ基板や、ガラスエポキシ基板等の各種基板を使用することができる。
第２の多層配線構造体２７は、第１の多層配線構造体２６の下方に配置されると共に、前記第１の多層配線構造体２６と一体的に構成されている。第２の多層配線構造体２７は、板状とされており、収容部４１の下端を塞ぐ部材として機能している。第２の多層配線構造体２７は、第２の基板本体４７と、外部接続用パッド５１，５２と、第２の配線パターン５４，５５と、ソルダーレジスト層５７とを有する。
第２の基板本体４７は、複数の絶縁層である絶縁層６１，６２が積層された構成とされている。絶縁層６１は、絶縁層６２の上面６２Ａに設けられている。絶縁層６１の上面６１Ａは、第１の基板本体３１の下面３１Ｂと接触すると共に、第１の基板本体３１に固定されている。収容部４１により露出された部分の絶縁層６１の上面６１Ａは、収容部４１の底面となる面である。
絶縁層６２は、絶縁層６１の下面６１Ｂに設けられている。絶縁層６１，６２としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂からなる樹脂層）を用いることができる。なお、請求項１に記載の「基板本体」とは、本実施の形態の場合、第１及び第２の基板本体３１，４７よりなる構造体を示している。
外部接続用パッド５１，５２は、絶縁層６２の下面６２Ｂに設けられている。外部接続用パッド５１は、第２の配線パターン５４と接続されている。外部接続用パッド５１は、第２の配線パターン５４を介して、電子部品２４の電極パッド７８及び第１の配線パターン３８と電気的に接続されている。
外部接続用パッド５２は、第２の配線パターン５５と接続されている。外部接続用パッド５２は、第２の配線パターン５５を介して、第１の配線パターン３８と電気的に接続されている。外部接続用パッド５１，５２の材料としては、例えば、Ｃｕを用いることができる。
第２の配線パターン５４は、第２の基板本体４７に内設されている。第２の配線パターン５４は、配線６４と、ビア６５〜６７とを有する。配線６４は、絶縁層６１の下面６１Ｂに設けられている。配線６４は、絶縁層６２に覆われている。
ビア６５は、電子部品２４に設けられた電極パッド７８と対向する部分の絶縁層６１を貫通するように設けられている。ビア６５の上端は、電極パッド７８と直接接続されており、ビア６５の下端は、配線６４と接続されている。これにより、ビア６５は、電子部品２４と配線６４とを電気的に接続している。
ビア６６は、配線４３と配線６４との間に配置された部分の絶縁層６１を貫通するように設けられている。ビア６６の上端は、配線４３と接続されており、ビア６６の下端は、配線６４と接続されている。これにより、ビア６６は、配線４３と配線６４とを電気的に接続している。
ビア６７は、配線６４と外部接続用パッド５１との間に位置する部分の絶縁層６２を貫通するように設けられている。ビア６７の上端は、配線６４と接続されており、ビア６７の下端は、外部接続用パッド５１と接続されている。これにより、ビア６７は、配線６４と外部接続用パッド５１とを電気的に接続している。
このように、配線基板２１を構成する第２の配線パターン５４を第２の基板本体４７に内設し、第２の配線パターン５４の構成要素のうちの１つであるビア６５の上端と電極パッド７８とを直接接続することにより、従来、電極パッド２３６と配線パターン２１９とを電気的に接続する際に必要であったバンプ２３７（図１参照）が不要となるため、半導体装置１０の厚さ方向のサイズを小型化することができる。
上記構成とされた第２の配線パターン５４の材料としては、例えば、Ｃｕを用いることができる。
第２の配線パターン５５は、第２の基板本体４７に内設されている。第２の配線パターン５５は、配線７１と、ビア７２，７３とを有する。配線７１は、絶縁層６１の下面６１Ｂに設けられている。配線７１は、絶縁層６２に覆われている。
ビア７２は、配線４３と配線７１との間に配置された部分の絶縁層６１を貫通するように設けられている。ビア７２の上端は、配線４３と接続されており、ビア７２の下端は、配線７１と接続されている。これにより、ビア７２は、配線４３と配線７１とを電気的に接続している。
ビア７３は、配線７１と外部接続用パッド５２との間に位置する部分の絶縁層６２を貫通するように設けられている。ビア７３の上端は、配線７１と接続されており、ビア７３の下端は、外部接続用パッド５２と接続されている。これにより、ビア７３は、配線７１と外部接続用パッド５２とを電気的に接続している。
上記構成とされた第２の配線パターン５５の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層５７は、絶縁層６２の下面６２Ｂに設けられている。ソルダーレジスト層５７は、外部接続用パッド５１の下面５１Ａを露出する開口部７５と、外部接続用パッド５２の下面５２Ａを露出する開口部７６とを有する。
なお、上記構成とされた第２の多層配線構造体２７の厚さは、電子部品２４の厚さ（例えば、２５０μｍ）、及び第１の多層配線構造体２６の厚さと第１の多層配線構造体２６上に設けられた部分の封止樹脂２８の厚さとの合計の値（例えば、２５０μｍ）よりも薄くなるように構成されている。電子部品２４の厚さが２５０μｍの場合、第２の多層配線構造体２７の厚さは、例えば、８０〜１００μｍとすることができる。
つまり、第２の多層配線構造体２７は、第１の多層配線構造体２６、電子部品２４、及び封止樹脂２８よりなる構造体（コア材として機能する構造体）に層状に形成されている。
封止樹脂２８は、電子部品２４を封止するための樹脂であり、収容部４１の側面４１Ａと電子部品２４の側面２４Ａとの隙間、及びソルダーレジスト層３６上に設けられている。封止樹脂２８は、収容部４１の側面４１Ａと電子部品２４の側面２４Ａとの隙間を充填している。封止樹脂２８の上面２８Ａは、平坦な面とされている。封止樹脂２８の上面２８Ａは、電子部品２４の面２４Ｂ（電極パッド７８が形成された面とは反対側に位置する電子部品２４の面）と略面一となるように構成されている。封止樹脂２８としては、例えば、モールド樹脂を用いることができる。また、モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
開口部２９Ａは、パッド３３上に位置する部分のソルダーレジスト層３６及び封止樹脂２８を貫通するように形成されている。開口部２９Ｂは、パッド３４上に位置する部分のソルダーレジスト層３６及び封止樹脂２８を貫通するように形成されている。パッド３３，３４の直径が３０μｍの場合、開口部２９Ａ，２９Ｂの直径は、例えば、２０μｍとすることができる。この場合、開口部２９Ａ，２９Ｂの深さは、例えば、５０μｍとすることができる。
導電部材２２は、開口部２９Ａ及び開口部２９Ｂに設けられている。導電部材２２は、開口部２９Ａ及び開口部２９Ｂを充填している。導電部材２２の上面２２Ａは、平坦な面とされている。導電部材２２の上面２２Ａは、封止樹脂２８の上面２８Ａ及び電子部品２４の面２４Ｂと略面一となるように構成されている。つまり、半導体装置１１の上面（第２の半導体装置１２と対向する面）は、平坦な面とされている。
このように、半導体装置１２と対向する半導体装置１１の上面を平坦な面にすることにより、半導体装置１１と半導体装置１２との間に配置され、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の高さ方向のサイズを小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
導電部材２２は、パッド３３又はパッド３４と電気的に接続されている。導電部材２２は、内部接続端子１３と接続されている。導電部材２２は、内部接続端子１３を介して、半導体装置１２と電気的に接続されている。導電部材２２の材料としては、例えば、Ａｕめっき膜、或いは、パッド３３，３４上に、Ｃｕめっき膜、ニッケルめっき膜、金めっき膜を順次積層させたＣｕ／Ｎｉ／Ａｕ積層膜を用いることができる。
電子部品２４は、薄板化された電子部品であり、複数の電極パッド７８を有する。複数の電極パッド７８は、面２４Ｂとは反対側に位置する電子部品２４の面２４Ｃ側に配置されている。電子部品２４は、複数の電極パッド７８及び面２４Ｃが収容部４１の底面に対応する部分の絶縁層６１の上面６１Ａと接触するように、収容部４１に配設されている。電子部品２４の面２４Ｂは、収容部４１の上端から露出されている。電子部品２４の側面２４Ａと収容部４１の側面４１Ａとの隙間は、封止樹脂２８により封止されている。電子部品２４の面２４Ｂは、封止樹脂２８の上面２８Ａと略面一となるように配置されている。
電極パッド７８は、ビア６５（第２の配線パターン５４の構成要素の１つ）の上端と接続されている。これにより、電極パッド７８は、第２の配線パターン５４を介して、外部接続用パッド５１、及びパッド３３，３４（複数のパッド）と接続された第１の配線パターン３８と電気的に接続されている。電子部品２４としては、例えば、ＭＰＵ（Micro Processing Unit）用の半導体チップを用いることができる。薄板化された電子部品２４の厚さは、例えば、２５０μｍとすることができる。
本実施の形態の半導体装置によれば、パッド３３，３４が形成されていない部分の第１の基板本体３１を貫通する収容部４１を設けると共に、電極パッド７８及び電極パッド７８が形成された側の電子部品２４の面２４Ｃと収容部の底面（収容部４１に露出された部分の絶縁層６１の上面６１Ａ）とが接触するように、収容部４１に電子部品２４を配設することにより、配線基板２１の上面よりも上方に電子部品２４が突出することがなくなるため、半導体装置１１の厚さ方向のサイズを小型化することができる。
また、第２の基板本体４７に内設された第２の配線パターン５４を構成するビア６５の上端と電極パッド７８とを直接接続することにより、従来、電子部品２１２と配線パターン２１９とを電気的に接続する際に必要であったバンプ２３７（図１参照）が不要となるため、半導体装置１１の厚さ方向のサイズをさらに小型化することができる。
半導体装置１２は、半導体装置１１の上方に配置されており、配線基板８１と、電子部品８３と、モールド樹脂８５とを有する。配線基板８１は、基板本体９１と、パッド９３と、半導体装置接続用パッドであるパッド９４と、配線パターン９６と、ソルダーレジスト層９８，９９とを有する。基板本体９１は、板状とされている。基板本体９１としては、例えば、複数の絶縁樹脂層が積層された積層体を用いることができる。
パッド９３は、基板本体９１の上面９１Ａに設けられている。パッド９３は、金属ワイヤ８４（例えば、Ａｕワイヤ）の一方の端部及び配線パターン９６の上端と接続されている。パッド９３は、金属ワイヤ８４を介して、電子部品８３と電気的に接続されている。パッド９３の材料としては、例えば、Ｃｕを用いることができる。
パッド９４は、基板本体９１の下面９１Ｂに設けられている。パッド９４は、配線パターン９６の下端及び内部接続端子１３と接続されている。パッド９４は、配線パターン９６を介して、パッド９３と電気的に接続されると共に、内部接続端子１３を介して、第１の半導体装置１１（具体的には、配線基板２１及び電子部品２４）と電気的に接続されている。パッド９４の材料としては、例えば、Ｃｕを用いることができる。
配線パターン９６は、基板本体９１を貫通するように、基板本体９１に内設されている。配線パターン９６は、例えば、複数の配線及びビア（図示せず）により構成することができる。
ソルダーレジスト層９８は、基板本体９１の上面９１Ａに設けられている。ソルダーレジスト層９８は、パッド９３の上面を露出する開口部９８Ａを有する。
ソルダーレジスト層９９は、基板本体９１の下面９１Ｂに設けられている。ソルダーレジスト層９９は、パッド９４の下面を露出する開口部９９Ａを有する。
電子部品８３は、複数の電極パッド１０１を有する。電子部品８３は、電極パッド１０１が形成されていない側の電子部品８３の面８３Ａとソルダーレジスト層９８の上面９８Ｂとが接触するように、ソルダーレジスト層９８上に接着されている。電極パッド１０１は、金属ワイヤ８４の他方の端部と接続されている。これにより、電子部品８３は、金属ワイヤ８４を介して、配線基板８１と電気的に接続されている。電子部品８３としては、例えば、メモリー用半導体チップを用いることができる。
モールド樹脂８５は、電子部品８３及び金属ワイヤ８４を覆うように、パッド９３の上面及びソルダーレジスト９８の上面９８Ｂに設けられている。モールド樹脂８５は、電子部品８３及び金属ワイヤ８４を封止するための樹脂である。モールド樹脂８５の材料としては、例えば、エポキシ樹脂を用いることができる。
内部接続端子１３は、半導体装置１１と半導体装置１２との間に配置されると共に、導電部材２２及びパッド９４と接続されている。これにより、内部接続端子１３は、半導体装置１１と半導体装置１２とを電気的に接続している。先に説明したように、半導体装置１２と対向する半導体装置１１の上面は、平坦な面とされているため、内部接続端子１３の高さ方向のサイズを小さくすることが可能である。内部接続端子１３の高さ方向のサイズは、例えば、８０μｍとすることができる。内部接続端子１３としては、例えば、はんだボールを用いることができる。
外部接続端子１５は、外部接続用パッド５１，５２の下面５１Ａ，５１Ｂに設けられている。外部接続端子１５は、電子装置１０をマザーボード等の実装基板（図示せず）に実装するための端子である。外部接続端子１５としては、例えば、はんだボールを用いることができる。
本実施の形態の電子装置によれば、パッド３３，３４が形成されていない部分の第１の基板本体３１を貫通する収容部４１、電極パッド７８が形成された側の電子部品２４の面２４Ｃと収容部の底面（収容部４１に露出された部分の絶縁層６１の上面６１Ａ）とが接触するように、収容部４１に配置された電子部品２４、及び第２の基板本体４７に内設され、電極パッド７８と直接接続される第２の配線パターン５４を備えると共に、第２の半導体装置１２と対向する上面が平坦な面とされた第１の半導体装置１１と、第１の半導体装置１１の上方に配置された第２の半導体装置１２とを、内部接続端子１３を介して、電気的に接続することにより、内部接続端子１３の高さ方向のサイズを小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
図４は、第１の多層配線構造体の他の例を示す図である。
なお、本実施の形態では、第１の多層配線構造体２６として、平面視額縁形状とされた多層配線構造体を用いた場合を例に挙げて説明したが、例えば、図４に示すように、平面視矩形とされた２つの第１の多層配線構造体１０３を離間させて配置し、２つの第１の多層配線構造体１０３の間に形成される凹部を、電子部品２４を収容する収容部１０４として用いてもよい。
図５〜図１５は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図５〜図１５において、第１の実施の形態の半導体装置１１と同一構成部分には、同一符号を付す。
図５〜図１５を参照して、第１の実施の形態の半導体装置１１の製造方法について説明する。始めに、図５に示す工程では、周知の手法（例えば、ビルドアップ工法）により、収容部４１の形成されていない第１の多層配線構造体２６を形成する（第１の多層配線構造体形成工程）。
先に説明したように、第１の多層配線構造体２６は、第１の基板本体３１と、複数のパッドであるパッド３３，３４と、ソルダーレジスト層３６と、第１の配線パターン３８とを有した構成とされている。第１の多層配線構造体２６の厚さは、例えば、２００μｍとすることができる。第１の多層配線構造体２６としては、例えば、ビルドアップ基板や、ガラスエポキシ基板等の各種基板を用いることができる。
第１の基板本体３１としては、例えば、絶縁層を用いることができる。また、絶縁層としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂よりなる樹脂層）を用いることができる。第１の配線パターン３８は、例えば、セミアディティブ法により形成することができる。第１の配線パターン３８の材料としては、例えば、Ｃｕを用いることができる。
次いで、図６に示す工程では、図５に示す構造体に設けられた第１の基板本体３１及びソルダーレジスト層３６を貫通する収容部４１を形成する（収容部形成工程）。収容部４１は、例えば、ルーターにより形成することができる。
次いで、図７に示す工程では、支持体１０５を準備した後、支持体１０５の上面１０５Ａと第１の基板本体３１の下面３１Ｂ、及び配線４３の下面（第１の基板本体３１の下面３１Ｂから露出された部分の第１の配線パターン３８）とが接触するように、支持体１０５の上面１０５Ａに収容部４１が形成された第１の多層配線構造体２６を接着する（第１の多層配線構造体接着工程）。
支持体１０５としては、例えば、ガラス板、シリコン板、金属板（例えば、Ｃｕ板）等を用いることができる。支持体１０５としてＣｕ板を用いた場合、支持体１０５の厚さは、例えば、２００μｍとすることができる。
支持体１０５と第１の多層配線構造体２６との接着には、例えば、接着剤（例えば、接着性を有した樹脂）を用いることができる。具体的な接着剤としては、例えば、ダイアタッチフィルムを用いることができる。
次いで、図８に示す工程では、複数の電極パッド７８を有すると共に、薄板化されていない電子部品２４を準備し、その後、電子部品２４の面２４Ｃ及び電極パッド７８と収容部４１から露出された部分の支持体１０５の上面１０５Ａとが接触するように、支持体１０５の上面１０５Ａに電子部品２４を接着する（電子部品接着工程）。
電子部品２４としては、例えば、ＭＰＵ（Micro Processing Unit）用の半導体チップを用いることができる。薄板化されていない電子部品２４の厚さは、第１の多層配線構造体２６の厚さよりも厚く設定するとよい。第１の多層配線構造体２６の厚さが２００μｍの場合、薄板化されていない電子部品２４の厚さは、例えば、７５０μｍとすることができる。
このように、ハンドリングしやすい薄板化されていない電子部品２４を支持体１０５の上面１０５Ａに接着することにより、支持体１０５の所望の位置に、確実に電子部品２４を接着することができる。
支持体１０５と電子部品２４との接着には、例えば、接着剤（例えば、接着性を有した樹脂）を用いることができる。具体的な接着剤としては、例えば、ダイアタッチフィルムを用いることができる。
次いで、図９に示す工程では、電子部品２４の側面２４Ａと収容部４１の側面４１Ａとの隙間を充填すると共に、電子部品２４の面２４Ｂ及び第１の多層配線構造体２６の上面を覆う封止樹脂２８を形成する（封止樹脂形成工程）。
封止樹脂２８は、例えば、圧縮形成法、或いは、樹脂のポッティングにより形成することができる。封止樹脂２８としては、例えば、モールド樹脂を用いることができる。モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
次いで、図１０に示す工程では、図９に示す構造体の上面側から、封止樹脂２８と、電極パッド７８が形成された側とは反対側に位置する部分の電子部品２４とを研磨することにより、電子部品２４の厚さを薄く（電子部品２４を薄板化）すると共に、封止樹脂２８の上面から電子部品２４の面２４Ｂを露出させる（研磨工程）。
このように、収容部４１に露出された部分の支持体１０５の上面１０５Ａに、第１の多層配線構造体２６よりも厚さの厚い電子部品２４を接着し、次いで、第１の多層配線構造体２６の上面及び電子部品２４を覆う封止樹脂２８を形成し、その後、封止樹脂２８及び電子部品２４を研磨することにより、電子部品２４を厚さが薄くなるため、第１の半導体装置１１の厚さ方向のサイズを小さくすることができる。
また、上記研磨工程では、電子部品２４の面２４Ｂと封止樹脂２８の上面２８Ａとが略面一となるように研磨を行うとよい。
このように、封止樹脂２８及び電子部品２４を研磨して、電子部品２４の面２４Ｂと封止樹脂２８の上面２８Ａとを略面一にすることにより、配線基板２１の上面に相当する封止樹脂２８の上面２８Ａから電子部品２４が突出することがなくなるため、第１の半導体装置１１の厚さ方向のサイズを小さくすることができる。
第１の多層配線構造体２６の厚さが２００μｍの場合、研磨後の電子部品２４の厚さは、例えば、２５０μｍとすることができる。
次いで、図１１に示す工程では、パッド３３上に配置された部分の封止樹脂２８を貫通し、パッド３３の上面を露出する開口部２９Ａと、パッド３４上に配置された部分の封止樹脂２８を貫通し、パッド３４の上面を露出する開口部２９Ｂとを形成する（開口部形成工程）。開口部２９Ａ，２９Ｂは、例えば、レーザ加工法により形成することができる。
次いで、図１２に示す工程では、開口部２９Ａ，２９Ｂを充填する導電部材２２を形成する。導電部材２２は、例えば、めっき法により形成することができる。導電部材２２としては、例えば、Ａｕめっき膜、或いは、パッド３３，３４上に、Ｃｕめっき膜、ニッケルめっき膜、金めっき膜を順次積層させたＣｕ／Ｎｉ／Ａｕ積層膜を用いることができる。パッド３３，３４の直径が３０μｍの場合、開口部２９Ａ，２９Ｂの直径は、例えば、２０μｍとすることができる。この場合、開口部２９Ａ，２９Ｂの深さは、例えば、５０μｍとすることができる。
次いで、図１３に示す工程では、図１２に示す支持体１０５を除去する（支持体除去工程）。支持体１０５がＣｕ板の場合。支持体１０５は、例えば、ウエットエッチングにより除去することができる。
次いで、図１４に示す工程では、第１の多層配線構造体２６の下面（具体的には、配線４３の下面及び第１の基板本体３１の下面３１Ｂ）、電極パッド７８が形成された側の電子部品２４の面２４Ｃ（電極パッド７８も含む）、及び収容部４１に形成された部分の封止樹脂２８の下面２８Ｂに、ビルドアップ工法により、積層された複数の絶縁層６１，６２により構成された第２の基板本体４７と、外部接続用パッド５１，５２と、第２の基板本体４７に内設され、配線４３（第１の配線パターン３８の構成要素のうちの１つ）及び電極パッド７８と接続された第２の配線パターン５４と、配線４３と電気的に接続された第２の配線パターン５５と、ソルダーレジスト層５７とを有した前記第２の多層配線構造体２７を形成する（第２の多層配線構造体形成工程）。
これにより、電子部品２４を封止した配線基板２１が形成される。絶縁層６１，６２としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂からなる樹脂層）を用いることができる。外部接続用パッド５１，５２及び第２の配線パターン５４，５５は、例えば、セミアディティブ法により形成することができる。外部接続用パッド５１，５２及び第２の配線パターン５４，５５の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１５に示す工程では、外部接続用パッド５１，５２の下面５１Ａ，５２Ａにそれぞれ１つの外部接続端子１５を形成する。これにより、本実施の形態の半導体装置１１が製造される。外部接続端子１５としては、例えば、はんだボールを用いることができる。
本実施の形態の半導体装置の製造方法によれば、支持体１０５の上面に収容部４１を有した第１の多層配線構造体２６を接着し、次いで、収容部４１に露出された部分の支持体１０５の上面１０５Ａに、第１の多層配線構造体２６よりも厚さの厚い電子部品２４を接着し、次いで、第１の多層配線構造体２６の上面及び電子部品２４を覆う封止樹脂２８を形成し、その後、封止樹脂２８及び電子部品２４を研磨して、電子部品２４の厚さを薄くする（電子部品２４を薄板化する）と共に、研磨後における電子部品２４の面２４Ｂと封止樹脂２８の上面２８Ａとを略面一とすることにより、配線基板２１の上面（具体的には、封止樹脂２８の上面２８Ａ）から薄板化された電子部品２４が突出することがなくなるため、第１の半導体装置１１の厚さ方向のサイズを小さくすることができる。
また、支持体１０５を除去後に、第１の多層配線構造体２６の下面（具体的には、配線４３の下面及び第１の基板本体３１の下面３１Ｂ）、電極パッド７８が形成された側の電子部品２４の面２４Ｃ（電極パッド７８も含む）、及び収容部４１に形成された部分の封止樹脂２８の下面２８Ｂに、ビルドアップ工法により、電極パッド７８と直接接続されるビア６５を有すると共に、配線４３（第１の配線パターン３８の構成要素のうちの１つ）と接続された第２の配線パターン５４を備えた第２の多層配線構造体２７を形成することにより、バンプ（例えば、はんだバンプやＡｕバンプ等）を用いることなく、電極パッド７８と第２の配線パターン５４とを電気的に接続することが可能となるため、半導体装置１１の厚さ方向のサイズをさらに小型化することができる。
（第２の実施の形態）
図１６は、本発明の第２の実施の形態に係る電子装置の断面図である。図１６において、第１の実施の形態の電子装置１０と同一構成部分には、同一符号を付す。
図１６を参照するに、第２の実施の形態の電子装置１１０は、第１の実施の形態の電子装置１０に設けられた半導体装置１１及び内部接続端子１３の代わりに、半導体装置１１１及び内部接続端子１１３を設けると共に、さらに樹脂部材１１５を設けた以外は、電子装置１０と同様に構成される。
半導体装置１１１は、第１の実施の形態で説明した半導体装置１０に設けられた導電部材２２を構成要素から除いた以外は、半導体装置１０と同様に構成される。
このような構成とされた第２の実施の形態の半導体装置１１１は、第１の実施の形態の半導体装置１１と同様な効果を得ることができる。また、半導体装置１１１は、第１の実施の形態で説明した図５〜１１及び図１３〜１５に示す工程と同様な処理を行うことで製造することができる。
内部接続端子１１３は、半導体装置１２に設けられたパッド９４に設けられている。内部接続端子１１３の上端は、パッド９４と接続されている。内部接続端子１１３の下部は、樹脂部材１１５（例えば、異方性導電性樹脂フィルム）により覆われている。内部接続端子１１３は、樹脂部材１１５を介して、パッド３３又はパッド３４と電気的に接続されている。これにより、内部接続端子１１３は、半導体装置１１１と半導体装置１２とを電気的に接続している。
半導体装置１１１と半導体装置１２との電気的な接続は、半導体装置１２のパッド９４に内部接続端子１１３を形成し、次いで、半導体装置１２の下面に内部接続端子１１３を覆う樹脂部材１１５を形成し、その後、内部接続端子１１３及び樹脂部材１１５が形成された半導体装置１２を半導体装置１１１に対して押圧することで行う。この押圧により、樹脂部材１１５の厚さは、押圧前の厚さよりも薄くなる。
内部接続端子１１３としては、例えば、金属ポストを用いることができる。金属ポストは、例えば、めっき法により形成されたＣｕポストを用いることができる。内部接続端子１１３としてＣｕポストを用いる場合、内部接続端子１１３の高さは、例えば、５０μｍとすることができる。
樹脂部材１１５は、半導体装置１１１の上面側を覆うように設けられている。樹脂部材１１５は、半導体装置１１１と半導体装置１２との隙間を封止するように配置されている。樹脂部材１１５としては、例えば、異方性導電性樹脂フィルムを用いることができる。樹脂部材１１５として、異方性導電性樹脂フィルムを用いた場合、押圧前の樹脂部材１１５の厚さは、例えば、５０μｍとすることができる。この場合、押圧後の樹脂部材１１５の厚さは、例えば、３０μｍとすることができる。
本実施の形態の電子装置によれば、第１の実施の形態で説明した導電部材２２及び内部接続端子１３の代わりに、金属ポストよりなる内部接続端子１１３を用いて、半導体装置１１１と半導体装置１２とを電気的に接続することにより、電子装置１１０の厚さ方向のサイズをさらに小型化することができる。
また、半導体装置１１１と半導体装置１２との間に樹脂部材１１５を設けることにより、半導体装置１１１と半導体装置１２との間の密着性が向上するため、半導体装置１１１と半導体装置１２との間の電気的接続信頼性を向上させることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０，１１０ 電子装置
１１，１２，１１１ 半導体装置
１３，１１３ 内部接続端子
１５ 外部接続端子
２１，８１ 配線基板
２２ 導電部材
２４，８３ 電子部品
２４Ａ，４１Ａ 側面
２４Ｂ，２４Ｃ，８３Ａ 面
２６，１０３ 第１の多層配線構造体
２７ 第２の多層配線構造体
２８ 封止樹脂
２９Ａ，２９Ｂ，７５，７６，９８Ａ，９９Ａ 開口部
３１ 第１の基板本体
２２Ａ，２８Ａ，３１Ａ，６１Ａ，６２Ａ，９１Ａ，９８Ａ，１０５Ａ 上面
２８Ｂ，３１Ｂ，５１Ａ，５２Ａ，６１Ｂ，６２Ｂ，９１Ｂ 下面
３３，３４，９３，９４ パッド
３６，５７，９８，９９ ソルダーレジスト層
３８ 第１の配線パターン
４１，１０４ 収容部
４３，６４，７１ 配線
４４，４５，６５〜６７，７２，７３ ビア
４７ 第２の基板本体
５１，５２ 外部接続用パッド
５４，５５ 第２の配線パターン
６１，６２ 絶縁層
６４，７１ 配線
７８，１０１ 電極パッド
８４ 金属ワイヤ
８５ モールド樹脂
９１ 基板本体
９６ 配線パターン
１０５ 支持体
１１５ 樹脂部材

Claims (5)

  1. 一方の面と他方の面とを備え、前記一方の面側から前記他方の面側に貫通して設けられた収容部と、第１の配線パターンとを有する第１の多層配線構造体と、
    前記収容部内に、前記他方の面側に電極パッド形成面が向くよう配置された電子部品と、
    前記第１の多層配線構造体の他方の面上及び前記電子部品の電極パッド形成面上に積層された絶縁層と第２の配線パターンを有する第２の多層配線構造体と、
    前記一方の面側に設けられたパッドと、
    前記収容部の側面と前記電子部品の側面との隙間を充填すると共に前記一方の面上に延在し、前記パッドを選択的に露出する封止樹脂と、を有し、
    前記絶縁層は、前記電極パッド形成面及び前記他方の面に直接接する面と、その反対面とを有し、前記電極パッド形成面及び前記他方の面を一体に被覆しており、
    前記第２の配線パターンは、前記絶縁層の反対面に設けられた配線と、前記配線と一体に形成されて前記絶縁層を貫通するビアと、を有し、
    前記ビアの端部が、前記第１の配線パターン及び前記電極パッドと直接接続されている半導体装置。
  2. 前記電極パッド形成面とは反対側に位置する前記電子部品の面は、前記封止樹脂から露出されると共に、前記封止樹脂の上面に対して略面一である請求項１記載の半導体装置。
  3. 前記パッドが、前記第１の配線パターンと電気的に接続されている請求項１又は２記載の半導体装置。
  4. 前記第２の多層配線構造体は、前記第１の多層配線構造体と接する面とは反対側の面に外部接続用パッドを有し、
    前記外部接続用パッドが、前記第２の配線パターンと電気的に接続されている請求項１ないし３のうち、いずれか１項記載の半導体装置。
  5. 請求項１ないし４のうち、いずれか１項記載の半導体装置と、
    配線基板及び前記配線基板に配置された他の電子部品を有する他の半導体装置と、
    前記半導体装置と前記他の半導体装置との間に設けられ、前記電子部品と前記他の電子部品とを電気的に接続する内部接続端子と、を備えた電子装置。
JP2009029452A 2009-02-12 2009-02-12 半導体装置及び電子装置 Active JP5193898B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009029452A JP5193898B2 (ja) 2009-02-12 2009-02-12 半導体装置及び電子装置
US12/702,705 US8344492B2 (en) 2009-02-12 2010-02-09 Semiconductor device and method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029452A JP5193898B2 (ja) 2009-02-12 2009-02-12 半導体装置及び電子装置

Publications (3)

Publication Number Publication Date
JP2010186847A JP2010186847A (ja) 2010-08-26
JP2010186847A5 JP2010186847A5 (ja) 2012-03-01
JP5193898B2 true JP5193898B2 (ja) 2013-05-08

Family

ID=42539740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029452A Active JP5193898B2 (ja) 2009-02-12 2009-02-12 半導体装置及び電子装置

Country Status (2)

Country Link
US (1) US8344492B2 (ja)
JP (1) JP5193898B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI362732B (en) * 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US20110147908A1 (en) * 2009-12-17 2011-06-23 Peng Sun Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
KR101145041B1 (ko) * 2010-10-19 2012-05-11 주식회사 네패스 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US20120267782A1 (en) * 2011-04-25 2012-10-25 Yung-Hsiang Chen Package-on-package semiconductor device
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
JP2013069807A (ja) 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
KR20130090143A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
US20140145348A1 (en) * 2012-11-26 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Rf (radio frequency) module and method of maufacturing the same
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
TWI646639B (zh) * 2013-09-16 2019-01-01 Ｌｇ伊諾特股份有限公司 半導體封裝
KR102109042B1 (ko) * 2013-09-16 2020-05-12 엘지이노텍 주식회사 반도체 패키지
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
TWI536074B (zh) * 2015-03-31 2016-06-01 業鑫科技顧問股份有限公司 電連接結構及陣列基板
US10177090B2 (en) 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9691723B2 (en) * 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
US10818621B2 (en) 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
KR101952863B1 (ko) * 2016-06-21 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP6562467B2 (ja) * 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190013051A (ko) 2017-07-31 2019-02-11 삼성전기주식회사 팬-아웃 반도체 패키지
KR102380821B1 (ko) * 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
TWI736780B (zh) * 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
JPWO2021177093A1 (ja) * 2020-03-06 2021-09-10

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
ATE429032T1 (de) 2000-08-16 2009-05-15 Intel Corp Direktaufbauschicht auf einer verkapselten chipverpackung
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4028749B2 (ja) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 配線基板
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
JP2005353837A (ja) * 2004-06-10 2005-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法

Also Published As

Publication number Publication date
US20100200975A1 (en) 2010-08-12
US8344492B2 (en) 2013-01-01
JP2010186847A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5193898B2 (ja) 半導体装置及び電子装置
JP4271590B2 (ja) 半導体装置及びその製造方法
JP5535494B2 (ja) 半導体装置
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4361826B2 (ja) 半導体装置
US8174109B2 (en) Electronic device and method of manufacturing same
CN1812088B (zh) 多层构造半导体微型组件及制造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
JP4489821B2 (ja) 半導体装置及びその製造方法
JP5147755B2 (ja) 半導体装置及びその製造方法
JP2013069807A (ja) 半導体パッケージ及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2010219121A (ja) 半導体装置及び電子装置
JP2006156436A (ja) 半導体装置及びその製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
CN114695145A (zh) 板级系统级封装方法及封装结构
JP4074040B2 (ja) 半導体モジュール
US7927919B1 (en) Semiconductor packaging method to save interposer
JP2009272512A (ja) 半導体装置の製造方法
JP2010205851A (ja) 半導体装置及びその製造方法、並びに電子装置
JP5693763B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3