JP5188426B2 - 半導体装置及びその製造方法、電子装置 - Google Patents

半導体装置及びその製造方法、電子装置 Download PDF

Info

Publication number
JP5188426B2
JP5188426B2 JP2009061271A JP2009061271A JP5188426B2 JP 5188426 B2 JP5188426 B2 JP 5188426B2 JP 2009061271 A JP2009061271 A JP 2009061271A JP 2009061271 A JP2009061271 A JP 2009061271A JP 5188426 B2 JP5188426 B2 JP 5188426B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
insulating layer
electrode pad
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009061271A
Other languages
English (en)
Other versions
JP2010219121A5 (ja
JP2010219121A (ja
Inventor
義博 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009061271A priority Critical patent/JP5188426B2/ja
Priority to US12/722,769 priority patent/US8294253B2/en
Publication of JP2010219121A publication Critical patent/JP2010219121A/ja
Publication of JP2010219121A5 publication Critical patent/JP2010219121A5/ja
Application granted granted Critical
Publication of JP5188426B2 publication Critical patent/JP5188426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Description

本発明は、半導体装置及びその製造方法、電子装置に係り、特に、電子部品と、電子部品を封止する封止樹脂と、電子部品及び封止樹脂に形成され、電子部品と電気的に接続された多層配線構造体とを備えた半導体装置及びその製造方法、電子装置に関する。
従来の半導体装置の中には、電子部品に設けられた電極パッドと多層配線構造体に設けられた配線パターンとを直接接続することで、厚さ方向のサイズの小型化を図った半導体装置（図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、電子部品２０１と、封止樹脂２０２と、多層配線構造体２０３と、外部接続端子２０５とを有する。
電子部品２０１は、電極パッド２１１と、電極パッド２１１が形成された電極パッド形成面２０１Ａと、電極パッド形成面２０１Ａの反対側に配置された背面２０１Ｂと、側面２０１Ｃとを有する。電子部品２０１は、電極パッド２１１及び電極パッド形成面２０１Ａが露出された状態で封止樹脂２０２により封止されている。電子部品２０１としては、例えば、半導体チップを用いることができる。
封止樹脂２０２は、電子部品２０１の背面２０１Ｂ及び側面２０１Ｃを封止している。封止樹脂２０２は、電極パッド形成面２０１Ａを通過する平面上に配置された多層配線構造体形成面２０２Ａを有する。
多層配線構造体２０３は、積層体２１３と、外部接続用パッド２１４と、配線パターン２１５と、ソルダーレジスト層２１７とを有する。
積層体２１３は、電極パッド２１１、電極パッド形成面２０１Ａ、及び多層配線構造体形成面２０２Ａに、絶縁層２２１と、絶縁層２２２とが順次積層された構成とされている。
外部接続用パッド２１４は、絶縁層２２２の面２２２Ａ（絶縁層２２１と接触する絶縁層２２２の面とは反対側に配置された面）に設けられている。
配線パターン２１５は、積層体２１３に内設されている。配線パターン２１５は、電極パッド２１１及び外部接続用パッド２１４と直接接続されている。
これにより、電極パッド２１１と配線パターン２１５とを電気的に接続するバンプが不要となるため、半導体装置２００の厚さ方向のサイズを小型化することができる。
ソルダーレジスト層２１７は、絶縁層２２２の面２２２Ａに設けられている。ソルダーレジスト層２１７は、外部接続端子２０５の配設領域に対応する部分の外部接続用パッド２１４を露出する開口部２１７Ａを有する。
外部接続端子２０５は、開口部２１７Ａから露出された部分の外部接続用パッド２１４に設けられている。外部接続端子２０５は、半導体装置２００とマザーボード等の実装基板（図示せず）とを電気的に接続するための端子である。外部接続端子２０５としては、例えば、はんだボールを用いることができる（例えば、特許文献１参照。）。
米国特許第６２７１４６９号明細書
しかしながら、従来の半導体装置２００は、半導体装置２００の厚さ方向のサイズの小型化は可能であるが、他の半導体装置（図示せず）を搭載可能な導電部材（例えば、パッド等）を備えていないため、半導体装置２００上に他の半導体装置（図示せず）を搭載することができない（言い換えれば、実装密度を向上させることができない）という問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、厚さ方向のサイズの小型化を図ることができると共に、半導体装置上に他の半導体装置を搭載することのできる半導体装置及びその製造方法、電子装置を提供することを目的とする。
本発明の一観点によれば、電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品と、前記電極パッド形成面を露出する多層構造体形成面と、該多層構造体形成面の反対側に位置すると共に、前記背面を露出する面とを有し、前記電子部品の側面を封止する封止樹脂と、前記電極パッド形成面、及び前記多層構造体形成面に設けられ、積層された複数の絶縁層よりなる積層体と、前記電極パッド形成面、及び前記多層構造体形成面と接触する前記積層体の第１の面とは反対側に位置する前記積層体の第２の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッド及び前記外部接続用パッドと直接接続された配線パターンと、を有する多層配線構造体と、を備え、前記配線パターンは、複数の前記絶縁層のうち、前記封止樹脂と接触する第１の絶縁層に設けられ、前記第１の絶縁層の第１の面とは反対側に位置する前記第１の絶縁層の第２の面に配置された配線を有し、前記封止樹脂及び前記第１の絶縁層を貫通すると共に、前記配線を露出する貫通孔を設け、前記貫通孔に、前記配線と接続され、高さが前記封止樹脂の厚さと前記第１の絶縁層の厚さとを加えた値よりも小さくなるように構成された導電部材を設けたことを特徴とする半導体装置が提供される。
本発明の他の観点によれば、電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品を準備し、前記電子部品の背面及び側面を、前記電極パッド形成面を露出する多層構造体形成面を有する封止樹脂により封止する工程と、前記電極パッド形成面、及び前記多層構造体形成面に、積層された複数の絶縁層よりなる積層体と、前記電極パッド形成面、及び前記多層構造体形成面と接触する前記積層体の第１の面とは反対側に位置する前記積層体の第２の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッド及び前記外部接続用パッドと直接接続された配線パターンと、を有する多層配線構造体を形成する工程と、前記封止樹脂の前記多層構造体形成面とは反対側の面を研削し、前記電子部品の背面を露出する工程と、を有し、前記多層配線構造体を形成する工程は、前記封止樹脂と接触する第１の絶縁層の第１の面とは反対側に位置する前記第１の絶縁層の第２の面に配置された配線を有するように前記配線パターンを形成する工程と、前記封止樹脂及び前記第１の絶縁層を貫通すると共に、前記配線を露出する貫通孔を設ける工程と、前記貫通孔に、前記配線と接続され、高さが前記封止樹脂の厚さと前記第１の絶縁層の厚さとを加えた値よりも小さくなるように構成された導電部材を設ける工程と、を含むことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、電子部品の背面を通過する平面上に配置された面を有し、電子部品の周囲に設けられ、電子部品の側面を封止する封止樹脂と、電子部品の電極パッド、電極パッド形成面、及び封止樹脂に設けられた多層構造体形成面に形成された積層体に内設された配線パターンを有する多層配線構造体とを設け、電極パッドと配線パターンとを直接接続することにより、バンプを用いることなく、電子部品と多層配線構造体とを電気的に接続することが可能となるので、半導体装置の厚さ方向のサイズを小型化することができる。
また、封止樹脂及び封止樹脂と接触する第１の絶縁層を貫通すると共に、配線（配線パターンの構成要素の１つ）を露出する貫通孔を設け、貫通孔に配線と接続される導電部材を設けることにより、例えば、内部接続端子を介して、他の半導体装置と導電部材とを電気的に接続することが可能となるため、半導体装置上に他の半導体装置を搭載することができる。
本発明によれば、半導体装置及び電子装置の厚さ方向のサイズの小型化を図ることができると共に、半導体装置上に他の半導体装置を搭載することができる。
従来の半導体装置の断面図である。 本発明の実施の形態に係る電子装置の断面図である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１１）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１２）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１３）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１４）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１５）である。 本発明の実施の形態に係る電子装置の製造工程を示す図（その１６）である。
以下、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図２は、本発明の実施の形態に係る電子装置の断面図である。
図２を参照するに、本実施の形態の電子装置１０は、半導体装置１１と、半導体装置１１の上方に配置され、半導体装置１１と電気的に接続された他の半導体装置である半導体装置１２と、内部接続端子１３とを有する。
半導体装置１１は、電子部品１５，１６と、封止樹脂１８と、多層配線構造体１９と、貫通孔２１〜２３と、導電部材２７〜２９と、外部接続端子３２とを有する。
電子部品１５は、薄板化された電子部品である。電子部品１５は、接続面３５Ａ，３６Ａを備えた電極パッド３５，３６と、電極パッド３５，３６が形成された電極パッド形成面１５Ａと、電極パッド形成面１５Ａの反対側に配置された背面１５Ｂとを有する。
電子部品１５の周囲（側面１５Ｃ）は、封止樹脂１８により覆われている。これにより、電子部品１５の周囲（側面１５Ｃ）は、封止樹脂１８により封止されている。電子部品１５の電極パッド形成面１５Ａ及び背面１５Ｂは、封止樹脂１８から露出されている。電極パッド形成面１５Ａ及び接続面３５Ａ，３６Ａは、同一平面上に配置されており、多層配線構造体１９と接触している。
電子部品１５の厚さは、封止樹脂１８の厚さと略等しい。電子部品１５の厚さは、例えば、３００μｍとすることができる。
上記構成とされた電子部品１５としては、例えば、ＣＰＵ用の半導体チップを用いることができる。
電子部品１６は、薄板化された電子部品である。電子部品１６は、接続面３８Ａ，３９Ａを備えた電極パッド３８，３９と、電極パッド３８，３９が形成された電極パッド形成面１６Ａと、電極パッド形成面１６Ａの反対側に配置された背面１６Ｂとを有する。
電子部品１６の周囲（側面１６Ｃ）は、封止樹脂１８により覆われている。これにより、電子部品１６の周囲（側面１６Ｃ）は、封止樹脂１８により封止されている。電子部品１６の電極パッド形成面１６Ａ及び背面１６Ｂは、封止樹脂１８から露出されている。電極パッド形成面１６Ａ及び接続面３８Ａ，３９Ａは、同一平面上に配置されており、多層配線構造体１９と接触している。
電子部品１６の厚さは、封止樹脂１８の厚さと略等しい。電子部品１６の厚さは、例えば、３００μｍとすることができる。
上記構成とされた電子部品１６としては、例えば、メモリー用の半導体チップを用いることができる。
封止樹脂１８は、電子部品１５，１６の周囲（側面１５Ｃ）を封止するように、電子部品１５，１６に設けられている。封止樹脂１８は、電極パッド形成面１５Ａ，１６Ａ及び背面１５Ｂ，１６Ｂを露出している。
封止樹脂１８は、多層配線構造体形成面１８Ａと、面１８Ｂとを有する。多層配線構造体形成面１８Ａは、多層配線構造体１９が形成される面であり、多層配線構造体１９と接触している。多層配線構造体形成面１８Ａは、電極パッド形成面１５Ａ，１６Ａを通過する平面上に配置されている。
封止樹脂１８の面１８Ｂは、電子部品１５，１６の背面１５Ｂ，１６Ｂを通過する平面上に配置されている。封止樹脂１８の厚さは、電子部品１５，１６の厚さと略等しい。電子部品１５，１６の厚さが３００μｍの場合、封止樹脂１８の厚さは、例えば、３００μｍとすることができる。
上記構成とされた封止樹脂１８としては、例えば、モールド樹脂を用いることができる。また、モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
多層配線構造体１９は、積層体４５と、外部接続用パッド４６〜４９と、配線パターン５１〜５４と、ソルダーレジスト層５５とを有する。
積層体４５は、電極パッド３５，３６，３８，３９、電極パッド形成面１５Ａ，１６Ａ、及び封止樹脂１８の多層構造体形成面１８Ａに、第１の絶縁層である絶縁層５６と、絶縁層５７とが順次積層された構成とされている。絶縁層５６の面５６Ａ（第１の絶縁層の第１の面、及び積層体４５の第１の面に相当する面）は、電極パッド３５，３６，３８，３９、電極パッド形成面１５Ａ，１６Ａ、及び封止樹脂１８の多層構造体形成面１８Ａと接触している。絶縁層５７の面５７Ａは、面５６Ａの反対側に位置する絶縁層５６の面５６Ｂ（第１の絶縁層の第２の面）と接触している。絶縁層５６，５７としては、例えば、絶縁樹脂層を用いることができる。絶縁樹脂層の材料としては、例えば、エポキシ樹脂を用いることができる。
絶縁層５６の厚さは、例えば、４〜６μｍとすることができる。また、絶縁層５７の厚さは、例えば、５〜１５μｍとすることができる。
外部接続用パッド４６〜４９は、絶縁層５７の面５７Ｂ（積層体４５の第２の面）に設けられている。外部接続用パッド４６〜４９は、外部接続端子３２が配設される接続面４６Ａ，４７Ａ，４８Ａ，４９Ａを有する。外部接続用パッド４６〜４９の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５１は、ビア６１，６２，６４と、配線６３とを有する。ビア６１は、電極パッド３６と対向する部分の絶縁層５６を貫通するように配設されている。ビア６１の一方の端部は、電子部品１５に設けられた電極パッド３６（具体的には、接続面３６Ａ）と直接接続されている。ビア６１の他方の端部は、配線６３と一体的に構成されている。これにより、ビア６１は、電極パッド３６と配線６３とを電気的に接続している。
ビア６２は、電極パッド３８と対向する部分の絶縁層５６を貫通するように配設されている。ビア６２の一方の端部は、電極パッド３８（具体的には、接続面３８Ａ）と直接接続されている。ビア６２の他方の端部は、配線６３と一体的に構成されている。これにより、ビア６２は、電極パッド３８と配線６３とを電気的に接続している。
配線６３は、絶縁層５６の面５６Ｂに設けられている。配線６３は、ビア６１，６２の他方の端部と一体的に構成されている。これにより、配線６３は、電子部品１５と電子部品１６とを電気的に接続している。
ビア６４は、配線６３と外部接続用パッド４６との間に位置する部分の絶縁層５７を貫通するように配設されている。ビア６４の一方の端部は、配線６３と接続されており、ビア６４の他方の端部は、外部接続用パッド４６と一体的に構成されている。これにより、ビア６４は、配線６３と外部接続用パッド４６とを電気的に接続している。
上記構成とされた配線パターン５１は、電子部品１５，１６に設けられた電極パッド３６，３８及び外部接続用パッド４６と直接接続されている。配線パターン５１の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５２は、ビア６６，６９と、配線６８とを有する。ビア６６は、電極パッド３５と対向する部分の絶縁層５６を貫通するように配設されている。ビア６６の一方の端部は、電子部品１５に設けられた電極パッド３５（具体的には、接続面３５Ａ）と直接接続されている。ビア６６の他方の端部は、配線６８と一体的に構成されている。これにより、ビア６６は、電極パッド３５と配線６８とを電気的に接続している。
配線６８は、絶縁層５６の面５６Ｂに設けられている。配線６８は、ビア６６の他方の端部と一体的に構成されると共に、導電部材２７の下端と接続されている。これにより、配線６８は、電子部品１５と導電部材２７とを電気的に接続している。
ビア６９は、配線６８と外部接続用パッド４７との間に位置する部分の絶縁層５７を貫通するように配設されている。ビア６９の一方の端部は、配線６８と接続されており、ビア６９の他方の端部は、外部接続用パッド４７と一体的に構成されている。これにより、ビア６９は、配線６８と外部接続用パッド４７とを電気的に接続している。
上記構成とされた配線パターン５２は、電子部品１５に設けられた電極パッド３５、導電部材２７、及び外部接続用パッド４７と直接接続されている。配線パターン５２の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５３は、ビア７１，７４と、配線７３とを有する。ビア７１は、電極パッド３９と対向する部分の絶縁層５６を貫通するように配設されている。ビア７１の一方の端部は、電子部品１６に設けられた電極パッド３９（具体的には、接続面３９Ａ）と直接接続されている。ビア７１の他方の端部は、配線７３と一体的に構成されている。これにより、ビア７１は、電極パッド３９と配線７３とを電気的に接続している。
配線７３は、絶縁層５６の面５６Ｂに設けられている。配線７３は、ビア７１の他方の端部と一体的に構成されると共に、導電部材２８の下端と接続されている。これにより、配線７３は、電子部品１６と導電部材２８とを電気的に接続している。
ビア７４は、配線７３と外部接続用パッド４８との間に位置する部分の絶縁層５７を貫通するように配設されている。ビア７４の一方の端部は、配線７３と接続されており、ビア７４の他方の端部は、外部接続用パッド４８と一体的に構成されている。これにより、ビア７４は、配線７３と外部接続用パッド４８とを電気的に接続している。
上記構成とされた配線パターン５３は、電子部品１６に設けられた電極パッド３９、導電部材２８、及び外部接続用パッド４８と直接接続されている。配線パターン５３の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５４は、配線７７と、ビア７８とを有する。配線７７は、絶縁層５６の面５６Ｂに設けられている。配線７７は、導電部材２９の下端と接続されている。
ビア７８は、配線７７と外部接続用パッド４９との間に位置する部分の絶縁層５７を貫通するように配設されている。ビア７８の一方の端部は、配線７７と接続されており、ビア７８の他方の端部は、外部接続用パッド４９と一体的に構成されている。これにより、ビア７８は、配線７７と外部接続用パッド４９とを電気的に接続している。
上記構成とされた配線パターン５４は、導電部材２９及び外部接続用パッド４９と直接接続されている。配線パターン５４の材料としては、例えば、Ｃｕを用いることができる。
このように、電子部品１５，１６の背面１５Ｂ，１６Ｂを通過する平面上に配置された面１８Ｂを有し、電子部品１５，１６の周囲に設けられ、電子部品１５，１６の側面１５Ｃ，１６Ｃを封止する封止樹脂１８と、電子部品１５，１６の電極パッド３５，３６，３８，３９、電極パッド形成面１５Ａ，１５Ｂ、及び封止樹脂１８の多層構造体形成面１８Ａに設けられた積層体４５に内設された配線パターン５１〜５３を有する多層配線構造体１９とを設け、電極パッド３５，３６，３８，３９と配線パターン５１〜５３とを直接接続することにより、バンプを用いることなく、電子部品１５，１６と多層配線構造体１９とを電気的に接続することが可能となるので、半導体装置１１の厚さ方向のサイズを小型化することができる。
上記構成とされた多層配線構造体１９の厚さは、電子部品１５，１６の厚さ及び封止樹脂１８の厚さよりも薄くなるように構成されている。電子部品１５，１６の厚さ及び封止樹脂１８の厚さが、例えば、３００μｍの場合、多層配線構造体１９の厚さは、例えば、２０〜８０μｍとすることができる。
ソルダーレジスト層５５は、絶縁層５７の面５７Ｂに設けられている。ソルダーレジスト層５５は、開口部５５Ａ，５５Ｂ，５５Ｃ，５５Ｄを有する。開口部５５Ａは、外部接続用パッド４６の接続面４６Ａを露出するように形成されている。開口部５５Ｂは、外部接続用パッド４７の接続面４７Ａを露出するように形成されている。開口部５５Ｃは、外部接続用パッド４８の接続面４８Ａを露出するように形成されている。開口部５５Ｄは、外部接続用パッド４９の接続面４９Ａを露出するように形成されている。
貫通孔２１〜２３は、電子部品１５，１６の配設領域よりも外側に位置する部分の封止樹脂１８及び絶縁層５６を貫通するように形成されている。貫通孔２１は、配線６８を露出するように形成されている。貫通孔２１に露出された部分の配線６８は、貫通孔２１の底面を構成している。
貫通孔２２は、配線７３を露出するように形成されている。貫通孔２２に露出された部分の配線７３は、貫通孔２２の底面を構成している。貫通孔２３は、配線７７を露出するように形成されている。貫通孔２３に露出された部分の配線７７は、貫通孔２３の底面を構成している。
上記構成とされた貫通孔２１〜２３の直径は、例えば、２００μｍとすることができる。貫通孔２１〜２３の深さは、封止樹脂１８の厚さと絶縁層５６の厚さとを加えた値と略等しい。封止樹脂１８の厚さが３００μｍ、絶縁層５６の厚さが５μｍの場合、貫通孔２１〜２３の深さは、例えば、３０５μｍとすることができる。
導電部材２７は、貫通孔２１に設けられている。導電部材２７の下端は、貫通孔２１に露出された部分の配線６８と接続されている。導電部材２７の上端は、半導体装置１２と電気的に接続された内部接続端子１３と接続されている。これにより、導電部材２７は、電子部品１５及び多層配線構造体１９と半導体装置１２とを電気的に接続している。
導電部材２８は、貫通孔２２に設けられている。導電部材２８の下端は、貫通孔２２に露出された部分の配線７３と接続されている。導電部材２８の上端は、半導体装置１２と電気的に接続された内部接続端子１３と接続されている。これにより、導電部材２８は、電子部品１６及び多層配線構造体１９と半導体装置１２とを電気的に接続している。
導電部材２９は、貫通孔２３に設けられている。導電部材２９の下端は、貫通孔２３に露出された部分の配線７７と接続されている。導電部材２９の上端は、半導体装置１２と電気的に接続された内部接続端子１３と接続されている。これにより、導電部材２９は、多層配線構造体１９と半導体装置１２とを電気的に接続している。
このように、封止樹脂１８及び絶縁層５６を貫通すると共に、配線６８，７３，７７を露出する貫通孔２１〜２３を設け、貫通孔２１〜２３に、配線６８，７３，７７と接続される導電部材２７〜２９を設けることにより、内部接続端子１３を介して、半導体装置１２と導電部材２７〜２９とを電気的に接続することが可能となるため、半導体装置１１上に半導体装置１２を搭載することができる。
導電部材２７〜２９の高さは、封止樹脂１８の厚さと絶縁層５６の厚さとを加えた値よりも小さくするとよい。封止樹脂１８の厚さが３００μｍ、絶縁層５６の厚さが５μｍの場合、導電部材２７〜２９の高さは、例えば、２５５μｍとすることができる。
このように、導電部材２７〜２９の高さを、封止樹脂１８の厚さと絶縁層５６の厚さとを加えた値よりも小さくすることにより、導電部材２７〜２９の上方に凹部８１〜８３を形成することが可能となる。これにより、半導体装置１１に半導体装置１２を搭載する際、半導体装置１１に対する半導体装置１２の位置合わせを精度良く行うことができる。
また、凹部８１〜８３に、半導体装置１２と電気的に接続された内部接続端子１３の一部を収容することが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。内部接続端子１３の直径が３００μｍの場合、凹部８１〜８３の深さは、例えば、５０μｍとすることができる。
導電部材２７〜２９の材料としては、導電性ペーストを用いることができる。導電性ペーストとしては、例えば、はんだやＡｇペースト等を用いることができる。
外部接続端子３２は、外部接続用パッド４６〜４９の接続面４６Ａ，４７Ａ，４８Ａ，４９Ａにそれぞれ１つ設けられている。外部接続端子３２は、電子装置１０をマザーボード等の実装基板（図示せず）に設けられたパッド（図示せず）と接続される端子である。外部接続端子３２としては、例えば、はんだボールを用いることができる。なお、はんだボールの代わりに、金属ポストやピン端子等を外部接続端子３２として用いてもよい。
本実施の形態の半導体装置によれば、電子部品１５，１６の背面１５Ｂ，１６Ｂを通過する平面上に配置された面１８Ｂを有し、電子部品１５，１６の周囲に設けられ、電子部品１５，１６の側面１５Ｃ，１６Ｃを封止する封止樹脂１８と、電子部品１５，１６の電極パッド３５，３６，３８，３９、電極パッド形成面１５Ａ，１５Ｂ、及び封止樹脂１８の多層構造体形成面１８Ａに設けられた積層体４５に内設された配線パターン５１〜５３を有する多層配線構造体１９とを設け、電極パッド３５，３６，３８，３９と配線パターン５１〜５３とを直接接続することにより、バンプを用いることなく、電子部品１５，１６と多層配線構造体１９とを電気的に接続することが可能となるので、半導体装置１１の厚さ方向のサイズを小型化することができる。
また、封止樹脂１８及び絶縁層５６を貫通すると共に、配線６８，７３，７７を露出する貫通孔２１〜２３を設け、貫通孔２１〜２３に、配線６８，７３，７７と接続される導電部材２７〜２９を設けることにより、内部接続端子１３を介して、半導体装置１２と導電部材２７〜２９とを電気的に接続することが可能となるため、半導体装置１１上に半導体装置１２を搭載することができる。
半導体装置１２は、配線基板９１と、電子部品９２と、モールド樹脂９３とを有する。配線基板９１は、基板本体９６と、パッド９７，９８と、配線パターン１０１と、ソルダーレジスト層１０２，１０３とを有する。
基板本体９６は、板状とされている。基板本体９６としては、例えば、複数の絶縁樹脂層（例えば、エポキシ樹脂層）が積層された積層体を用いることができる。
パッド９７は、基板本体９６の上面９６Ａに設けられている。パッド９７は、金属ワイヤ９４（例えば、Ａｕワイヤ）の一方の端部及び配線パターン１０１の上端と接続されている。パッド９７は、金属ワイヤ９４を介して、電子部品９２と電気的に接続されている。パッド９７の材料としては、例えば、Ｃｕを用いることができる。
パッド９８は、基板本体９６の下面９６Ｂに設けられている。パッド９８は、配線パターン１０１の下端及び内部接続端子１３と接続されている。パッド９８は、配線パターン１０１を介して、パッド９７と電気的に接続されると共に、内部接続端子１３を介して、半導体装置１１と電気的に接続されている。パッド９８の材料としては、例えば、Ｃｕを用いることができる。
配線パターン１０１は、基板本体９６を貫通するように、基板本体９６に内設されている。配線パターン１０１は、例えば、複数の配線及びビア（図示せず）により構成することができる。配線パターン１０１の上端は、パッド９７と接続されており、配線パターン１０１の下端は、パッド９８と接続されている。配線パターン１０１の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層１０２は、基板本体９６の上面９６Ａに設けられている。ソルダーレジスト層１０２は、パッド９７の上面を露出する開口部１０２Ａを有する。
ソルダーレジスト層１０３は、基板本体９６の下面９６Ｂに設けられている。ソルダーレジスト層１０３は、パッド９８の下面を露出する開口部１０３Ａを有する。
電子部品９２は、複数の電極パッド１０６を有する。電子部品９２は、電極パッド１０６が形成されていない側の電子部品９２の面９２Ａとソルダーレジスト層１０２の上面とが接触するように、ソルダーレジスト層１０２上に接着されている。電極パッド１０６は、金属ワイヤ９４の他方の端部と接続されている。これにより、電子部品９２は、金属ワイヤ９４を介して、配線基板９１と電気的に接続されている。電子部品９２としては、例えば、グラフィック用の半導体チップを用いることができる。
モールド樹脂９３は、電子部品９２及び金属ワイヤ９４を覆うように、パッド９７の上面及びソルダーレジスト層１０２の上面に設けられている。モールド樹脂９３は、電子部品９２及び金属ワイヤ９４を封止するための樹脂である。モールド樹脂９３の材料としては、例えば、エポキシ樹脂を用いることができる。
内部接続端子１３は、半導体装置１１に設けられた導電部材２７〜２９の上端と半導体装置１２に設けられたパッド９８との間に設けられている。内部接続端子１３は、導電部材２７〜２９のうちのいずれか１つの導電部材の上端及びパッド９８と接続されている。これにより、半導体装置１２は、半導体装置１１と電気的に接続されている。内部接続端子１３としては、例えば、はんだボールを用いることができる。
半導体装置１２が接続される側の半導体装置１１の面（具体的には、同一平面上に配置された電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂ）は、平坦な面とされているため、内部接続端子１３の直径を小さくすることができる。内部接続端子１３の直径は、例えば、３００μｍとすることができる。
本実施の形態の電子装置によれば、同一平面上に配置された電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂと対向するように、半導体装置１２を配置すると共に、半導体装置１１と半導体装置１２との間に配置された内部接続端子１３を介して、半導体装置１１と半導体装置１２とを電気的に接続することにより、内部接続端子１３の直径（具体的には、高さ）を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
また、内部接続端子１３の直径が小さくなることにより、導電部材２７〜２９を狭ピッチで配置することが可能となるため、半導体装置１１，１２間の端子数を増加させることができる。
さらに、導電部材２７〜２９を狭ピッチで配置することにより、半導体装置１１，１２及び電子装置１０の面方向のサイズを小型化することができる。
なお、本実施の形態では、導電部材２７〜２９の高さが、封止樹脂１８の厚さと絶縁層５６の厚さとを加えた値よりも小さい場合を例に挙げて説明したが、導電部材２７〜２９の高さが、封止樹脂１８の厚さと絶縁層５６の厚さとを加えた値と略等しくなるように構成してもよい。また、導電部材２７〜２９の上端が封止樹脂１８の面１８Ｂから突出するように構成してもよい。
図３〜図１８は、本発明の実施の形態に係る電子装置の製造工程を示す図である。図３〜図１８において、本実施の形態の電子装置１０と同一構成部分には同一符号を付す。
図３〜図１８を参照して、本実施の形態の電子装置１０の製造方法について説明する。なお、本実施の形態の電子装置１０の製造方法を説明する中で、本実施の形態の半導体装置１１の製造工程についても説明する。
始めに、図３に示す工程では、支持体１１１の面１１１Ａに接着剤１１２を形成する。支持体１１１としては、例えば例えば、シリコン基板、金属板（例えば、Ｃｕ板）、ガラス板等を用いることができる。支持体１１１の厚さは、例えば、３００μｍとすることができる。接着剤１１２としては、例えば、エポキシ樹脂を用いることができる。この場合、接着剤１１２の厚さは、例えば、２０μｍとすることができる。
次いで、図４に示す工程では、電極パッド形成面１５Ａ，１６Ａ及び電極パッド３５，３６，３８，３９と接着剤１１２の面１１２Ａとが接触するように、接着剤１１２に電子部品１５，１６を貼り付ける。この段階では、電子部品１５，１６は、薄板化されていない。この段階での電子部品１５，１６の厚さは、例えば、５００μｍとすることができる。電子部品１５としては、例えば、ＣＰＵ用の半導体チップを用いることができる。また、電子部品１６としては、例えば、メモリー用の半導体チップを用いることができる。
次いで、図５に示す工程では、接着剤１１２の面１１２Ａ上に、電子部品１５，１６の背面１５Ｂ，１６Ｂ及び側面１５Ｃ，１６Ｃを覆うと共に、多層配線構造体形成面１８Ａを有する封止樹脂１８を形成する。具体的には、封止樹脂１８は、樹脂をポッティングする方法や、トランスファーモールド法により形成することができる。封止樹脂１８の材料としては、例えば、エポキシ樹脂を用いることができる。
この段階の封止樹脂１８の厚さは、先に説明した図２に示す封止樹脂１８の厚さよりも厚い。電子部品１５，１６の厚さが５００μｍの場合、この段階での封止樹脂１８の厚さは、例えば、６００μｍとすることができる。また、この段階では、電子部品１５，１６の背面１５Ｂ，１６Ｂと封止樹脂１８の面１８Ｂは、同一平面上に配置されていない。
次いで、図６に示す工程では、導電部材２７〜２９の形成領域に対応する部分の封止樹脂１８を貫通する開口部１１５〜１１７を形成する。開口部１１５〜１１７は、例えば、ドリルやレーザ加工等により形成することができる。開口部１１５〜１１７の直径は、例えば、２００μｍとすることができる。開口部１１５は、図２で説明した貫通孔２１の一部となる開口部である。開口部１１６は、図２で説明した貫通孔２２の一部となる開口部である。開口部１１７は、図２で説明した貫通孔２３の一部となる開口部である。
なお、図６では、接着剤１１２の面１１２Ａを露出するように、開口部１１５〜１１７を形成した場合を例に挙げて図示したが、封止樹脂１８及び接着剤１１２を貫通するように、開口部１１５〜１１７を形成してもよい。
次いで、図７に示す工程では、図６に示す構造体から支持体１０１及び接着剤１０２を除去する。具体的には、例えば、図６に示す構造体から支持体１０１を剥がすことで、支持体１０１と共に、接着剤１０２を除去する。
次いで、図８に示す工程では、電子部品１５，１６に設けられた電極パッド形成面１５Ａ，１６Ａ及び電極パッド３５，３６，３８，３９と、封止樹脂１８の多層配線構造体形成面１８Ａとに、開口部１２１〜１２４を有した絶縁層５６（第１の絶縁層）を形成する。
具体的には、例えば、電子部品１５，１６に設けられた電極パッド形成面１５Ａ，１６Ａ及び電極パッド３５，３６，３８，３９と、封止樹脂１８の多層配線構造体形成面１８Ａとを覆うように、エポキシ樹脂よりなる樹脂シート（絶縁層５６の母材）を貼り付ける。これにより、開口部１１５〜１１７の下端が樹脂シートにより塞がれる。次いで、例えば、開口部１２１〜１２４の形成領域に対応する部分の樹脂シートをレーザ加工することで、開口部１２１〜１２４を有した絶縁層５６を形成することができる。絶縁層５６の厚さは、例えば、４〜１６μｍとすることができる。
開口部１２１〜１２４は、絶縁層５６を貫通するように形成されている。開口部１２１は、電極パッド３５の接続面３５Ａを露出するように形成する。開口部１２２は、電極パッド３６の接続面３６Ａを露出するように形成する。開口部１２３は、電極パッド３８の接続面３８Ａを露出するように形成する。開口部１２４は、電極パッド３９の接続面３９Ａを露出するように形成する。
次いで、図９に示す工程では、ビア６１，６２，６６，７１及び配線６３，６８，７３，７７を同時に形成する。具体的には、ビア６１，６２，６６，７１及び配線６３，６８，７３，７７は、例えば、セミアディティブ法により形成する。ビア６１，６２，６６，７１及び配線６３，６８，７３，７７の材料としては、例えば、Ｃｕを用いることができる。
ビア６１は、電極パッド３６の接続面３６Ａと直接接続されるように開口部１２２に形成する。ビア６２は、電極パッド３８の接続面３８Ａと直接接続されるように開口部１２３に形成する。配線６３は、ビア６１，６２と一体的に構成されるように、絶縁層５６の面５６Ｂに形成する。
ビア６６は、電極パッド３５の接続面３５Ａと直接接続されるように開口部１２１に形成する。配線６８は、絶縁層５６を介して、開口部１１５と対向すると共に、ビア６６と一体的に構成されるように、絶縁層５６の面５６Ｂに形成する。
ビア７１は、電極パッド３９の接続面３９Ａと直接接続されるように開口部１２４に形成する。配線７３は、絶縁層５６を介して、開口部１１６と対向すると共に、ビア７１と一体的に構成されるように、絶縁層５６の面５６Ｂに形成する。配線７７は、絶縁層５６を介して、開口部１１７と対向するように、絶縁層５６の面５６Ｂに形成する。
このように、電極パッド３５，３６，３８，３９とビア６１，６２，６６，７１とを直接接続することにより、バンプを用いることなく、電子部品１５，１６と多層配線構造体１９とを電気的に接続することが可能となるので、半導体装置１１の厚さ方向のサイズを小型化することができる。
次いで、図１０に示す工程では、配線６３，６８，７３，７７が形成された絶縁層５６の面５６Ｂに、開口部１２６〜１２９を有した絶縁層５７を形成する。これにより、絶縁層５６，５７よりなる積層体４５が形成される。
開口部１２６〜１２９を有した絶縁層５７は、例えば、先に説明した図８に示す工程と同様な処理を行うことで形成する。開口部１２６は、絶縁層５７を貫通すると共に、配線７７の一部を露出するように形成する。開口部１２７は、絶縁層５７を貫通すると共に、配線６８の一部を露出するように形成する。開口部１２８は、絶縁層５７を貫通すると共に、配線６３の一部を露出するように形成する。開口部１２９は、絶縁層５７を貫通すると共に、配線７３の一部を露出するように形成する。絶縁層５７の厚さは、例えば、５〜１５μｍとすることができる。
次いで、ビア６４，６９，７４，７８と、接続部４６Ａ，４７Ａ，４８Ａ，４９Ａを有した外部接続用パッド４６〜４９とを同時に形成する。
具体的には、例えば、先に説明した図９に示す工程と同様な処理を行うことで、ビア６４，６９，７４，７８及び外部接続用パッド４６〜４９を同時に形成する。これにより、積層体４５に内設された配線パターン５１〜５４が形成される。ビア６４，６９，７４，７８及び外部接続用パッド４６〜４９の材料としては、例えば、Ｃｕを用いることができる。
ビア６４は、配線６３と接続されるように開口部１２８に形成する。外部接続用パッド４６は、ビア６４と一体的に構成されるように、絶縁層５７の面５７Ｂに形成する。ビア６９は、配線６８と接続されるように開口部１２７に形成する。外部接続用パッド４７は、ビア６９と一体的に構成されるように、絶縁層５７の面５７Ｂに形成する。
ビア７４は、配線７３と接続されるように開口部１２９に形成する。外部接続用パッド４８は、ビア７４と一体的に構成されるように、絶縁層５７の面５７Ｂに形成する。ビア７８は、配線７７と接続されるように開口部１２６に形成する。外部接続用パッド４９は、ビア７８と一体的に構成されるように、絶縁層５７の面５７Ｂに形成する。
次いで、図１１に示す工程では、絶縁層５７の面５７Ｂに、開口部５５Ａ，５５Ｂ，５５Ｃ，５５Ｄを有したソルダーレジスト層５５を形成する。これにより、積層体４５と、外部接続用パッド４６〜４９と、配線パターン５１〜５４と、ソルダーレジスト層５５とを備えた多層配線構造体１９が形成される。
開口部５５Ａは、接続面４６Ａを露出するように形成する。開口部５５Ｂは、接続面４７Ａを露出するように形成する。開口部５５Ｃは、接続面４８Ａを露出するように形成する。開口部５５Ｄは、接続面４９Ａを露出するように形成する。多層配線構造体１９の厚さは、例えば、２０〜８０μｍとすることができる。
次いで、図１２に示す工程では、電子部品１５，１６の背面１５Ｂ，１６Ｂと封止樹脂１８の面１８Ｂとが略面一となるように、封止樹脂１８及び電子部品１５，１６を研削（例えば、バックサイドグラインダを用いた研削）することで、電子部品１５，１６の薄板化を行う。
これにより、電子部品１５，１６及び封止樹脂１８の厚さが薄くなるため、半導体装置１１の厚さ方向のサイズを小型化することができる。
また、半導体装置１２と対向する側の半導体装置１１の面（同一平面上に配置された電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂ）を平坦な面にすることにより、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズの小型化を図ることができる。
さらに、内部接続端子１３の直径を小さくすることにより、半導体装置１１と半導体装置１２との間に配置される端子数（内部接続端子１３の数）を増加させることができる。
薄板化後の電子部品１５，１６の厚さ及び研削後の封止樹脂１８の厚さは、多層配線構造体１９の厚さ（例えば、２０〜８０μｍ）よりも厚い。また、薄板化後の電子部品１５，１６の厚さ及び研削後の封止樹脂１８の厚さは、略等しい。薄板化後の電子部品１５，１６の厚さ及び研削後の封止樹脂１８の厚さは、例えば、３００μｍとすることができる。また、この段階での開口部１１５〜１１７の深さは、例えば、３００μｍとすることができる。
次いで、図１３に示す工程では、開口部１１５〜１１７により露出された部分の絶縁層５６に、開口部１３１〜１３３を形成する。開口部１３１は、絶縁層５６を貫通すると共に、配線６８を露出するように形成する。開口部１３２は、絶縁層５６を貫通すると共に、配線７３を露出するように形成する。開口部１３３は、絶縁層５６を貫通すると共に、配線７７を露出するように形成する。
具体的には、開口部１３１〜１３３は、例えば、開口部１１５〜１１７により露出された部分の絶縁層５６をプラズマエッチング又はレーザ加工することで形成する。これにより、開口部１１５，１３１より構成された貫通孔２１と、開口部１１６，１３２より構成された貫通孔２２と、開口部１１７，１３３より構成された貫通孔２３とが形成される。
次いで、図１４に示す工程では、電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂに、貫通孔１３７〜１３９を有した印刷用マスク１３６を配置する。このとき、貫通孔１３７が貫通孔２１を露出し、貫通孔１３８が貫通孔２２を露出し、貫通孔１３９が貫通孔２３を露出するように、印刷用マスク１３６を配置する。
印刷用マスク１３６の材料としては、金属材料（例えば、ステンレス）を用いることができる。印刷用マスク１３６の厚さは、例えば、２００μｍとすることができる。貫通孔１３７〜１３９の直径は、貫通孔２１〜２３の直径と略等しい大きさとされている。貫通孔１３７〜１３９の直径は、例えば、２００μｍとすることができる。
次いで、図１５に示す工程では、印刷法（例えば、スキージ印刷法）により、貫通孔２１〜２３，１３７〜１３９を導電部材２７〜２９の母材となる導電性ペースト１４１で充填する。導電性ペースト１４１としては、例えば、はんだやＡｇペースト等を用いることができる。
次いで、図１６に示す工程では、図１５に示す導電性ペースト１４１をリフロー処理することで、貫通孔２１〜２３に導電部材２７〜２９を形成し、その後、印刷用マスク１３６を除去する。
導電部材２７は、配線６８（配線パターン５２の構成要素のうちの１つ）と接続されている。導電部材２８は、配線７３（配線パターン５３の構成要素のうちの１つ）と接続されている。導電部材２９は、配線７７（配線パターン５４の構成要素のうちの１つ）と接続されている。
このように、封止樹脂１８を貫通する貫通孔２１〜２３に、配線パターン５２〜５４と接続された導電部材２７〜２９を形成することにより、内部接続端子１３を介して、導電部材２７〜２９と半導体装置１２と電気的に接続することが可能となるため、半導体装置１１上に半導体装置１２を搭載することができる。
また、導電性ペースト１４１をリフロー処理することで、図１５に示す導電性ペースト１４１の体積が減少するため、内部接続端子１３と接続される導電部材２７〜２９の接続面２７Ａ，２８Ａ，２９Ａは、封止樹脂１８の面１８Ｂより下方に配置される。これにより、接続面２７Ａ，２８Ａ，２９Ａの上方には、内部接続端子１３の一部を収容する凹部８１〜８３が形成される。
このように、導電部材２７〜２９の接続面２７Ａ，２８Ａ，２９Ａの上方に凹部８１〜８３を形成することにより、半導体装置１１に半導体装置１２を搭載する際、半導体装置１１に対する半導体装置１２の位置合わせを精度良く行うことができる。
また、凹部８１〜８３に、半導体装置１２と電気的に接続された内部接続端子１３の一部を収容することが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
導電部材２７〜２９の高さは、例えば、２５５μｍとすることができる。また、凹部８１〜８３の深さは、例えば、５０μｍとすることができる。
次いで、図１７に示す工程では、周知の手法により、配線基板９１、電子部品９２、及びモールド樹脂９３を備えた半導体装置１２（他の半導体装置）を形成し、その後、半導体装置１２のパッド９８に内部接続端子１３を形成する。
先に説明したように、半導体装置１２が搭載される側の半導体装置１１の面（具体的には、電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂ）は、同一平面上に配置された平坦な面であるため、内部接続端子１３の直径を小さくすることができる。内部接続端子１３の直径は、例えば、３００μｍとすることができる。
次いで、図１８に示す工程では、半導体装置１１に対する半導体装置１２の位置合わせを行った後、半導体装置１２に設けられた内部接続端子１３と導電部材２７〜２９とを接続（接合）させる。これにより、内部接続端子１３を介して、半導体装置１１と半導体装置１２とが電気的に接続され、本実施の形態の電子装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、電極パッド３５，３６，３８，３９とビア６１，６２，６６，７１とを直接接続することにより、バンプを用いることなく、電子部品１５，１６と多層配線構造体１９とを電気的に接続することが可能となるので、半導体装置１１の厚さ方向のサイズを小型化することができる。
また、半導体装置１２と対向する側の半導体装置１１の面（同一平面上に配置された電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂ）を平坦な面にすることにより、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズの小型化を図ることができる。
さらに、封止樹脂１８を貫通する貫通孔２１〜２３に、配線パターン５２〜５４と接続された導電部材２７〜２９を形成することにより、内部接続端子１３を介して、導電部材２７〜２９と半導体装置１２と電気的に接続することが可能となるため、半導体装置１１上に半導体装置１２を搭載することができる。
本実施の形態の電子装置の製造方法によれば、半導体装置１２と対向する側の半導体装置１１の面（同一平面上に配置された電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ｂ）を平坦な面にすることにより、半導体装置１１と半導体装置１２とを電気的に接続する内部接続端子１３の直径を小さくすることが可能となるため、電子装置１０の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子１３の直径を小さくすることにより、半導体装置１１と半導体装置１２との間に配置される端子数（内部接続端子１３の数）を増加させることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 電子装置
１１，１２ 半導体装置
１３ 内部接続端子
１５，１６，９２ 電子部品
１５Ａ，１６Ａ 電極パッド形成面
１５Ｂ，１６Ｂ 背面
１５Ｃ，１６Ｃ 側面
１８ 封止樹脂
１８Ａ 多層配線構造体形成面
１８Ｂ，５６Ａ，５６Ｂ，５７Ａ，５７Ｂ，９２Ａ，１１１Ａ，１１２Ａ 面
１９ 多層配線構造体
２１〜２３，１３７〜１３９ 貫通孔
２７〜２９ 導電部材
３２ 外部接続端子
３５，３６，３８，３９，１０６ 電極パッド
２７Ａ，２８Ａ，２９Ａ，３５Ａ，３６Ａ，３８Ａ，３９Ａ，４６Ａ，４７Ａ，４８Ａ，４９Ａ 接続面
４５ 積層体
４６〜４９ 外部接続用パッド
５１〜５４，１０１ 配線パターン
５５，１０２，１０３ ソルダーレジスト層
５５Ａ，５５Ｂ，５５Ｃ，５５Ｄ，１０２Ａ，１０３Ａ，１１５〜１１７，１２１〜１２４，１２６〜１２９，１３１〜１３３ 開口部
５６，５７ 絶縁層
６１，６２，６４，６６，６９，７１，７４，７８ ビア
６３，６８，７３，７７ 配線
８１〜８３ 凹部
９１ 配線基板
９３ モールド樹脂
９４ 金属ワイヤ
９６ 基板本体
９６Ａ 上面
９６Ｂ 下面
９７，９８ パッド
１１１ 支持体
１１２ 接着剤
１３６ 印刷用マスク
１４１ 導電性ペースト

Claims (5)

  1. 電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品と、
    前記電極パッド形成面を露出する多層構造体形成面と、該多層構造体形成面の反対側に位置すると共に、前記背面を露出する面とを有し、前記電子部品の側面を封止する封止樹脂と、
    前記電極パッド形成面、及び前記多層構造体形成面に設けられ、積層された複数の絶縁層よりなる積層体と、前記電極パッド形成面、及び前記多層構造体形成面と接触する前記積層体の第１の面とは反対側に位置する前記積層体の第２の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッド及び前記外部接続用パッドと直接接続された配線パターンと、を有する多層配線構造体と、を備え、
    前記配線パターンは、複数の前記絶縁層のうち、前記封止樹脂と接触する第１の絶縁層に設けられ、前記第１の絶縁層の第１の面とは反対側に位置する前記第１の絶縁層の第２の面に配置された配線を有し、
    前記封止樹脂及び前記第１の絶縁層を貫通すると共に、前記配線を露出する貫通孔を設け、
    前記貫通孔に、前記配線と接続され、高さが前記封止樹脂の厚さと前記第１の絶縁層の厚さとを加えた値よりも小さくなるように構成された導電部材を設けたことを特徴とする半導体装置。
  2. 前記導電部材は、導電性ペーストよりなることを特徴とする請求項１記載の半導体装置。
  3. 前記多層配線構造体の厚さは、前記封止樹脂の厚さ及び前記電子部品の厚さよりも薄いことを特徴とする請求項１又は２記載の半導体装置。
  4. 請求項１〜３のうち、いずれか１項記載の半導体装置と、
    内部接続端子を介して、前記半導体装置と電気的に接続される他の半導体装置と、を備えたことを特徴とする電子装置。
  5. 電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する電子部品を準備し、前記電子部品の背面及び側面を、前記電極パッド形成面を露出する多層構造体形成面を有する封止樹脂により封止する工程と、
    前記電極パッド形成面、及び前記多層構造体形成面に、積層された複数の絶縁層よりなる積層体と、前記電極パッド形成面、及び前記多層構造体形成面と接触する前記積層体の第１の面とは反対側に位置する前記積層体の第２の面に設けられた外部接続用パッドと、前記積層体に内設され、前記電極パッド及び前記外部接続用パッドと直接接続された配線パターンと、を有する多層配線構造体を形成する工程と、
    前記封止樹脂の前記多層構造体形成面とは反対側の面を研削し、前記電子部品の背面を露出する工程と、を有し、
    前記多層配線構造体を形成する工程は、
    前記封止樹脂と接触する第１の絶縁層の第１の面とは反対側に位置する前記第１の絶縁層の第２の面に配置された配線を有するように前記配線パターンを形成する工程と、
    前記封止樹脂及び前記第１の絶縁層を貫通すると共に、前記配線を露出する貫通孔を設ける工程と、
    前記貫通孔に、前記配線と接続され、高さが前記封止樹脂の厚さと前記第１の絶縁層の厚さとを加えた値よりも小さくなるように構成された導電部材を設ける工程と、を含むことを特徴とする半導体装置の製造方法。
JP2009061271A 2009-03-13 2009-03-13 半導体装置及びその製造方法、電子装置 Expired - Fee Related JP5188426B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009061271A JP5188426B2 (ja) 2009-03-13 2009-03-13 半導体装置及びその製造方法、電子装置
US12/722,769 US8294253B2 (en) 2009-03-13 2010-03-12 Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061271A JP5188426B2 (ja) 2009-03-13 2009-03-13 半導体装置及びその製造方法、電子装置

Publications (3)

Publication Number Publication Date
JP2010219121A JP2010219121A (ja) 2010-09-30
JP2010219121A5 JP2010219121A5 (ja) 2012-03-22
JP5188426B2 true JP5188426B2 (ja) 2013-04-24

Family

ID=42730013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061271A Expired - Fee Related JP5188426B2 (ja) 2009-03-13 2009-03-13 半導体装置及びその製造方法、電子装置

Country Status (2)

Country Link
US (1) US8294253B2 (ja)
JP (1) JP5188426B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728274B2 (en) 2020-02-27 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
JP5734624B2 (ja) * 2010-11-12 2015-06-17 新光電気工業株式会社 半導体パッケージの製造方法
JP5870626B2 (ja) * 2011-11-01 2016-03-01 富士通株式会社 半導体装置及び半導体装置の製造方法
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
CN103681610B (zh) * 2012-09-04 2017-05-10 旺宏电子股份有限公司 芯片叠层结构及其制造方法
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
TWI517269B (zh) * 2013-09-27 2016-01-11 矽品精密工業股份有限公司 層疊式封裝結構及其製法
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR20160047424A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
JP7269755B2 (ja) * 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
JP4135390B2 (ja) * 2002-04-19 2008-08-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP4052955B2 (ja) 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2005005632A (ja) * 2003-06-16 2005-01-06 Sony Corp チップ状電子部品及びその製造方法、並びにその実装構造
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR100905785B1 (ko) * 2007-07-27 2009-07-02 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 웨이퍼 레벨 패키지 및적층 웨이퍼 레벨 패키지의 제조 방법
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
JP5535494B2 (ja) 2009-02-23 2014-07-02 新光電気工業株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728274B2 (en) 2020-02-27 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JP2010219121A (ja) 2010-09-30
US8294253B2 (en) 2012-10-23
US20100230823A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JP5340789B2 (ja) 電子装置及びその製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP5535494B2 (ja) 半導体装置
JP4361826B2 (ja) 半導体装置
JP5372579B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP5280945B2 (ja) 半導体装置及びその製造方法
JP2017212377A (ja) 半導体装置、半導体装置の製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US20170221829A1 (en) Electronic component integrated substrate
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
CN112820713B (zh) 一种金属框架封装基板及其制造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5693763B2 (ja) 半導体装置及びその製造方法
JP2006134914A (ja) 電子部品内蔵モジュール
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
KR20080038719A (ko) 반도체 패키지 및 이의 제조 방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5188426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees