JP2008016819A - パッケージオンパッケージのボトム基板及びその製造方法 - Google Patents

パッケージオンパッケージのボトム基板及びその製造方法 Download PDF

Info

Publication number
JP2008016819A
JP2008016819A JP2007104406A JP2007104406A JP2008016819A JP 2008016819 A JP2008016819 A JP 2008016819A JP 2007104406 A JP2007104406 A JP 2007104406A JP 2007104406 A JP2007104406 A JP 2007104406A JP 2008016819 A JP2008016819 A JP 2008016819A
Authority
JP
Japan
Prior art keywords
package
insulating layer
substrate
solder ball
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007104406A
Other languages
English (en)
Inventor
Jung-Hyun Park
パク、ジュン−ヒュン
Byoung Youl Min
ミン、ビョン−ヨル
Je-Gwang Yoo
ヨー、ジェ−グワン
Myung Sam Kang
カン、ミュン−サム
Hoe Ku Jung
ジュン、ホエ−ク
Ji-Eun Kim
キム、ジ−ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008016819A publication Critical patent/JP2008016819A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】パッケージオンパッケージのボトム基板及びその製造方法を提供する。
【解決手段】ソルダボールによりトップ基板と電気的に繋がるパッケージオンパッケージのボトム基板であって、コア基板１０と、ソルダボールの位置に応じてコア基板１０の表面に形成されるソルダボールパッド１２と、コア基板１０に積層される絶縁層２０と、ソルダボールパッド１２が露出されるように絶縁層２０の一部を除去して形成される貫通ホールと、貫通ホールに充填されてソルダボールと電気的に繋がる金属層２８と、を含むパッケージオンパッケージのボトム基板は、ソルダボールの大きさを増加させなくてもボトム基板に実装されるＩＣの数を増加させることができ、ボトム基板に積層される絶縁層２０の厚みを調節することで、ソルダボールの大きさ及びピッチをさらに小さくすることができ、これによりトップ基板とボトム基板間にさらに多くの信号伝達が可能である。
【選択図】図１

Description

本発明は、パッケージオンパッケージのボトム基板及びその製造方法に関する。
電子産業の発達により電子部品の高機能化、小型化の要求が急増している。このような高性能、高密度への要求に応えるために印刷回路基板にＩＣなどの電子素子を実装して製造される、いわゆる‘パッケージ（ｐａｃｋａｇｅ）基板’を実現するための方案とそれに対する需要が増加しており、パッケージ基板を具現するさまざまな方法のうち、パッケージ基板の上にまたパッケージ基板を積層する、いわゆる‘パッケージオンパッケージ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ、以下ＰＯＰと言う）’が良い代案として浮び上がっている。
また、ＰＯＰにおいても高性能、高密度の要求に応えて基板に一つの電子素子が実装される趨勢から一つの基板に多数の電子素子が重ねて実装される、いわゆる‘スタック（Ｓｔａｃｋ）パッケージ’が登場した。
すなわち、ＰＯＰを具現する過程においては、パッケージ全体の厚みが核心であるが、ＰＯＰをさらに高性能に製作するために、基板に一つのＩＣを実装する状況から２個以上のＩＣの実装への要求が発生して、基板に２個以上のＩＣを実装する場合、パッケージの全体の厚みが増加してＰＯＰを具現することにおいて限界に到逹することになった。
従来のＰＯＰの構造によれば、下側に位置したボトム（ｂｏｔｔｏｍ）基板の表面にＩＣが実装されている。ボトム基板は、一般的な印刷回路基板の製造工法により製造される。上述したように、高密度のために２個以上のＩＣを実装するマルチスタック（ｍｕｌｔｉ-Ｓｔａｃｋ）が要求されるが、従来の製造方法によっては、ＰＯＰの全体の高さを維持しながらボトム基板に実装されるＩＣの数を増やすことは難しい実情である。
これに対して、ＩＣチップの必要である部分を除いた部分を切削して厚みを減らす、いわゆる‘Ｄｉｅ Ｔｈｉｎｎｉｎｇ’工法を適用して上述の問題を解決するために努力しているが、この工法が適用されたＩＣチップを長期間作動する際に発生する機能誤り（Ｆｕｎｃｔｉｏｎ-ｅｒｒｏｒ）が問題になり、かえって基板の厚みを減してＰＯＰの実装能力を向上させマルチスタックを具現するために試みている。
一方、従来のＰＯＰにおいてボトム基板に２個以上のＩＣを積層するためにＩＣをより薄く製造する場合には、取扱（ｈａｎｄｌｉｎｇ）上の問題、または反り（ｗａｒｐａｇｅ）問題などが惹起される。
また、ＩＣを薄くしないで、上部パッケージと下部パッケージとを電気的に連結するソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）の大きさを大きくすることにより、パッケージ間のギャップ（Ｇａｐ）を増加させることができる。しかし、積層されるＩＣの数の増加に応じてソルダボールを大きくすることは、ソルダボールパッドの数及び間隔などにおいて設計上の制約が発生する。
本発明は、ＰＯＰ具現において全体パッケージの厚みの増加なしでボトム基板に２個以上の電子素子を実装することができるようにパッケージ間の間隔を確保することができるＰＯＰのボトム基板及びその製造方法を提供する。
本発明の一実施形態によれば、ソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）によりトップ（ｔｏｐ）基板と電気的に繋がるパッケージオンパッケージ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）のボトム（ｂｏｔｔｏｍ）基板であって、コア基板と、ソルダボールの位置に応じてコア基板の表面に形成されるソルダボールパッドと、コア基板に積層される絶縁層と、ソルダボールパッドが露出されるように絶縁層の一部を除去して形成される貫通ホールと、貫通ホールに充填されてソルダボールと電気的に繋がる金属層と、を含むパッケージオンパッケージのボトム基板が提供される。
パッケージオンパッケージのボトム基板には電子素子が実装されるが、本発明の一実施形態によるボトム基板は、コア基板に形成されて電子素子と電気的に繋がるボンディングパッドと、ボンディングパッドが露出されるように絶縁層の一部を除去して形成されるキャビティ（ｃａｖｉｔｙ）をさらに含むことができる。
このような本発明の一実施形態によればボトム基板を用いてパッケージオンパッケージを製造することができる。すなわち、本発明の別の実施形態によれば、コア基板と、コア基板の表面に形成されるソルダボールパッド及びボンディングパッドと、コア基板に積層される絶縁層と、ソルダボールパッドが露出されるように絶縁層の一部を除去して形成される貫通ホールと、貫通ホールに充填される金属層と、金属層と電気的に繋がるソルダボールと、ボンディングパッドが露出されるように絶縁層の一部を除去して形成されるキャビティと、キャビティに実装されてボンディングパッドと電気的に繋がる電子素子と、電子素子をカバーするようにコア基板と結合されて、ソルダボールと電気的に繋がるトップ基板と、を含むパッケージオンパッケージが提供される。
絶縁層は、露光、現像の可能な感光性物質を含むフォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）をコア基板に積層し、熱を加えて硬化させることで形成されることが好ましい。
このような一般的であり具体的な実施形態が、システム、方法、 コンピュータプログラム、またはこれらの組合を用いて実施されることができる。
すなわち、本発明の別の実施形態によれば、ソルダボールによりトップ基板と電気的に繋がるパッケージオンパッケージのボトム基板を製造する方法であって、（ａ）ソルダボールの位置に応じてコア基板の表面にソルダボールパッドを形成する段階と、（ｂ）コア基板に絶縁層を積層する段階と、（ｃ）ソルダボールパッドが露出されるように絶縁層の一部を除去して貫通ホールを形成する段階と、及び（ｄ）貫通ホールに金属層を充填する段階と、を含むパッケージオンパッケージのボトム基板の製造方法が提供される。
ボトム基板には電子素子が実装されるが、段階（ａ）は、（ａ１）コア基板の表面に電子素子と電気的に繋がるボンディングパッドを形成する段階を含み、段階（ｃ）は、（ｃ１）ボンディングパッドが露出されるように絶縁層の一部を除去してキャビティを形成する段階を含むことができる。
このような本発明の別の実施形態によるボトム基板の製造方法は、パッケージオンパッケージを製造方法に適用することができる。すなわち、本発明の別の実施形態によれば、（ａ）コア基板の表面にソルダボールパッドとボンディングパッドを形成する段階と、（ｂ）コア基板に絶縁層を積層する段階と、（ｃ）ソルダボールパッドが露出されるように絶縁層の一部を除去して貫通ホールを形成し、ボンディングパッドが露出されるように絶縁層の一部を除去してキャビティを形成する段階と、（ｄ）貫通ホールに金属層を充填する段階と、（ｅ）ボンディングパッドと電気的に繋がるようにキャビティに電子素子を実装する段階と、（ｆ）金属層にソルダボールを結合する段階と、及び（ｇ）電子素子をカバーしながらソルダボールと電気的に繋がるようにコア基板にトップ基板を結合する段階と、を含むパッケージオンパッケージの製造方法が提供される。
段階（ａ）は、コア基板の表面にソルダレジストを塗布する段階をさらに含むことができる。
絶縁層はフォトレジストを含み、段階（ｃ）は絶縁層を選択的に露光及び現像する段階を含むことができる。段階（ｃ）と段階（ｄ）の間に、（ｈ）絶縁層に熱を加えて硬化させる段階をさらに含むことができ、段階（ｈ）と段階（ｄ）の間に、キャビティにフォトレジストを塗布する段階をさらに含むことができる。
段階（ｄ）は、ソルダボールパッドに電源を印加してメッキ層を形成することで行われることができ、段階（ｄ）の以後に、キャビティに塗布されたフォトレジストを除去する段階をさらに含むことができる。
上述した以外の別の実施形態、特徴、利点が以下の図面、特許請求の範囲及び発明の詳細な説明より明確になるだろう。
本発明の好ましい実施例によれば、ソルダボールの大きさを増加させなくとも、ボトム基板に実装されるＩＣの数を増加させることができ、ボトム基板に積層される絶縁層の厚みを調節することで、ソルダボールの大きさ及びピッチをより小さくすることができて、これによりトップ基板とボトム基板間にさらに多くの信号伝達が可能になる。
また、ボトム基板に積層される絶縁材であるフォトレジストの厚みを調節することで、パッケージ間の間隔を容易く調節することができ、これによりボトム基板により多い数の電子素子を積層して実装することができる。
以下、本発明によるパッケージオンパッケージのボトム基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるかまたは対応する構成要素は同一な図面番号を付与し、これに対する重複される説明は略する。
図１は、本発明の好ましい一実施例によるパッケージオンパッケージのボトム基板を示す断面図である。図１を参照すると、コア基板１０、ソルダボールパッド１２、ボンディングパッド１４、絶縁層２０、キャビティ２４、金属層２８が示されている。
本実施例は、既存の印刷回路基板の製造方法で一層または多層の回路パターン層の形成されたボトム基板のコア基板１０を製作した後、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）を硬化させて形成された絶縁層２０とソルダボールパッド１２部分とをメッキして形成された金属層２８を、パッケージの間に介在させてパッケージ間の間隔（Ｇａｐ）を確保することにより、ボトム基板により多い数の電子素子を実装できるようにしたことを特徴とする。
本実施例によるＰＯＰのボトム基板は、ソルダボールでトップ基板と電気的に繋がるＰＯＰに使用される基板であって、以下では下部パッケージに使用される基板を‘ボトム基板’と言い、上部パッケージに使用される基板を‘トップ基板’と言って説明するが、‘ボトム基板’及び‘トップ基板’の名称が必ず上部または下部の位置に限定されることではないし、本実施例と同一な構造で製作される範囲内で上部にボトム基板が位置して下部にトップ基板が位置することができるなど、‘ボトム基板’及び‘トップ基板’の名称が位置に限定されることではない。
本実施例によるボトム基板は、トップ基板との間隔をより大きく確保するために、コア基板１０に絶縁層２０を積層して形成される。絶縁層２０は、ボトム基板に実装される電子素子の高さをカバーできる程度の厚みで積層される。上述したように、ボトム基板に実装される電子素子の高さをソルダボールの大きさだけでカバーすると、実装される電子素子の数が増加することによりソルダボールの大きさもともに増加されて設計上の制約が大きくなる。
本実施例によれば、パッケージ間の電気的連結のためのソルダボールが絶縁層２０に結合されるので、ソルダボールの位置に応じてコア基板１０の表面に形成されたソルダボールパッド１２は、積層された絶縁層２０の該当部分を除去して貫通ホールを形成することにより露出される。貫通ホールには、後述のように、メッキを介して金属層２８が充填されることでソルダボールとの電気的連結が具現される。
一方、ボトム基板には、電子素子を実装するために電子素子と電気的に繋がるボンディングパッド１４が形成される。上述のソルダボールパッド１２及びボンディングパッド１４は、別途の工程によりそれぞれ形成されることができ、コア基板１０に回路パターンを形成する過程中での回路パターンの一部として形成されることもできる。
電子素子を実装するためには、コア基板１０に積層された絶縁層２０での電子素子が実装される部分、すなわち、ボンディングパッド１４の形成された部分が露出されるように絶縁層２０の該当部分を除去してキャビティ（ｃａｖｉｔｙ）２４を形成する。ボトム基板上に電子素子を実装し、ソルダボールを用いてトップ基板と電気的に連結することに比して、絶縁層２０にキャビティ２４を形成して電子素子を実装すれば、絶縁層２０の厚み程度、すなわち、キャビティ２４の深み程度の空間がさらに確保されるので、より多い数の電子素子を実装することができる。これでソルダボールの大きさを増加させなくとも絶縁層２０の厚みを調節することでボトム基板とトップ基板との間隔を充分に確保することができる。
絶縁層２０は、コア基板１０に積層された後、ソルダボールパッド１２及びボンディングパッド１４部分を選択的に除去できなくてはならないので、露光、現像、エッチング工程が適用されることができる感光性物質を含むことが良い。一方、必要な部分が選択的に除去された後の絶縁層２０は、以後のエッチング工程で除去されないようにその性質が変わることのできる材質を含むことが良い。例えば、絶縁層２０の材料として、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）をコア基板１０に積層した場合、露光、現像及びエッチングを介して貫通ホール及びキャビティ２４を形成した後、赤外線または熱を加えて絶縁層２０が硬化されるようにして以後のエッチング工程により絶縁層２０が除去されないようにすることができる。
露光、現像が可能であり、硬化される絶縁材として使用されることができる材料は、一般的に使用される絶縁材である‘ＦＲ-４’、‘ＢＴ ｒｅｓｉｎ’などのような材料が用いられるし、以外にも下記の（化１）のような２重結合構造を有する材料が使用されることができる。
図２は、本発明の好ましい一実施例によるパッケージオンパッケージのボトム基板の製造方法を示す順序図であり、図３は、本発明の好ましい一実施例によるパッケージオンパッケージのボトム基板の製造工程を示す流れ図である。図３を参照すると、コア基板１０、ソルダボールパッド１２、ボンディングパッド１４、絶縁層２０、貫通ホール２２、キャビティ２４、フォトレジスト２６、金属層２８が示されている。
本実施例によりソルダボールでトップ基板と電気的に繋がるＰＯＰのボトム基板を製造するためには、段階１００で、図３の（ａ）のようにコア基板１０の表面にソルダボールパッド１２及びボンディングパッド１４を形成する。ソルダボールパッド１２とボンディングパッド１４は、上述したように、コア基板１０の表面に回路パターンを形成する過程での回路パターンの一部として形成されることができる。
ソルダボールパッド１２は、トップ基板との電気的連結のためのソルダボールが結合される部分であり、ボンディングパッド１４は、ボトム基板に実装される電子素子と電気的に繋がる部分である。ソルダボールパッド１２及びボンディングパッド１４を含む回路パターンが形成された後コア基板１０の表面にソルダレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）を塗布し、基板の表面処理工程を行う。
段階１０２で、図３の（ｂ）のようにコア基板１０に絶縁層２０を積層する。絶縁層２０の材料としては、上述したようにフォトレジストなど露光、現像を介する選択的エッチングが可能であり、硬化されてその性質が変わる材料であれば使用されることができる。
絶縁層２０の積層は、フィルム形象の絶縁材を積層したり、液状の絶縁材を塗布するなどの方法で行われることができる。絶縁層２０は、ＰＯＰでのパッケージとパッケージ、すなわち、ボトム基板とトップ基板間の間隔を維持する役目及びパッケージ間の電気的信号を連結する金属層２８が安定的に形成されるように保護する役目をする。
段階１０４で、図３の（ｃ）のように、ソルダボールパッド１２及びボンディングパッド１４が露出されるように、アートワークフィルム（Ａｒｔ ｗｏｒｋ ｆｉｌｍ）などを用いて、絶縁層２０を選択的に露光、現像、エッチングしてその一部を除去する。これで、ソルダボールパッド１２の形成された部分には貫通ホール２２が、ボンディングパッド１４の形成された部分にはキャビティ２４が形成される。
段階１０６で、絶縁層２０の一部を除去して貫通ホール２２及びキャビティ２４を形成した後には、絶縁層２０に赤外線または熱を加えて絶縁層２０が硬化されるようにする。これは、以後のエッチング工程で絶縁層２０が除去されないようにするためである。
段階１０８で、図３の（ｄ）のように、ボンディングパッド１４が露出されているキャビティ２４の空間にフォトレジスト２６を塗布する。ボンディングパッド１４をフォトレジスト２６に被覆することで、以後メッキ工程でボンディングパッド１４部分に不要なメッキ層が電着されないようレジスト（ｒｅｓｉｓｔ）の役目をすることができる。
段階１１０で、図３の（ｄ）のようにソルダボールパッド１２などのコア基板１０の回路パターンに電源を印加して電気メッキを実施することによりソルダボールパッド１２部分にメッキ層が電着される。これで、絶縁層２０を選択的に除去して形成された貫通ホール２２の内部にメッキ層である金属層２８が充填される。メッキにより電着される金属としては、錫、銅などを使用することができる。このように貫通ホール２２の内部に充填された金属層２８は、コア基板１０のソルダボールパッド１２とソルダボール間の電気的導通を可能にする通路の役目をする。
段階１１２で、図３の（ｆ）のように、ボンディングパッド１４を被覆するために、キャビティ２４部分に塗布されているフォトレジスト２６を剥離して除去することで本実施例によるＰＯＰ用ボトム基板の製造が完了される。これで、キャビティ２４の空間に電子素子が実装されるようにボンディングパッド１４が露出される。
上述したように、熱または赤外線などを用いて絶縁層２０を硬化させたので、キャビティ２４の空間に塗布されていたフォトレジスト２６を除去する過程で硬化された絶縁層２０は剥離されないで残っている。
図４は、本発明の好ましい一実施例によるパッケージオンパッケージの製造方法を示す順序図である。
上述のＰＯＰ用ボトム基板の製造方法は、ＰＯＰ製造工程に適用されることができる。すなわち、上述の実施例に応じてボトム基板を製造した後、電子素子を実装しソルダボールを介在してトップ基板を結合することでマルチスタックＰＯＰを製造することができる。
先ず、段階２００で、コア基板１０の表面にソルダボールパッド１２及びボンディングパッド１４を形成する。ソルダボールパッド１２とボンディングパッド１４は、コア基板１０の表面に回路パターンを形成する過程より回路パターンの一部として形成されることができることは上述のとおりである。ソルダボールパッド１２とボンディングパッド１４を含む回路パターンが形成された後コア基板１０の表面にソルダレジストを塗布し、基板の表面処理工程を行う。
次に、段階２０２で、コア基板１０に絶縁層２０を積層する。絶縁層２０の材料としては、フォトレジストなどの露光、現像を介する選択的エッチングが可能であり、硬化されてその性質が変わる材料であれば使用されることができることは上述のとおりである。絶縁層２０は、ＰＯＰでのパッケージとパッケージ、すなわち、ボトム基板とトップ基板の間の間隔を維持する役目及びパッケージ間の電気的信号を連結する金属層２８が安定的に形成されるように保護する役目をする。
段階２０４で、ソルダボールパッド１２及びボンディングパッド１４が露出されるように、絶縁層２０を選択的に露光、現像、エッチングしてその一部を除去する。これで、ソルダボールパッド１２の形成された部分には貫通ホール２２が、ボンディングパッド１４の形成された部分にはキャビティ２４が形成される。
絶縁層２０の一部を除去して貫通ホール２２及びキャビティ２４を形成した後には、段階２０６で、絶縁層２０に赤外線または熱を加えて絶縁層２０が硬化されるようにする。これは、以後のエッチング工程で絶縁層２０が除去されないようにするためである。
段階２０８で、ボンディングパッド１４が露出されているキャビティ２４の空間にフォトレジスト２６を塗布する。ボンディングパッド１４をフォトレジスト２６で被覆することで、以後メッキ工程でボンディングパッド１４部分に不要なメッキ層が電着されないようにレジストの役目をすることができる。
段階２１０で、ソルダボールパッド１２などのコア基板１０の回路パターンに電源を印加し、電気メッキを実施してソルダボールパッド１２部分にメッキ層が電着されるようにする。これで、絶縁層２０を選択的に除去して形成された貫通ホール２２の内部にメッキ層である金属層２８が充填される。貫通ホール２２の内部に充填された金属層２８は、コア基板１０のソルダボールパッド１２とソルダボールとの電気的導通を可能にする通路の役目をする。
段階２１２で、ボンディングパッド１４を被覆するためにキャビティ２４部分に塗布されているフォトレジスト２６を剥離して除去することでボトム基板を製造する。これでキャビティ２４の空間に電子素子が実装されることができるようにボンディングパッド１４が露出される。絶縁層２０は、熱または赤外線を加えて硬化させたので、キャビティ２４の空間に塗布されていたフォトレジスト２６を除去する過程で硬化された絶縁層２０は剥離されないで残る。
段階２１４で、電子素子がボンディングパッド１４と電気的に繋がるようにキャビティ２４に電子素子を実装し、段階２１６で、貫通ホール２２に充填された金属層２８にソルダボールを結合した後、段階２１８で、ソルダボールと電気的に繋がるようにトップ基板を積層する。トップ基板にも電子素子が実装されることができるし、こうして、ボトム基板に電子素子が実装されたパッケージに、トップ基板に電子素子が実装されたパッケージが積層されてＰＯＰの製造が完了される。
図５は、本発明の好ましい一実施例によるパッケージオンパッケージを示す断面図である。図５を参照すると、コア基板１０、ソルダボールパッド１２、ボンディングパッド１４、絶縁層２０、金属層２８、ソルダボール３０、電子素子３２、ボトム基板４０、トップ基板５０が示されている。
上述のＰＯＰ製造方法により製造されたＰＯＰは、ボトム基板４０に絶縁層２０が積層されて貫通ホール２２及びキャビティ２４が形成されることで、ソルダボール３０の大きさを増加させなくともパッケージ間の間隔を充分に確保してマルチスタックを具現することができる構造で形成される。
すなわち、本実施例によるＰＯＰは、図１で説明したボトム基板４０のキャビティ２４に電子素子３２を実装してボンディングパッド１４と電気的に繋がるようにし、貫通ホール２２に充填された金属層２８にソルダボール３０を結合した後、電子素子３２が実装されたトップ基板５０を積層してソルダボール３０と電気的に連結させた構造で形成される。
ボトム基板４０は、上述したように、コア基板１０の表面にソルダボールパッド１２及びボンディングパッド１４を含む回路パターンを形成し、絶縁層２０を積層した後、ソルダボールパッド１２とボンディングパッド１４が露出されるように絶縁層２０の一部を除去して貫通ホール２２及びキャビティ２４を形成し、貫通ホール２２にメッキ層を充填してソルダボール３０とソルダボールパッド１２との間の電気的通路を具現した構造で形成される。
ＰＯＰのパッケージ間、すなわち、ボトム基板４０とトップ基板５０との間の間隔を確保するための絶縁層２０は、貫通ホール２２とキャビティ２４を形成するために選択的な除去が可能であり、キャビティ２４に塗布されたフォトレジスト２６を除去する過程で除去されない材質を使用することが良い。
例えば、本実施例による絶縁層２０として、フォトレジストをコア基板１０に積層した場合には、露光、現像及びエッチングを介して貫通ホール２２及びキャビティ２４を形成した後、熱または赤外線などを加えて硬化させることで、以後のエッチング工程で除去されないようにすることができる。
上述した実施例の以外の多くの実施例が本発明の特許請求の範囲内に存在する。
本発明の好ましい一実施例によるパッケージオンパッケージのボトム基板を示す断面図である。 本発明の好ましい一実施例によるパッケージオンパッケージのボトム基板の製造方法を示す順序図である。 本発明の好ましい一実施例によるパッケージオンパッケージのボトム基板の製造工程を示す流れ図である。 本発明の好ましい一実施例によるパッケージオンパッケージの製造方法を示す順序図である。 本発明の好ましい一実施例によるパッケージオンパッケージを示す断面図である。
符号の説明
１０ コア基板
１２ ソルダボールパッド
１４ ボンディングパッド
２０ 絶縁層
２２ 貫通ホール
２４ キャビティ
２６ フォトレジスト
２８ 金属層
３０ ソルダボール
３２ 電子素子
４０ ボトム基板
５０ トップ基板

Claims (20)

  1. ソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）によりトップ（ｔｏｐ）基板と電気的に繋がるパッケージオンパッケージ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）のボトム（ｂｏｔｔｏｍ）基板であって、
    コア基板と、
    前記ソルダボールの位置に応じて前記コア基板の表面に形成されるソルダボールパッドと、
    前記コア基板に積層される絶縁層と、
    前記ソルダボールパッドが露出されるように前記絶縁層の一部を除去して形成される貫通ホールと、
    前記貫通ホールに充填されて前記ソルダボールと電気的に繋がる金属層と、
    を含むパッケージオンパッケージのボトム基板。
  2. 前記絶縁層は、前記コア基板にフォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）を積層し、熱を加えて硬化させることで形成されることを特徴とする請求項１に記載のパッケージオンパッケージのボトム基板。
  3. 前記ボトム基板には電子素子が実装され、
    前記コア基板に形成されて、前記電子素子と電気的に繋がるボンディングパッドと、
    前記ボンディングパッドが露出されるように前記絶縁層の一部を除去して形成されるキャビティ（ｃａｖｉｔｙ）と、
    をさらに含む請求項１に記載のパッケージオンパッケージのボトム基板。
  4. コア基板と、
    前記コア基板の表面に形成されるソルダボールパッド及びボンディングパッドと、
    前記コア基板に積層される絶縁層と、
    前記ソルダボールパッドが露出されるように前記絶縁層の一部を除去して形成される貫通ホールと、
    前記貫通ホールに充填される金属層と、
    前記金属層に電気的に繋がるソルダボールと、
    前記ボンディングパッドが露出されるように前記絶縁層の一部を除去して形成されるキャビティと、
    前記キャビティに実装されて、前記ボンディングパッドと電気的に繋がる電子素子と、
    前記電子素子をカバーするように前記コア基板に結合されて、前記ソルダボールと電気的に繋がるトップ基板と、
    を含むパッケージオンパッケージ。
  5. 前記絶縁層は、前記コア基板にフォトレジストを積層し、熱を加えて硬化させることで形成されることを特徴とする請求項４に記載のパッケージオンパッケージ。
  6. ソルダボールによりトップ基板と電気的に繋がるパッケージオンパッケージのボトム基板を製造する方法であって、
    （ａ）前記ソルダボールの位置に応じてコア基板の表面にソルダボールパッドを形成する段階と、
    （ｂ）前記コア基板に絶縁層を積層する段階と、
    （ｃ）前記ソルダボールパッドが露出されるように前記絶縁層の一部を除去して貫通ホールを形成する段階と、及び
    （ｄ）前記貫通ホールに金属層を充填する段階と、
    を含むパッケージオンパッケージのボトム基板の製造方法。
  7. 前記段階（ａ）は、前記コア基板の表面にソルダレジストを塗布する段階をさらに含むことを特徴とする請求項６に記載のパッケージオンパッケージのボトム基板の製造方法。
  8. 前記ボトム基板には、電子素子が実装されて、
    前記段階（ａ）は、
    （ａ１）前記コア基板の表面に前記電子素子と電気的に繋がるボンディングパッドを形成する段階を含み、前記段階（ｃ）は、
    （ｃ１）前記ボンディングパッドが露出されるように前記絶縁層の一部を除去してキャビティを形成する段階を含むことを特徴とする請求項６に記載のパッケージオンパッケージのボトム基板の製造方法。
  9. 前記絶縁層はフォトレジストを含み、前記段階（ｃ）は前記絶縁層を選択的に露光及び現像する段階を含むことを特徴とする請求項８に記載のパッケージオンパッケージのボトム基板の製造方法。
  10. 前記段階（ｃ）と前記段階（ｄ）の間に、
    （ｈ）前記絶縁層に熱を加えて硬化させる段階をさらに含む請求項９に記載のパッケージオンパッケージのボトム基板の製造方法。
  11. 前記段階（ｈ）と前記段階（ｄ）の間に、前記キャビティにフォトレジストを塗布する段階をさらに含む請求項１０に記載のパッケージオンパッケージのボトム基板の製造方法。
  12. 前記段階（ｄ）は、前記ソルダボールパッドに電源を印加してメッキ層を形成することで行われることを特徴とする請求項１１に記載のパッケージオンパッケージのボトム基板の製造方法。
  13. 前記段階（ｄ）の以後に、前記キャビティに塗布されたフォトレジストを除去する段階をさらに含む請求項１２に記載のパッケージオンパッケージのボトム基板の製造方法。
  14. （ａ）コア基板の表面にソルダボールパッドとボンディングパッドとを形成する段階と、
    （ｂ）前記コア基板に絶縁層を積層する段階と、
    （ｃ）前記ソルダボールパッドが露出されるように前記絶縁層の一部を除去して貫通ホールを形成し、前記ボンディングパッドが露出されるように前記絶縁層の一部を除去してキャビティを形成する段階と、
    （ｄ）前記貫通ホールに金属層を充填する段階と、
    （ｅ）前記ボンディングパッドと電気的に繋がるように前記キャビティに電子素子を実装する段階と、
    （ｆ）前記金属層にソルダボールを結合する段階と、及び
    （ｇ）前記電子素子をカバーして前記ソルダボールと電気的に繋がるように前記コア基板にトップ基板を結合する段階と、
    を含むパッケージオンパッケージの製造方法。
  15. 前記段階（ａ）は、前記コア基板の表面にソルダレジストを塗布する段階をさらに含むことを特徴とする請求項１４に記載のパッケージオンパッケージの製造方法。
  16. 前記絶縁層はフォトレジストを含み、前記段階（ｃ）は前記絶縁層を選択的に露光及び現像する段階を含むことを特徴とする請求項１４に記載のパッケージオンパッケージの製造方法。
  17. 前記段階（ｃ）と前記段階（ｄ）の間に、
    （ｈ）前記絶縁層に熱を加えて硬化させる段階をさらに含む請求項１６に記載のパッケージオンパッケージの製造方法。
  18. 前記段階（ｈ）と前記段階（ｄ）の間に、前記キャビティにフォトレジストを塗布する段階をさらに含む請求項１７に記載のパッケージオンパッケージの製造方法。
  19. 前記段階（ｄ）は、前記ソルダボールパッドに電源を印加してメッキ層を形成することで行われることを特徴とする請求項１８に記載のパッケージオンパッケージの製造方法。
  20. 前記段階（ｄ）と前記段階（ｅ）の間に、前記キャビティに塗布されたフォトレジストを除去する段階をさらに含む請求項１９に記載のパッケージオンパッケージの製造方法。
JP2007104406A 2006-07-06 2007-04-12 パッケージオンパッケージのボトム基板及びその製造方法 Pending JP2008016819A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063633A KR100792352B1 (ko) 2006-07-06 2006-07-06 패키지 온 패키지의 바텀기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2008016819A true JP2008016819A (ja) 2008-01-24

Family

ID=38918406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104406A Pending JP2008016819A (ja) 2006-07-06 2007-04-12 パッケージオンパッケージのボトム基板及びその製造方法

Country Status (4)

Country Link
US (2) US20080006942A1 (ja)
JP (1) JP2008016819A (ja)
KR (1) KR100792352B1 (ja)
CN (1) CN100562995C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035865A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板及びその製造方法
WO2010035867A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板とその製造方法
WO2010035864A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
WO2010035866A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板とその製造方法
US8067695B2 (en) 2008-12-12 2011-11-29 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7429799B1 (en) 2005-07-27 2008-09-30 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7652361B1 (en) 2006-03-03 2010-01-26 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
KR101179983B1 (ko) * 2009-02-23 2012-09-07 한미반도체 주식회사 반도체 패키지의 가공을 위한 레이저 빔 조사 궤적 생성방법
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US9496152B2 (en) * 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8460968B2 (en) 2010-09-17 2013-06-11 Stats Chippac Ltd. Integrated circuit packaging system with post and method of manufacture thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US20120159118A1 (en) 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US20140001622A1 (en) 2012-06-27 2014-01-02 Infineon Technologies Ag Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR101462770B1 (ko) 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR102240704B1 (ko) * 2014-07-15 2021-04-15 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR102194722B1 (ko) * 2014-09-17 2020-12-23 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101613525B1 (ko) 2014-10-15 2016-04-20 주식회사 심텍 피오피 타입의 인쇄회로기판 및 그 제조 방법
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR102473416B1 (ko) * 2015-06-18 2022-12-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20170033191A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9773764B2 (en) * 2015-12-22 2017-09-26 Intel Corporation Solid state device miniaturization
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9922895B2 (en) 2016-05-05 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with tilted interface between device die and encapsulating material
US9972590B2 (en) * 2016-07-05 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package having a solder-on-pad structure
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
FR3076659B1 (fr) * 2018-01-05 2020-07-17 Stmicroelectronics (Grenoble 2) Sas Entretoise isolante de reprise de contacts
KR20220019148A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318327A (ja) * 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
KR20080111567A (ko) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
KR20040022063A (ko) * 2002-09-06 2004-03-11 주식회사 유니세미콘 스택 패키지 및 그 제조방법
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US20070187818A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318327A (ja) * 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035865A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板及びその製造方法
WO2010035867A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板とその製造方法
WO2010035864A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
WO2010035866A1 (ja) * 2008-09-29 2010-04-01 日立化成工業株式会社 半導体素子搭載用パッケージ基板とその製造方法
JP2010103519A (ja) * 2008-09-29 2010-05-06 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板とその製造方法
JP2010103517A (ja) * 2008-09-29 2010-05-06 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
KR101143042B1 (ko) 2008-09-29 2012-05-08 히다치 가세고교 가부시끼가이샤 반도체소자 탑재용 패키지 기판과 그 제조방법
KR101168825B1 (ko) * 2008-09-29 2012-07-25 히다치 가세고교 가부시끼가이샤 반도체 소자 탑재용 패키지 기판 및 그 제조방법
KR101201618B1 (ko) 2008-09-29 2012-11-14 히다치 가세고교 가부시끼가이샤 반도체소자 탑재용 패키지 기판과 그 제법 및 반도체 패키지
US8067695B2 (en) 2008-12-12 2011-11-29 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
CN101101898A (zh) 2008-01-09
US20080006942A1 (en) 2008-01-10
KR100792352B1 (ko) 2008-01-08
CN100562995C (zh) 2009-11-25
US20100255634A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
TWI539574B (zh) 具有嵌入式晶粒之半導體封裝體及其製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20080102410A1 (en) Method of manufacturing printed circuit board
US8581421B2 (en) Semiconductor package manufacturing method and semiconductor package
JP2011142286A (ja) 電子部品内蔵型プリント基板およびその製造方法
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP2010258468A (ja) 半導体パッケージ基板の製造方法
US9425066B2 (en) Circuit substrate
JP2007088477A (ja) キャビティを備えた基板の製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2009016378A (ja) 多層配線板及び多層配線板製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法
KR20070079656A (ko) 자외선 경화형 코팅층을 갖는 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005