KR20040022063A - 스택 패키지 및 그 제조방법 - Google Patents

스택 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20040022063A
KR20040022063A KR1020020053891A KR20020053891A KR20040022063A KR 20040022063 A KR20040022063 A KR 20040022063A KR 1020020053891 A KR1020020053891 A KR 1020020053891A KR 20020053891 A KR20020053891 A KR 20020053891A KR 20040022063 A KR20040022063 A KR 20040022063A
Authority
KR
South Korea
Prior art keywords
package
fbga
stacked
input
packages
Prior art date
Application number
KR1020020053891A
Other languages
English (en)
Inventor
차기본
Original Assignee
주식회사 유니세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니세미콘 filed Critical 주식회사 유니세미콘
Priority to KR1020020053891A priority Critical patent/KR20040022063A/ko
Priority to US10/279,977 priority patent/US6924556B2/en
Publication of KR20040022063A publication Critical patent/KR20040022063A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 스택 패키지 및 그 제조방법에 관한 것으로, 기 제작되어 있는 적어도 두 개의 FBGA패키지를 적층하여 구성한 스택 패키지에 있어서, 상기 FBGA패키지가 상면 중앙에 실장되며 그 FBGA패키지와 전기적으로 연결되도록 회로패턴이 형성되고 상기 회로패턴에 전기적으로 연결되도록 관통홀이 형성된 판넬과, 상기 FBGA패키지가 실장된 판넬을 적층하며 그 적층된 FBGA패키지들이 서로 전기적으로 연결되도록 상기 관통홀을 통해 삽입 설치되는 연결핀, 및 상기 적층된 FBGA패키지들의 신호를 외부로 입출력하도록 설치한 입출력단자를 포함하는 것을 특징으로 한다.

Description

스택 패키지 및 그 제조방법{A stack semiconductor package and it's manufacture method}
본 발명은 파인 피치 볼 그리드 어레이 패키지(Fine-Pitch Ball Grid Array Semiconductor Package)를 이용하여 구성한 스택 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다.
특히, 패키지 구조에 있어서 핀 삽입형에서 표면실장형으로 급격히 진행되어 회로기판에 대한 실장밀도를 높여 왔으며, 최근에는 베어 칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 칩 크기 패키지(CSP; Chip Scale Package)가 여러 제조 회사에서 개발되어 있으며 계속적인 연구가 활발히 진행되고 있다.
또한, 용량과 실장밀도의 증가를 위하여 여러 개의 단위 반도체 소자 또는 단위 반도체 칩 패키지를 적층시킨 형태의 스택 패키지가 주목을 받게 되었다.
이러한 스택 패키지는 패키징(packaging)되지 않은 반도체 소자를 여러 개 적층시키는 적층 칩 패키지와는 달리, 개별적으로 조립 공정이 완료된 단위 패키지를 여러 개 적층하여 구성된다.
이러한 스택 패키지에 대한 종래의 예가 도 1과 도 2에 도시되어 있다.
도 1과 도 2에 나타낸 종래의 스택 패키지들은, 파인 피치 볼 그리드 어레이(FBGA; Fine-Pitch Ball Grid Array ; 이하, FBGA라 함)를 이용하여 스택 패키지를 구성한 것으로써, 도 1은 폴리이미드 계열의 필름(Film)을 이용하여 스택 패키지를 구성한 것이고, 도 2는 인쇄회로기판(PCB; printed circuit board)을 이용하여 스택 패키지를 구성한 것이다.
도 1은 종래 스택 패키지의 일 예를 나타낸 도면이다.
도 1에 나타낸 바와 같은 스택 패키지의 구성은, 탑 패키지(12)와, 바텀 패키지(14) 및 상기 탑 패키지(12)와 바텀 패키지(14)의 신호를 연결하는 멀티 레이어 필름(16)으로 이루어지며, 상기 필름(16)의 저면에는 외부로 신호전달을 위한 입출력단자(18; 솔더볼)가 설치된다. 여기서, 상기 탑 패키지(12)와 바텀 패키지(14)는 모두 FBGA패키지로써, 이 FBGA패키지의 구성을 간단하게 설명한다.
상기 FBGA패키지는, 전자회로가 직접되어 있는 반도체칩(1)과, 상기 반도체칩(1)의 신호를 외부로 전달하기 위한 회로기판(2)과, 상기 회로기판(2)과 반도체칩(1)을 전기적으로 연결하는 신호전달수단(3)(와이어)과, 상기 회로기판(2)에 설치된 입출력단자(4)(솔더볼) 및 상기 반도체칩(1)의 외부를 감싸도록 몰딩한 절연물질(5)(수지재, 컴파운드)로 이루어진다.
이와 같이 FBGA를 이용하여 도 1과 같은 스택 패키지를 구성하기 위해서는, 먼저 바텀 패키지(14)를 멀티레이어 필름(16)위에 부착한 다음, 그 바텀 패키지(14)에 구비된 솔더볼(4)이 움직이지 않도록 언더 필(Under Fill)을 실시하여야 한다. 이후, 상기 필름(16)의 양쪽을 바텀 패키지(14)의 윗면에 접착제를 이용하여 부착한 다음, 그 위의 탑 패키지(12)를 탑재하는 것에 의하여 구성한다.
그러나, 이러한 스택 패키지는 상기 폴리이미드 필름(16)과 패키지(12,14)간의 접합 문제로 인한 신뢰성 문제가 발생하였다. 또한, 상기 폴리이미드 필름(16)을 두 개의 조각으로 조립되어야 함으로 조립상 가공이 어려워 제조 원가가 상승하는 단점이 있었다.
도 2은 종래 스택 패키지의 다른 예를 나타낸 도면이다.
도 2에 나타낸 바와 같은 스택 패키지의 구성은, 탑 패키지(22)와, 바텀 패키지(24) 및 상기 탑 패키지(22)와 바텀 패키지(24)의 신호를 연결하는 멀티미디어 댐(DAM)(26)으로 이루어지며, 상기 진다. 여기서, 상기 탑 패키지(22)와 바텀 패키지(24) 역시 FBGA패키지로써, 그 구성은 도 1에서 설명한 것과 동일하다.
이러한 도 2와 같은 스택 패키지를 구성하기 위해서는, 먼저 바텀 패키지(22)를 아래 인쇄회로기판(28)면에 탑재한 후 역시 언더필을 하여 볼이 움직이지 않도록 고정하고, 옆면에서 멀티레이어 댐(Dam)(26)으로 위의 신호와 연결될 수 있도록 형성한다. 그 다음에 또 다른 인쇄회로기판(29)에 실장된 탑 패키지(22)를 탑재하는 것에 의하여 구성한다. 또한, 상기 인쇄회로기판(18)의 저면에는 외부로 신호전달을 위한 입출력단자(28; 솔더볼)가 설치된다.
그러나, 이러한 스택 패키지 역시 상기 인쇄회로기판(28,29)의 추가 비용이 들어감은 물론, 전체적인 패키지의 높이가 높아지는 등의 문제점이 있다. 또한, 탑 패키지(22)와 바텀 패키지(24)와의 사이에 또 다른 인쇄회로기판(28,29)을 열 접착해야 함으로 조립 단가가 올라가는 단점이 있다. 뿐만 아니라, 상기 바텀 패키지(24)의 외면에 멀티레이어 댐(26)을 만들어 부착해야 함으로서 최종적인 스택 패키지의 크기가 커지는 문제점이 있었다.
본 발명의 목적은 FBGA패키지를 이용하여 스택 패키지를 구성할 때 외부에서연결핀을 이용한 삽입 결합에 의해 적층하여 스택 패키지를 구성함으로서 제조가 간단하고 제조원가를 절감할 수 있으며 신호선의 길이가 짧아 전기적 특성이 향상되도록 한 스택 패키지 및 그 제조 방법을 제공하는데 있다.
도 1은 종래의 스택 패키지의 일 예를 나타낸 도면이고,
도 2는 종래의 스택 패키지의 다른 예를 나타낸 도면이고,
도 3은 본 발명에 따른 스택 패키지를 나타낸 도면이고,
도 4는 본 발명에 따른 스택 패키지의 다른 예를 나타낸 도면이고,
도 5a 내지 도 5d는 도 3에 따른 스택 패키지의 제조 공정을 설명하기 위한 도면이고,
도 6a 내지 도 6d는 도 5에 따른 스택 패키지의 제조 공정을 설명하기 위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
32A,32B - FBGA패키지34 - 판넬
34a - 회로패턴34b - 관통홀
36 - 연결핀38 - 입출력단자
상기 목적을 달성하기 위한 본 발명의 구성은, 적어도 두 개의 FBGA패키지를 적층하여 구성한 스택 패키지에 있어서, 상기 FBGA패키지가 상면 중앙에 실장되며 그 FBGA패키지와 전기적으로 연결되도록 회로패턴이 형성되고 상기 회로패턴에 전기적으로 연결되도록 관통홀이 형성된 판넬과, 상기 FBGA패키지가 실장된 판넬을 적층하며 그 적층된 FBGA패키지들이 서로 전기적으로 연결되도록 상기 관통홀을 통해 삽입 설치되는 연결핀, 및 상기 적층된 FBGA패키지들의 신호를 외부로 입출력하도록 설치한 입출력단자를 포함하는 것을 특징으로 한다.
상기 연결핀은 Fe/Ni/Cu합금, 혹은 솔더가 플레이팅 된 경질의 와이어 중에서 선택된 하나 임을 특징으로 한다.
상기 입출력단자는 최하부에 위치되는 판넬의 저면에 솔더볼을 설치한 것을 특징으로 한다.
상기 입출력단자는 최하부에 위치되는 판넬의 저면으로 상기 연결핀을 돌출시키고, 그 돌출된 부분에 솔더 딥핑(solder dipping)한 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 제조방법은, 적어도 두 개의 FBGA패키지를 적층하여 구성한 스택 패키지의 제조방법에 있어서, 상기 FBGA패키지를 상면 중앙부에 실장하며 그 실장된 FBGA패키지와 전기적으로 연결되도록 회로패턴이 형성되고 상기 회로패턴과 전기적으로 연결된 관통홀을 갖는 적어도 두 개의 판넬에 상기 FBGA패키지를 실장하는 단계, 상기 FBGA패키지가 실장된 판넬을 적층하며 솔더가 플레이팅 된 연결핀을 상기 관통홀에 삽입 설치하여 리플로우 하는 것에 의해 적층된 FBGA패키지들이 서로 전기적으로 연결되도록 하는 단계 및, 상기 적층된 FBGA패키지들의 신호를 외부로 입출력하도록 하는 입출력단자를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 입출력단자를 형성하는 단계는, 상기 적층된 판넬 중에서 최하부에 위치된 판넬의 저면에 솔더볼을 리플로우 하여 형성함을 특징으로 한다.
상기 입출력단자를 형성하는 단계는, 상기 연결핀의 하단을 적층된 판넬 중에서 최하부에 위치된 판넬의 저부로 돌출되도록 하고, 그 돌출된 부분에 솔더 딥핑(solder dipping)을 통해 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세하게 설명한다.
도 3은 본 발명에 따른 스택 패키지를 나타낸 도면이고, 도 4는 본 발명에 따른 스택 패키지의 다른 예를 나타낸 도면이고, 도 5a 내지 도 5d는 도 3에 따른 스택 패키지의 제조 공정을 설명하기 위한 도면이고, 도 6a 내지 도 6d는 도 5에 따른 스택 패키지의 제조 공정을 설명하기 위한 도면이다.
도시된 바와 같이 본 발명에 따른 스택 패키지는, 기 제작되어 있는 적어도 두 개 이상의 FBGA패키지(32A,32B)를 적층하여 구성한 것으로, 상기 FBGA패키지(32A,32B)를 적층하기 위한 판넬(34)을 구비하고 있다. 이 판넬(34)은상기 FBGA패키지(32A,32B)가 상면 중앙에 실장되며 그 FBGA패키지(32A,32B)와 전기적으로 연결되도록 회로패턴(34a)이 형성되어 있고, 상기 회로패턴(34a)에 전기적으로 연결되도록 형성된 관통홀(34b)을 갖고 있다.
상기 판넬(34)에 실장된 FBGA패키지(32A,32B)는 상기 관통홀(34b)을 통해 삽입 설치되는 연결핀(36)에 의해 적층됨과 동시에 전기적으로 연결되는 것으로, 상기 FBGA패키지가(32A,32B)가 실장된 판넬(34)을 적층하고, 그 적층된 판넬(34)에 형성되어 있는 관통홀(34B)에 연결핀(36)을 삽입 설치하는 것에 의해 적층함은 물론 전기적으로 연결되도록 한다. 여기서, 상기 연결핀(36)은 Fe/Ni/Cu합금, 혹은 솔더가 플레이팅 된 경질의 와이어 중에서 선택된 어느 하나를 사용함이 좋고, 상기 연결핀(36)의 외주에 플레이팅된 솔더가 리플로우 공정을 통해 관통홀(34B)의 내주면과 접촉되도록 설치된다. 또한, 상기 연결핀(36)의 상단부는 고정체(37)에 의해 고정되어 상기 연결핀(36)들이 일체로 구성되도록 함이 좋다. 이는 상기 연결핀(36)에 의한 작업 공정을 간편화할 수 있다.
또한, 상기와 같이 연결핀(34)과 판넬(32)에 의해 적층된 FBGA패키지(32A,32B)는 외부로 신호를 전달하기 위한 입출력단자(38)가 구비된다. 이 입출력단자(38)는 도 3에 나타낸 바와 같이 상기 적층된 판넬(34) 중에서 최하부에 위치되는 판넬의 저면에 솔더볼(38a)을 설치하여 구성함이 좋다. 또한, 상기 입출력단자(38)는 도 4에 나타낸 바와 같이 상기 적층된 판넬(38) 중에서 최하부에 위치되는 판넬의 저면으로 상기 연결핀(36)을 돌출되도록 하고, 그 돌출된 부분에 솔더 딥핑(solder dipping)(38b) 하는 것에 의해 구성하여도 된다.
이와 같이 구성된 본 발명에 따른 스택 패키지의 제조방법은, 기 제작되어 있는 적어도 두 개의 FBGA패키지(32A,32B)가 제공된다.
이와 같이 제공된 상기 FBGA패키지(32A,32B)를 상면 중앙부에 실장하며 그 실장된 FBGA패키지(32A,32B)와 전기적으로 연결되도록 회로패턴(34a)이 형성되고 상기 회로패턴(34a)과 전기적으로 연결된 관통홀(34b)을 갖는 적어도 두 개의 판넬(34)에 상기 FBGA패키지(32A,32B)를 실장한다.(도 5a, 도 6a)
상기 FBGA패키지(32A,32B)가 실장된 판넬(34)을 적층한다. 이때, 상기 판넬(34)에 형성된 관통홀(34b)들이 동일한 수직선상에 위치하도록 하여 적층하고,(도 5b, 도 6b) 이와 같이 적층된 판넬(34)의 관통홀(34b)을 통해 솔더가 플레이팅 된 연결핀(36)을 상기 관통홀(34b)에 삽입 설치하여 리플로우 하는 것에 의해 적층된 FBGA패키지(32A,32B)들이 서로 전기적으로 연결되도록 한다.(도 5c, 도 6c)
상기 적층된 FBGA패키지(32A,32B)들의 신호를 외부로 전달하여 입출력하도록 하는 입출력단자(38)를 형성한다.(도 5d, 도 6d) 여기서, 상기 입출력단자(38)는 도 5d에 나나낸 바와 같이 상기 적층된 판넬(34) 중에서 최하부에 위치된 판넬의 저면에 솔더볼(38a)을 리플로우 하여 형성함이 좋다. 또한, 상기 입출력단자(38)는 도 6d에 나타낸 바와 같이 상기 연결핀(36)의 하단을 적층된 판넬(34) 중에서 최하부에 위치된 판넬의 저부로 돌출되도록 하고, 그 돌출된 부분에 솔더 딥핑(solder dipping)(38b)을 통해 형성할 수 있다.
이상 설명에서 알 수 있는 바와 같이 본 발명에 따르면, 폴리이미드 필름을 사용하지 않음으로 제조원가를 절감할 수 있는 효과가 있고, 외부에서 솔더링(Soldering)함으로서 제조가 쉬운 장점을 가짐은 물론, 신호선의 길이가 짧아지므로 전기적 특성이 향상되는 효과가 있다. 또한, 외부에서 부착 부분을 육안으로 확인할 수 있기 때문에 검사가 용이한 이점도 있다.

Claims (7)

  1. 적어도 두 개의 FBGA패키지를 적층하여 구성한 스택 패키지에 있어서,
    상기 FBGA패키지가 상면 중앙에 실장되며 그 FBGA패키지와 전기적으로 연결되도록 회로패턴이 형성되고 상기 회로패턴에 전기적으로 연결되도록 관통홀이 형성된 판넬;
    상기 FBGA패키지가 실장된 판넬을 적층하며 그 적층된 FBGA패키지들이 서로 전기적으로 연결되도록 상기 관통홀을 통해 삽입 설치되는 연결핀; 및
    상기 적층된 FBGA패키지들의 신호를 외부로 입출력하도록 설치한 입출력단자를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1항에 있어서, 상기 연결핀은 Fe/Ni/Cu합금, 혹은 솔더가 플레이팅 된 경질의 와이어 중에서 선택된 하나 임을 특징으로 하는 스택 패키지.
  3. 제 1항에 있어서, 상기 입출력단자는 최하부에 위치되는 판넬의 저면에 솔더볼을 설치한 것을 특징으로 하는 스택 패키지.
  4. 제 1항에 있어서, 상기 입출력단자는 최하부에 위치되는 판넬의 저면으로 상기 연결핀을 돌출시키고, 그 돌출된 부분에 솔더 딥핑(solder dipping)한 것을 특징으로 하는 스택 패키지.
  5. 적어도 두 개의 FBGA패키지를 적층하여 구성한 스택 패키지의 제조방법에 있어서,
    상기 FBGA패키지를 상면 중앙부에 실장하며 그 실장된 FBGA패키지와 전기적으로 연결되도록 회로패턴이 형성되고 상기 회로패턴과 전기적으로 연결된 관통홀을 갖는 적어도 두 개의 판넬에 상기 FBGA패키지를 실장하는 단계;
    상기 FBGA패키지가 실장된 판넬을 적층하며 솔더가 플레이팅 된 연결핀을 상기 관통홀에 삽입 설치하여 리플로우 하는 것에 의해 적층된 FBGA패키지들이 서로 전기적으로 연결되도록 하는 단계; 및
    상기 적층된 FBGA패키지들의 신호를 외부로 입출력하도록 하는 입출력단자를 형성하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법.
  6. 제 5항에 있어서, 상기 입출력단자를 형성하는 단계는, 상기 적층된 판넬 중에서 최하부에 위치된 판넬의 저면에 솔더볼을 리플로우 하여 형성함을 특징으로 하는 스택 패키지의 제조방법.
  7. 제 5항에 있어서, 상기 입출력단자를 형성하는 단계는, 상기 연결핀의 하단을 적층된 판넬 중에서 최하부에 위치된 판넬의 저부로 돌출되도록 하고, 그 돌출된 부분에 솔더 딥핑(solder dipping)을 통해 형성함을 특징으로 하는 스택 패키지의 제조방법.
KR1020020053891A 2002-09-06 2002-09-06 스택 패키지 및 그 제조방법 KR20040022063A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020053891A KR20040022063A (ko) 2002-09-06 2002-09-06 스택 패키지 및 그 제조방법
US10/279,977 US6924556B2 (en) 2002-09-06 2002-10-25 Stack package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053891A KR20040022063A (ko) 2002-09-06 2002-09-06 스택 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040022063A true KR20040022063A (ko) 2004-03-11

Family

ID=31987317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053891A KR20040022063A (ko) 2002-09-06 2002-09-06 스택 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US6924556B2 (ko)
KR (1) KR20040022063A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650731B1 (ko) * 2004-12-28 2006-11-27 주식회사 하이닉스반도체 스택 패키지
KR100668847B1 (ko) * 2005-06-27 2007-01-16 주식회사 하이닉스반도체 패키지 스택
KR100680974B1 (ko) * 2005-12-28 2007-02-09 주식회사 하이닉스반도체 스택 패키지 및 스택 패키징 방법
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
KR100897314B1 (ko) * 2001-03-14 2009-05-14 레가시 일렉트로닉스, 인크. 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치
KR20040022063A (ko) 2002-09-06 2004-03-11 주식회사 유니세미콘 스택 패키지 및 그 제조방법
TWI255023B (en) * 2004-10-05 2006-05-11 Via Tech Inc Cavity down stacked multi-chip package
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
US20060255459A1 (en) * 2005-05-11 2006-11-16 Simon Muff Stacked semiconductor memory device
US7781867B2 (en) * 2007-12-28 2010-08-24 Fujitsu Limited Method and system for providing an aligned semiconductor assembly
US9349670B2 (en) * 2014-08-04 2016-05-24 Micron Technology, Inc. Semiconductor die assemblies with heat sink and associated systems and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437433B1 (en) 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6762487B2 (en) 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR20040022063A (ko) 2002-09-06 2004-03-11 주식회사 유니세미콘 스택 패키지 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650731B1 (ko) * 2004-12-28 2006-11-27 주식회사 하이닉스반도체 스택 패키지
KR100668847B1 (ko) * 2005-06-27 2007-01-16 주식회사 하이닉스반도체 패키지 스택
KR100680974B1 (ko) * 2005-12-28 2007-02-09 주식회사 하이닉스반도체 스택 패키지 및 스택 패키징 방법
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법

Also Published As

Publication number Publication date
US6924556B2 (en) 2005-08-02
US20040046005A1 (en) 2004-03-11

Similar Documents

Publication Publication Date Title
US6765288B2 (en) Microelectronic adaptors, assemblies and methods
US6943100B2 (en) Method of fabricating a wiring board utilizing a conductive member having a reduced thickness
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
KR19990025444A (ko) 반도체 기판과 적층형 반도체 패키지 및 그 제조방법
KR20040022063A (ko) 스택 패키지 및 그 제조방법
US7972149B2 (en) Board with connection terminals
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US7498666B2 (en) Stacked integrated circuit
US20080203552A1 (en) Stacked Package and Method of Fabricating the Same
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
CN105742274A (zh) 芯片封装用垂直过渡连接器、基板结构及制作方法
KR100658734B1 (ko) 스택 패키지 및 그 제조방법
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지
KR20000027876A (ko) 초고집적회로 비·엘·피 스택 및 그 제조방법
JP2007012748A (ja) 積層型半導体装置およびその製造方法
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
KR100225236B1 (ko) BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지
JP3194034B2 (ja) 電子部品用パッケージ
JP5593715B2 (ja) パッケージ化半導体装置、パッケージ化半導体装置の製造方法
KR100646489B1 (ko) 반도체 장치 및 그의 제조 방법
KR101185857B1 (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지
KR20100054426A (ko) 리지드핀을 갖는 다층 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051209

Effective date: 20061108