JP2011142286A - 電子部品内蔵型プリント基板およびその製造方法 - Google Patents

電子部品内蔵型プリント基板およびその製造方法 Download PDF

Info

Publication number
JP2011142286A
JP2011142286A JP2010107474A JP2010107474A JP2011142286A JP 2011142286 A JP2011142286 A JP 2011142286A JP 2010107474 A JP2010107474 A JP 2010107474A JP 2010107474 A JP2010107474 A JP 2010107474A JP 2011142286 A JP2011142286 A JP 2011142286A
Authority
JP
Japan
Prior art keywords
electronic component
metal substrate
circuit board
printed circuit
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010107474A
Other languages
English (en)
Other versions
JP5140112B2 (ja
Inventor
Yee Na Shin
ナ シン，イ
Tae Sung Jeong
ション ジョン，テ
Young Ki Lee
キ リ，ヨン
Seung Eun Lee
ウン リ，ション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011142286A publication Critical patent/JP2011142286A/ja
Application granted granted Critical
Publication of JP5140112B2 publication Critical patent/JP5140112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】陽極酸化膜の形成された金属基板を採用することにより、電子部品から発生する熱に対する放熱能力を強化させ、２つの電子部品を２段に配置することにより、全体的な構造的安定性を確保することが可能な、電子部品内蔵型プリント基板およびその製造方法を提供する。
【解決手段】本発明の電子部品内蔵型プリント基板１００は、全面に陽極酸化膜１２０が形成された金属基板１１０、金属基板１１０に形成されたキャビティ１３０の内部に２段に配置された２つの電子部品１４０、金属基板１１０の両面に積層され、キャビティ１３０の内部に配置された電子部品１４０を埋め込ませる絶縁層１５０と、電子部品１４０の接続端子１４５に接続されるビア１６５を含み、絶縁層１５０の露出面に形成された回路層１６０とを含んでなる。
【選択図】図２

Description

本発明は、電子部品内蔵型プリント基板およびその製造方法に関する。
半導体パッケージにおいて、プロファイル減少と多様な機能を要求する市場の傾向に伴い、プリント基板の実現の際にも多様な技術が要求される。
例えば、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージの製造において、ＩＣ部品の電気的導電性端子またはランドは、リフロー可能な半田バンプまたはボールを用いて基板の表面上にダイボンド領域の対応ランドに直接半田付けされる。
この際、電子部品または部品は、基板のトレースを含む電気的導電性経路の階層を介して電子システムの他の素子に機能的に接続され、基板トレースは、一般にシステムのＩＣなどの電子部品の間で伝送される信号を運搬する。
ＦＣＢＧＡの場合、基板の上端のＩＣと下端のキャパシタがそれぞれ表面実装できるが、この場合、基板の厚さだけＩＣとキャパシタとを接続する回路の経路、すなわち接続回路の長さが増加し、インピーダンス値が増加して電気的性能に良くない影響を及ぼす。
また、下端面の一定の面積をチップ実装のために使用するしかないため、例えば、下端の全ての面にボールアレイを所望するユーザの場合には、要求を満足させることができないなど、設計自由度が制限される。
これに対する解決方案として、部品を基板内に挿入して回路の経路を減らす部品内蔵技術が台頭している。
内蔵型ＰＣＢは、既存の基板上にパッケージ形態で実装されている能動／手動電子部品を有機基板内に内蔵することにより、余分表面積の確保による多重機能（ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎｉｎｇ）、信号伝達ラインの最小化による高周波低損失／高効率技術の対応および小型化の期待を満足させることができる、一種の次世代３次元パッケージ技術を形成することができ、新しい形態の高機能パッケージトレンドを生み出すことができる。
図１Ａ〜図１Ｅは、従来の技術に係る電子部品内蔵型プリント基板の製造方法を工程順に示す図である。以下、これらの図を参照して、従来の技術の問題点について説明する。
まず、図１Ａに示すように、電子部品１が配置できる空洞２が設けられ、両面に第１回路パターン１１が備えられた絶縁層３と、絶縁層３の一面に付着しているテープ４とを含む基板本体１０を準備する。
次いで、図１Ｂに示すように、電子部品１を絶縁層３の空洞２内に配置する。この際、電子部品１は、真空吸着方式のヘッダー（図示せず）を用いて空洞２内にフェイスアップ方式で配置され、テープ４によって支持される。
その後、図１Ｃに示すように、空洞２を含む基板本体１０に絶縁材５を積層する。電子部品１の配置された空洞２内に絶縁材５を積層することにより、電子部品１は、絶縁材５に埋め込まれる。
次いで、図１Ｄに示すように、テープ４を除去する。テープ４は、電子部品１が絶縁材５によって基板本体１０に固定される前まで電子部品１を支持する臨時部材なので、絶縁材５が積層された後では除去される。
その次、図１Ｅに示すように、絶縁材５の両面に、ビア６および第２回路パターン７を含む回路層８を形成する。この際、ビア６は、電子部品１の接続端子９と電気的に接続される。
ここで、従来の技術に係る電子部品内蔵型プリント基板は、絶縁素材を用いるので、電子部品から発生する熱に対する放熱能力が低下し、絶縁層を形成する絶縁素材は、相対的に価格が高いので、全体的なプリント基板の製造コストが高くなるという問題点があった。
また、従来の技術に係る電子部品内蔵型プリント基板は、絶縁素材と電子部品間の熱膨張係数の差によりプリント基板に大きい反り（ｗａｒｐａｇｅ）が発生するなど、構造的安定性を確保することが難しいという問題点があった。
そこで、本発明は、上述した従来の技術の問題点を解決するためのもので、その目的とするところは、陽極酸化膜の形成された金属基板を採用することにより、電子部品から発生する熱に対する放熱能力を強化させ、２つの電子部品を２段に配置することにより、全体的な構造的安定性を確保することが可能な、電子部品内蔵型プリント基板およびその製造方法を提供することにある。
上記目的を達成するために、本発明のある観点によれば、全面に陽極酸化膜が形成された金属基板、前記金属基板に形成されたキャビティの内部に２段に配置された２つの電子部品、前記金属基板の両面に積層され、前記キャビティの内部に配置された前記電子部品を埋め込ませる絶縁層と、前記電子部品の接続端子に接続されるビアを含み、前記絶縁層の露出面に形成された回路層とを含んでなる、電子部品内蔵型プリント基板を提供する。
ここで、前記キャビティの厚さ方向を分割するように前記キャビティの内部に形成され、両面が前記２つの電子部品をそれぞれ支持する支持板をさらに含むことが好ましい。
また、前記支持板の両面に塗布され、前記２つの電子部品を固定する接着層をさらに含むことが好ましい。
更に、前記支持板を貫通する少なくとも一つの開口部をさらに含むことが好ましい。
前記支持板は、前記金属基板から延長されて一体に形成されたことが好ましい。
前記金属基板は、２つ備えられて２段に配置され、前記２つの金属基板を互いに接着させる接着層をさらに含むことが好ましい。
また、前記絶縁層および前記金属基板を貫通して前記回路層と導通しているスルーホールをさらに含むことが好ましい。
前記金属基板は、アルミニウムで形成され、前記陽極酸化膜は、アルミナで形成されたことが好ましい。
本発明の好適な実施例に係る電子部品内蔵型プリント基板の製造方法は、（Ａ）金属基板にキャビティを形成した後、陽極酸化工程によって前記金属基板の全面に陽極酸化膜を形成する段階と、（Ｂ）前記キャビティの内部に２つの電子部品を２段に配置する段階と、（Ｃ）前記金属基板の両面に絶縁層を積層することにより、前記キャビティの内部に配置した前記電子部品を埋め込ませる段階と、（Ｄ）前記絶縁層の露出面に、前記電子部品の接続端子に接続されたビアを含む回路層を形成する段階とを含んでなる。
ここで、前記（Ａ）段階で、前記金属基板の両面からエッチング工程によって前記金属基板を除去して前記キャビティを形成するとき、前記金属基板の中心を所定の厚さ残存させて前記キャビティの厚さ方向を分割する支持板を形成することが好ましい。
また、前記（Ｂ）段階で、前記支持板の両面に接着層を塗布して前記２つの電子部品を固定することが好ましい。
更に、前記（Ａ）段階で、前記支持板を形成するとき、前記支持板を貫通する少なくとも一つの開口部を形成することが好ましい。
前記（Ｄ）段階は、前記絶縁層および前記金属基板を貫通して前記回路層と導通するスルーホールを形成する段階をさらに含むことが好ましい。
また、前記（Ａ）段階で、前記金属基板は、アルミニウムで形成され、前記陽極酸化膜は、アルミナで形成されたことが好ましい。
本発明の好適な他の実施例に係る電子部品内蔵型プリント基板の製造方法は、（Ａ）２つの金属基板にキャビティを形成した後、陽極酸化工程によって前記２つの金属基板の全面に陽極酸化膜を形成する段階と、（Ｂ）前記キャビティの内部に電子部品を配置する段階と、（Ｃ）前記２つの金属基板の一面に絶縁層を積層することにより、前記キャビティの内部に配置した前記電子部品を埋め込ませる段階と、（Ｄ）前記絶縁層を積層した前記２つの金属基板を接着層を用いて互いに接着させる段階と、（Ｅ）前記絶縁層の露出面に、前記電子部品の接続端子に接続されたビアを含む回路層を形成する段階とを含んでなる。
ここで、前記（Ｅ）段階は、前記絶縁層および前記金属基板を貫通して前記回路層と導通するスルーホールを形成する段階をさらに含むことが好ましい。
また、前記（Ａ）段階で、前記金属基板は、アルミニウムで形成され、前記陽極酸化膜は、アルミナで形成されたことが好ましい。
本発明によれば、従来の絶縁素材の代わりに金属基板を活用することにより、電子部品から発生する熱に対する放熱能力を強化することができ、製造コストを節減することができるという利点がある。
また、本発明によれば、２つの電子部品を２段に配置することにより、反り方向を相反させることができるため、基板の全体的な構造的安定性を確保することができるという効果がある。
従来の技術に係る電子部品内蔵型プリント基板の製造方法の工程（１）を示す断面図である。 従来の技術に係る電子部品内蔵型プリント基板の製造方法の工程（２）を示す断面図である。 従来の技術に係る電子部品内蔵型プリント基板の製造方法の工程（３）を示す断面図である。 従来の技術に係る電子部品内蔵型プリント基板の製造方法の工程（４）を示す断面図である。 従来の技術に係る電子部品内蔵型プリント基板の製造方法の工程（５）を示す断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法の工程（１）を示す断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法の工程（２）を示す断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法の工程（３）を示す断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法の工程（４）を示す断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法の工程（５）を示す断面図である。 本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法の工程（６）を示す断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法の工程（１）を示す断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法の工程（２）を示す断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法の工程（３）を示す断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法の工程（４）を示す断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法の工程（５）を示す断面図である。 本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法の工程（６）を示す断面図である。
本発明の目的、特定の利点および新規の特徴は、添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。
これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的で辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。
本発明において、各図面の構成要素に参照番号を付加するにおいて、同一の構成要素については、他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
以下、添付図面を参照して、本発明の好適な実施例を詳細に説明する。
図２は、本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の断面図である。
図２に示すように、本実施例に係る電子部品内蔵型プリント基板１００は、全面に陽極酸化膜１２０が形成された金属基板１１０、金属基板１１０に形成されたキャビティ１３０の内部に２段に配置された２つの電子部品１４０、金属基板１１０の両面に積層され、キャビティ１３０の内部に配置された電子部品１４０を埋め込ませる絶縁層１５０、および電子部品１４０の接続端子１４５に接続されるビア１６５を含み、絶縁層１５０の露出面に形成された回路層１６０を含む構成である。
前記金属基板１１０は、電子部品内蔵型プリント基板１００のコア部材の役割を果たすもので、剛性および熱伝導性に優れたアルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）などを用いて形成することができる。また、金属基板１１０と回路パターンなどの短絡を防止するために、金属基板１１０の全面には陽極酸化膜１２０が形成されることが好ましい。ここで、陽極酸化膜１２０は、硫酸などの溶液で金属が陽極として作用するようにして金属表面の酸化作用を促進させることにより生成することができる。
このような過程を陽極酸化工程といい、例えば、金属基板１１０をアルミニウムで形成した場合、陽極酸化工程によって、金属基板１１０の全面に、アルミナ（Ａｌ２Ｏ３）からなる陽極酸化膜１２０を形成することができる。金属基板１１０は、熱伝導性に優れるので、基板の防熱能力を向上させることができ、相対的に剛性が高いので、基板の反りを低減させることができる。
一方、金属基板１１０には、電子部品１４０を配置するキャビティ１３０が形成されなければならないが、キャビティ１３０を形成する方法は、特に限定されないが、ウェットエッチング工程またはドライエッチング工程によって金属基板１１０の所定の部分を除去してキャビティ１３０を形成することが好ましい。また、キャビティ１３０の内部には、２つの電子部品１４０を安定的に支持するための支持板１７０を形成することが好ましい。
支持板１７０は、キャビティ１３０の厚さ方向を分割するようにキャビティ１３０の内部に形成され、両面に２つの電子部品１４０がそれぞれ配置される。ここで、支持板１７０は、エッチングによってキャビティ１３０を形成するとき、金属基板１１０を一部残存させて形成することができる。この場合、前記支持板１７０は、金属基板１１０と一体に形成される。支持板１７０と金属基板１１０とを一体に形成することにより、電子部品１４０から発生する熱は支持板１７０を介して効果的に放出できるという利点がある。
また、支持板１７０の両面には、接着層１８０が塗布されるため、電子部品１４０を支持板１７０に固定することが好ましく、接着層１８０を支持板１７０の両面に均一に塗布するために、支持板１７０を貫通する少なくとも一つの開口部１７５を形成することが好ましい。接着層１８０を用いて電子部品１４０を固定するので、電子部品１４０のポジショニング（ｐｏｓｉｔｉｏｎｉｎｉｇ）工程を安定的且つ効率的に行うことができる。一方、接着層１８０の材質は、特に限定されないが、エポキシ系樹脂にＳｉＯ２をフィラー（ｆｉｌｅｒ）として添加して使用することができる。
前記電子部品１４０は、プリント基板に電気的に接続されて特定の機能を行う部品であって、例えば、半導体素子などの能動素子またはキャパシタなどの手動素子になれる。ここで、電子部品１４０は、絶縁層１５０の露出面に形成された回路層１６０とビア１６５を介して接続されるために、フェイスアップ（ｆａｃｅ−ｕｐ）方式で配置することが好ましい。また、電子部品１４０は、キャビティ１３０の内部に２つが２段に配置されて上下対称構造を形成するので、基板の全体的な安定性を確保することができ、双方向電気的疎通が可能であるという利点がある。
前記絶縁層１５０は、キャビティ１３０の内部に配置された２つの電子部品１４０を埋め込ませる役割を果たすもので、金属基板１１０の両面に半硬化状態で積層されてキャビティ１３０に充填された後、硬化する。ここで、絶縁層１５０は、プリント基板に一般に使用される絶縁素子を用いることができ、例えばＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）またはプリプレグ（ｐｒｅｐｒｅｇ）などを用いることができる。
前記回路層１６０は、絶縁層１５０の露出面に形成され、ビア１６５を介して電子部品１４０の接続端子１４５に接続される。ここで、ビア１６５を含んだ回路層１６０は、通常のＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはサブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ）などによって形成することができる。また、絶縁層１５０および金属基板１１０を貫通して回路層１６０と導通しているスルーホール１９０を形成することにより、上下絶縁層１５０の露出面にそれぞれ形成された２つの回路層１６０を互いに接続することができる。
一方、本実施例に係る電子部品内蔵型プリント基板１００の最外郭には、半田レジスタ層１９３を形成することが好ましいが、半田レジスト層１９３は、耐熱性被覆材料で半田付けするとき、回路層１６０に半田が塗布されないように保護する役割を果たす。また、外部回路との電気的接続のために、半田レジスト層１９３にホール１９５を加工してパッドを露出させることが好ましい。
本実施例に係る電子部品内蔵型プリント基板１００は、金属基板１１０を活用することにより、電子部品１４０から発生する熱を効果的に放出することができ、相対的に剛性が高いので、基板の反り発生を防止することができるという利点がある。また、２つの電子部品１４０を２段に配置して全体的な構造の安定性を確保することができるという効果がある。
図３は、本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の断面図である。
本実施例に係る電子部品内蔵型プリント基板２００と前述した第１実施例に係る電子部品内蔵型プリント基板１００との最も大きい差異点は、金属基板１１０の構造である。よって、本実施例では、金属基板１１０を中心に記述し、第１実施例と重複する内容を省略する。
本実施例に係る金属基板１１０は、２つ備えられて２段に配置される。ここで、２つの金属基板１１０には、それぞれキャビティ１３０と陽極酸化膜１２０が形成される。また、一つの金属基板１１０に一つの電子部品１４０が内蔵されるが、電子部品１４０の上下対称構造を実現するために、２つの電子部品１４０は、互いに対応する位置に配置することが好ましい。
一方、２段に配置された２つの金属基板１１０の間に接着層１８０が備えられることにより、２つの金属基板１１０を互いに固定させることができる。ここで、接着層１８０は、金属基板１１０の間にのみ選択的に備えられなければならないのではなく、図示の如く、キャビティ１３０と電子部品１４０との間にも備えられてもよい。
図４〜図９は、本発明の好適な第１実施例に係る電子部品内蔵型プリント基板の製造方法を工程順に示す断面図である。
図４〜図９に示すように、本実施例に係る電子部品内蔵型プリント基板１００の製造方法は、（Ａ）金属基板１１０にキャビティ１３０を形成した後、陽極酸化工程によって前記金属基板１１０の全面に陽極酸化膜１２０を形成する段階と、（Ｂ）前記キャビティ１３０の内部に２つの電子部品１４０を２段に配置する段階と、（Ｃ）前記金属基板１１０の両面に絶縁層１５０を積層することにより、前記キャビティ１３０の内部に配置した前記電子部品１４０を埋め込ませる段階と、（Ｄ）前記絶縁層１５０の露出面に、前記電子部品１４０の接続端子１４５に接続されたビア１６５を含む回路層１６０を形成する段階とを含んでなる。
まず、図４に示すように、金属基板１１０にキャビティ１３０を形成する段階である。ここで、金属基板１１０は、剛性および熱伝導性に優れたアルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）などを用いることができる。キャビティ１３０を形成する方法は、特に限定されないが、ウェットエッチング工程またはドライエッチング工程によって金属基板１１０の両面から金属基板１１０を除去してキャビティ１３０を形成することができる。この際、金属基板１１０の中心を所定の厚さ残存させてキャビティ１３０の厚さ方向を分割する支持板１７０を形成することができる。支持板１７０は、最終的に電子部品１４０を支持する役割を果たす。また、後述の段階で、支持板１７０の両面には接着層１８０が塗布されるが、接着層１８０を支持板１７０の両面に均一に塗布するために、支持板１７０を貫通する少なくとも一つの開口部１７５を形成することが好ましい。
次いで、図５に示すように、陽極酸化工程によって金属基板１１０の全面に陽極酸化膜１２０を形成する段階である。ここで、陽極酸化膜１２０は、金属基板１１０と回路パターンなどの短絡を防止する役割を果たし、陽極酸化工程によって形成する。例えば、金属基板１１０をアルミニウムで形成した場合、陽極酸化膜１２０はアルミナ（Ａｌ２Ｏ３）で形成される。
次いで、図６に示すように、支持板１７０の両面に接着層１８０を塗布する段階である。ここで、接着層１８０は、後述の段階でキャビティ１３０の内部に配置する電子部品１４０を固定する役割を果たすもので、エポキシ樹脂にＳｉＯ２をフィラーとして添加して使用することができる。
その次、図７に示すように、キャビティ１３０の内部に２つの電子部品１４０を２段に配置する段階である。好ましくは、前述した段階で形成した支持板１７０の両面に２つの電子部品１４０をそれぞれ配置し、支持板１７０に塗布した接着層１８０によって支持板１７０に電子部品１４０を固定する。支持板１７０、および支持板１７０に塗布した接着層１８０を用いるので、電子部品１４０のポジショニング工程を安定的且つ効率的に行うことができる。一方、電子部品１４０は、能動素子または手動素子になれる。電子部品１４０の接続端子１４５をビア１６５を介して回路層１６０と接続させるために、電子部品１４０をフェイスアップ方式で配置することが好ましい。
次いで、図８に示すように、金属基板１１０の両面に絶縁層１５０を積層して電子部品１４０を埋め込ませる段階である。ここで、絶縁層１５０は、半硬化状態で金属基板１１０の両面に積層されてキャビティ１３０に充填された後、硬化する。絶縁層１５０としては、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）またはプリプレグ（ｐｒｅｐｒｅｇ）を含む一般な絶縁素子を用いることができる。
その後、図９に示すように、絶縁層１５０の露出面に、ビア１６５を含む回路層１６０を形成する段階である。ここで、ビア１６５を含む回路層１６０は、通常、（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはサブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ）などによって形成することができる。この際、回路層１６０は、ビア１６５を介して電子部品１４０の接続端子１４５と接続される。また、上下絶縁層１５０の露出面にそれぞれ形成した２つの回路層１６０を接続するために、絶縁層１５０および金属基板１１０を貫通するスルーホール１９０を形成することができる。
一方、プリント基板の最外郭には、半田付けの際に回路層１６０に半田が塗布されることを防止するために、半田レジスト層１９３を形成することができ、外部回路との電気的接続のために、半田レジスト層１９３にホール１９５を加工してパッドを露出させることができる。
図１０〜図１５は、本発明の好適な第２実施例に係る電子部品内蔵型プリント基板の製造方法を工程順に示す図である。
図１０〜図１５に示すように、本実施例に係る電子部品内蔵型プリント基板２００の製造方法は、（Ａ）２つの金属基板１１０にキャビティ１３０を形成した後、陽極酸化工程によって前記２つの金属基板１１０の全面に陽極酸化膜１２０を形成する段階と、（Ｂ）前記キャビティ１３０の内部に電子部品１４０を配置する段階と、（Ｃ）前記２つの金属基板１１０の一面に絶縁層１５０を積層することにより、前記キャビティ１３０の内部に配置した前記電子部品１４０を埋め込ませる段階と、（Ｄ）前記絶縁層１５０を積層した前記２つの金属基板１１０を接着層１８０を用いて互いに接着させる段階と、（Ｅ）前記絶縁層１５０の露出面に、前記電子部品１４０の接続端子１４５に接続されたビア１６５を含む回路層１６０を形成する段階とを含んでなる。
本実施例と前述した第１実施例との最も大きい差異点は、金属基板１１０の構造である。
よって、本実施例では、金属基板１１０を中心に説明し、残りの構成に対しては簡略に説明する。一方、図１０〜図１３では、一つの金属基板１１０を基準として示されているが、これは、２つの金属基板１１０が同一の工程を経るので、一つの金属基板１１０のみを図示し、残りの金属基板１１０を省略したものである。
まず、図１０および図１１に示すように、金属基板１１０にキャビティ１３０を形成した後、金属基板１１０の全面に陽極酸化膜１２０を形成する段階である。ここで、キャビティ１３０は、金属基板１１０をエッチング工程によって除去して貫通させて形成し、陽極酸化膜１２０は、陽極酸化工程によって金属基板１１０の全面に形成する。一方、金属基板１１０をアルミニウムで形成した場合、陽極酸化膜１２０がアルミナ（Ａｌ２Ｏ３）で形成されるのは前述したとおりである。
その後、図１２に示すように、キャビティ１３０の内部に電子部品１４０を配置する段階である。ここで、金属基板１１０の下面には、電子部品１４０を支持するための支持テープ１９１を付着させることができ、電子部品１４０は、支持テープ１９１上にフェイスアップ方式で実装される。
次いで、図１３に示すように、金属基板１１０の上面に絶縁層１５０を積層して電子部品１４０を埋め込ませる段階である。絶縁層１５０をキャビティ１３０の内部に充填して絶縁層１５０で電子部品１４０を固定した後、前述した段階で付着した支持テープ１９１を除去する。
次いで、図１４に示すように、絶縁層１５０を積層した２つの金属基板１１０を、接着層１８０を用いて互いに接着させる段階である。ここで、接着層１８０は、電子部品１４０のみを固定する役割を果たす第１実施例とは異なり、２つの金属基板１１０全体を互いに固定する役割を果たす。但し、接着層１８０は、第１実施例と同様のエポキシ樹脂にＳｉＯ-２をフィラーとして添加して使用することができる。
次に、図１５に示すように、絶縁層１５０の露出面に、ビア１６５を含む回路層１６０を形成する段階である。ここで、回路層１６０は、ビア１６５を介して電子部品１４０の接続端子１４５と接続され、上下絶縁層１５０の露出面にそれぞれ形成した２つの回路層１６０を接続するために、絶縁層１５０と金属基板１１０を貫通するスルーホール１９０を形成することができる。また、プリント基板の最外郭には、半田付けの際に回路層１６０に半田が塗布されることを防止するために、半田レジスト層１９３を形成することができる。
以上、本発明を具体的な実施例によって詳細に説明したが、これらの実施例は、本発明を具体的に説明するためのものに過ぎない。本発明に係る電子部品内蔵型プリント基板およびその製造方法は、これらの実施例に限定されず、本発明の技術的思想内において、当該分野における通常の知識を有する者によって多様な変形および改良が可能である。
本発明の単純な変形ないし変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、特許請求の範囲によって明確になるであろう。
本発明は、部品を基板内に挿入して回路の経路を減らす電子部品内蔵型プリント基板およびその製造方法に適用可能である。
１００、２００ 電子部品内蔵型プリント基板
１１０ 金属基板
１２０ 陽極酸化膜
１３０ キャビティ
１４０ 電子部品
１４５ 接続端子
１５０ 絶縁層
１６０ 回路層
１６５ ビア
１７０ 支持板
１７５ 開口部
１８０ 接着層
１９０ スルーホール
１９１ 支持テープ
１９３ 半田レジスト層
１９５ ホール

Claims (17)

  1. 全面に陽極酸化膜が形成された金属基板と、
    前記金属基板に形成されたキャビティの内部に２段に配置された２つの電子部品と、
    前記金属基板の両面に積層され、前記キャビティの内部に配置された前記電子部品を埋め込ませる絶縁層と、
    前記電子部品の接続端子に接続されるビアを含み、前記絶縁層の露出面に形成された回路層とを含んでなることを特徴とする電子部品内蔵型プリント基板。
  2. 前記キャビティの厚さ方向を分割するように前記キャビティの内部に形成され、両面が前記２つの電子部品をそれぞれ支持する支持板をさらに含むことを特徴とする請求項１に記載の電子部品内蔵型プリント基板。
  3. 前記支持板の両面に塗布され、前記２つの電子部品を固定する接着層をさらに含むことを特徴とする請求項２に記載の電子部品内蔵型プリント基板。
  4. 前記支持板を貫通する少なくとも一つの開口部をさらに含むことを特徴とする請求項２に記載の電子部品内蔵型プリント基板。
  5. 前記支持板が、前記金属基板から延長されて一体に形成されたことを特徴とする請求項２に記載の電子部品内蔵型プリント基板。
  6. 前記金属基板が、２つ備えられて２段に配置され、
    前記２つの金属基板を互いに接着させる接着層をさらに含むことを特徴とする請求項１に記載の電子部品内蔵型プリント基板。
  7. 前記絶縁層および前記金属基板を貫通して前記回路層と導通しているスルーホールをさらに含むことを特徴とする請求項１に記載の電子部品内蔵型プリント基板。
  8. 前記金属基板が、アルミニウムで形成され、前記陽極酸化膜が、アルミナで形成されたことを特徴とする請求項１に記載の電子部品内蔵型プリント基板。
  9. （Ａ）金属基板にキャビティを形成した後、陽極酸化工程によって前記金属基板の全面に陽極酸化膜を形成する段階と、
    （Ｂ）前記キャビティの内部に２つの電子部品を２段に配置する段階と、
    （Ｃ）前記金属基板の両面に絶縁層を積層することにより、前記キャビティの内部に配置した前記電子部品を埋め込ませる段階と、
    （Ｄ）前記絶縁層の露出面に、前記電子部品の接続端子に接続されたビアを含む回路層を形成する段階とを含んでなることを特徴とする電子部品内蔵型プリント基板の製造方法。
  10. 前記（Ａ）段階で、前記金属基板の両面からエッチング工程によって前記金属基板を除去して前記キャビティを形成するとき、前記金属基板の中心を所定の厚さ残存させて前記キャビティの厚さ方向を分割する支持板を形成することを特徴とする請求項９に記載の電子部品内蔵型プリント基板の製造方法。
  11. 前記（Ｂ）段階で、前記支持板の両面に接着層を塗布して前記２つの電子部品を固定することを特徴とする請求項１０に記載の電子部品内蔵型プリント基板の製造方法。
  12. 前記（Ａ）段階で、前記支持板を形成するとき、前記支持板を貫通する少なくとも一つの開口部を形成することを特徴とする請求項１０に記載の電子部品内蔵型プリント基板の製造方法。
  13. 前記（Ｄ）段階が、前記絶縁層および前記金属基板を貫通して前記回路層と導通するスルーホールを形成する段階をさらに含むことを特徴とする請求項９に記載の電子部品内蔵型プリント基板の製造方法。
  14. 前記（Ａ）段階で、前記金属基板が、アルミニウムで形成され、前記陽極酸化膜が、アルミナで形成されたことを特徴とする請求項９に記載の電子部品内蔵型プリント基板の製造方法。
  15. （Ａ）２つの金属基板にキャビティを形成した後、陽極酸化工程によって前記２つの金属基板の全面に陽極酸化膜を形成する段階と、
    （Ｂ）前記キャビティの内部に電子部品を配置する段階と、
    （Ｃ）前記２つの金属基板の一面に絶縁層を積層することにより、前記キャビティの内部に配置した前記電子部品を埋め込ませる段階と、
    （Ｄ）前記絶縁層を積層した前記２つの金属基板を接着層を用いて互いに接着させる段階と、
    （Ｅ）前記絶縁層の露出面に、前記電子部品の接続端子に接続されたビアを含む回路層を形成する段階とを含んでなることを特徴とする電子部品内蔵型プリント基板の製造方法。
  16. 前記（Ｅ）段階が、前記絶縁層および前記金属基板を貫通して前記回路層と導通するスルーホールを形成する段階をさらに含むことを特徴とする請求項１５に記載の電子部品内蔵型プリント基板の製造方法。
  17. 前記（Ａ）段階で、前記金属基板が、アルミニウムで形成され、前記陽極酸化膜が、アルミナで形成されたことを特徴とする請求項１５に記載の電子部品内蔵型プリント基板の製造方法。
JP2010107474A 2010-01-06 2010-05-07 電子部品内蔵型プリント基板およびその製造方法 Expired - Fee Related JP5140112B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0000910 2010-01-06
KR1020100000910A KR101119303B1 (ko) 2010-01-06 2010-01-06 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2011142286A true JP2011142286A (ja) 2011-07-21
JP5140112B2 JP5140112B2 (ja) 2013-02-06

Family

ID=44224592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107474A Expired - Fee Related JP5140112B2 (ja) 2010-01-06 2010-05-07 電子部品内蔵型プリント基板およびその製造方法

Country Status (3)

Country Link
US (1) US20110164391A1 (ja)
JP (1) JP5140112B2 (ja)
KR (1) KR101119303B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
KR101560430B1 (ko) 2011-08-12 2015-10-14 엘지디스플레이 주식회사 표시장치
US20130258623A1 (en) * 2012-03-29 2013-10-03 Unimicron Technology Corporation Package structure having embedded electronic element and fabrication method thereof
KR101976602B1 (ko) * 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
KR102237778B1 (ko) * 2014-01-22 2021-04-09 엘지이노텍 주식회사 임베디드 인쇄회로기판
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
JP2015228455A (ja) * 2014-06-02 2015-12-17 株式会社東芝 半導体装置及びその製造方法
CN104157580B (zh) * 2014-08-12 2017-06-06 上海航天电子通讯设备研究所 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
KR102276513B1 (ko) * 2014-11-10 2021-07-14 삼성전기주식회사 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법
US9875997B2 (en) * 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
GB2535763B (en) * 2015-02-26 2018-08-01 Murata Manufacturing Co An embedded magnetic component device
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR101922874B1 (ko) * 2015-12-21 2018-11-28 삼성전기 주식회사 전자 부품 패키지
CN109413836B (zh) * 2017-08-15 2021-04-20 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
KR102079153B1 (ko) * 2018-04-13 2020-04-07 주식회사 피앤엠테크 임베디드 기판 및 그 제조방법
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
KR20210137275A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN112989745A (zh) * 2021-02-20 2021-06-18 南京工程学院 一种pcb电子元器件优化布置的热设计方法
KR20230090619A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129482A (ja) * 1991-08-27 1993-05-25 Kyocera Corp 電子部品収納用パツケージ
JPH07326708A (ja) * 1994-06-01 1995-12-12 Toppan Printing Co Ltd マルチチップモジュール半導体装置
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2005317903A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
JP2009081193A (ja) * 2007-09-25 2009-04-16 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP2005286273A (ja) * 2004-03-31 2005-10-13 Sohki:Kk 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
KR100733251B1 (ko) * 2005-09-29 2007-06-27 삼성전기주식회사 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US20100289130A1 (en) * 2009-05-12 2010-11-18 Interconnect Portfolio Llc Method and Apparatus for Vertical Stacking of Integrated Circuit Chips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129482A (ja) * 1991-08-27 1993-05-25 Kyocera Corp 電子部品収納用パツケージ
JPH07326708A (ja) * 1994-06-01 1995-12-12 Toppan Printing Co Ltd マルチチップモジュール半導体装置
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2005317903A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
JP2009081193A (ja) * 2007-09-25 2009-04-16 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10264681B2 (en) 2016-06-29 2019-04-16 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and electronic component device

Also Published As

Publication number Publication date
KR101119303B1 (ko) 2012-03-20
US20110164391A1 (en) 2011-07-07
KR20110080599A (ko) 2011-07-13
JP5140112B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP5140112B2 (ja) 電子部品内蔵型プリント基板およびその製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2012134536A (ja) 電子部品内装型プリント基板の製造方法
US20110010932A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
JPH11233678A (ja) Ｉｃパッケージの製造方法
JP2016207957A (ja) 配線基板及び配線基板の製造方法
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2003318327A (ja) プリント配線板および積層パッケージ
JP2012134437A (ja) 電子部品内蔵型プリント基板およびその製造方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2010226075A (ja) 配線板及びその製造方法
US11570905B2 (en) Method of manufacturing component carrier and component carrier
KR101084910B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP5660462B2 (ja) プリント配線板
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
JP2011082471A (ja) 電子部品内装型プリント基板及びその製造方法
JP4779619B2 (ja) 支持板、多層回路配線基板及びそれを用いた半導体パッケージ
KR100858032B1 (ko) 능동 소자 내장형 인쇄회로기판 및 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121116

R150 Certificate of patent or registration of utility model

Ref document number: 5140112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees