KR102237778B1 - 임베디드 인쇄회로기판 - Google Patents

임베디드 인쇄회로기판 Download PDF

Info

Publication number
KR102237778B1
KR102237778B1 KR1020140007905A KR20140007905A KR102237778B1 KR 102237778 B1 KR102237778 B1 KR 102237778B1 KR 1020140007905 A KR1020140007905 A KR 1020140007905A KR 20140007905 A KR20140007905 A KR 20140007905A KR 102237778 B1 KR102237778 B1 KR 102237778B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
thickness
insulating
delete delete
printed circuit
Prior art date
Application number
KR1020140007905A
Other languages
English (en)
Other versions
KR20150087682A (ko
Inventor
김우영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140007905A priority Critical patent/KR102237778B1/ko
Priority to PCT/KR2015/000650 priority patent/WO2015111923A1/ko
Publication of KR20150087682A publication Critical patent/KR20150087682A/ko
Application granted granted Critical
Publication of KR102237778B1 publication Critical patent/KR102237778B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/32—Details
    • F16K1/34—Cutting-off parts, e.g. valve members, seats
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/32—Details
    • F16K1/52—Means for additional adjustment of the rate of flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors

Abstract

본 발명은 임베디드 인쇄회로기판은 절연 기판; 상기 절연 기판의 일면 측에 배치되는 제1 소자; 및 상기 절연 기판의 타면 측에 배치되는 제2 소자;를 포함한다.

Description

임베디드 인쇄회로기판{EMBEDDED PRINTED CIRCUIT SUBSTRATE}
본 발명의 실시예는 임베디드 인쇄회로기판에 관한 것이다.
최근에는 휴대 단말에 다양한 기능이 추가되고 있으며, 그에 따라 휴대 단말에 다양한 센서 소자가 추가되고 있다.
휴대 단말에 포함되는 인쇄회로기판(PCB: Printed Circuit Board)에 센서 소자를 실장 시에는 상기 인쇄회로기판의 제한된 면적으로 인하여 새로운 센서 소자의 추가가 어려운 실정이다.
인쇄회로기판(PCB: Printed Circuit Board)은 전기 절연성 기판에 전도성 재료로 인쇄회로를 인쇄한 것으로, 여러 종류의 많은 소자를 평판 위에 밀집 탑재시키기 위해, 각 소자의 장착 위치를 확정하고, 소자를 연결하는 회로 라인을 평판 표면에 인쇄하여 고정하는 구조로 구성된다.
소자를 내부에 포함하는 임베디드 인쇄회로기판은 절연 기판 내에 캐비티를 형성하고 캐비티 내에 소자를 단층으로 실장하여 구성하였다.
그러나, 종래 기술에 따르면 소자가 캐비티 내에 단층으로 실장되므로 상기 소자와 연결되는 단자가 임베디드 인쇄회로기판의 일면으로만 형성되어, 소자가 배치된 상면에 굴곡(bulge)이 발생하고 상기 소자가 임베디드 인쇄회로기판 내에서 대칭구조를 이루지 못하여 뒤틀림(warpage) 현상이 발생하며, 고집적의 소형화된 설계가 어려운 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 종래의 소자의 두께의 1/2의 두께인 제1, 2 소자를 절연 기판 상에서 상호간에 대응되는 위치에 양면으로 배치하여, 보다 고집적의 소형화된 임베디드 인쇄회로기판을 제공하고, 동일한 두께의 제1, 2 소자를 인쇄회로기판 내에 대칭구조를 이루도록 배치하여 인쇄회로기판에 뒤틀림(warpage) 현상이 발생하거나 제1, 2 소자가 배치된 상면에 굴곡(bulge)이 발생하지 않도록 하고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 임베디드 인쇄회로기판은 절연 기판; 상기 절연 기판의 일면 측에 배치되는 제1 소자; 및 상기 절연 기판의 타면 측에 배치되는 제2 소자;를 포함한다.
본 발명의 다른 일실시예에 따르면, 상기 제1, 2 소자의 두께의 합은 상기 절연 기판의 두께의 1/2 일 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연 기판은 상기 제1 소자가 배치되는 캐비티를 포함하는 제1 절연 기판; 및 상기 제2 소자가 배치되는 캐비티를 포함하는 제2 절연 기판;을 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제1, 2 절연 기판은 동일한 재료로 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연 기판은 상기 제1, 2 절연 기판의 사이에 형성되는 접합층;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제1, 2 절연 기판 및 상기 접합층은 동일한 재료로 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제1, 2 소자의 두께는 30 ㎛ 내지 120 ㎛ 일 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연 기판의 두께는 380 ㎛ 내지 400 ㎛ 일 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연 기판은 유리 섬유와 수지재를 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제1 소자는 상기 절연 기판의 일면 측으로 배치된 단자가 상기 절연 기판의 일면 상의 도전부와 연결되고, 상기 제2 소자는 상기 절연 기판의 타면 측으로 배치된 단자가 상기 절연 기판의 타면 상의 도전부와 연결될 수 있다.
본 발명의 실시예에 따르면, 종래의 소자의 두께의 1/2의 두께인 제1, 2 소자를 절연 기판 상에서 상호간에 대응되는 위치에 양면으로 배치하여, 보다 고집적의 소형화된 임베디드 인쇄회로기판을 제공할 수 있다.
또한, 본 발명의 실시예에 따르면 동일한 두께의 제1, 2 소자를 인쇄회로기판 내에 대칭구조를 이루도록 배치하여 인쇄회로기판에 뒤틀림(warpage) 현상이 발생하거나 제1, 2 소자가 배치된 상면에 굴곡(bulge)이 발생하지 않도록 할 수 있다.
도 1은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 단면도이다.
도 2 내지 도 9는 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 단면도이다.
도 1을 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 구성을 설명하기로 한다.
도 1에 도시된 바와 같이 본 발명의 일실시예에 따른 임베디드 인쇄회로기판은 절연 기판(110), 제1 소자(130) 및 제2 소자(150)를 포함한다.
상기 제1 소자(130)의 두께(a1)와 상기 2 소자(150)의 두께(a2)의 합은 상기 절연 기판(100)의 두께(b)의 1/2로 형성될 수 있으며, 이때 상기 제1 소자(130)와 제2 소자(150)의 두께(a, b)는 각각 종래 기술에 따른 소자의 두께 보다 1/2의 두께로 구성될 수 있다.
그에 따라, 상기 제1 소자(130), 상기 제2 소자(150)와 상기 절연 기판(110)의 각각의 두께는 1: 1: 4의 비율로 구성될 수 있다.
예를 들어, 상기 절연 기판(110)의 두께는 380 ㎛ 내지 400 ㎛로 형성될 수 있으며, 상기 제1 소자(130)와 상기 제2 소자(150)는 30 ㎛ 내지 120 ㎛의 두께(a1, a2)로 구성될 수 있다.
보다 상세하게 설명하면, 본 발명의 일실시예에 따르면 하나의 절연 기판(110)의 일면 및 타면 측에 각각 제1 소자(130)와 제2 소자(150)를 배치하되, 상기 제1, 2 소자(130, 150)를 각각 종래 기술에 따른 소자의 두께 보다 1/2의 두께로 구성하고, 상기 제1, 2 소자(130, 150)를 절연 기판(110) 상에서 상호간에 대응되는 위치에 양면으로 배치함으로써, 종래기술이 인쇄회로기판의 한쪽 면 측에만 소자를 배치하는데 반하여, 보다 고집적의 소형화된 임베디드 인쇄회로기판을 제공할 수 있다.
한편, 본 발명의 일실시예에 따르면 상기 제1 소자(130)의 두께(a1)와 상기 2 소자(150)의 두께(a2)가 동일하게 구성함으로써 인쇄회로기판이 대칭구조를 이루도록 하여, 인쇄회로기판에 뒤틀림(warpage) 현상이 발생하거나 상기 제1 소자(130) 또는 제2 소자(150)가 배치된 절연 기판(110)의 상면에 굴곡(bulge)이 발생하지 않도록 한다.
이후부터는 상기와 같이 구성된 임베디드 인쇄회로기판의 구성을 보다 상세하게 설명하기로 한다.
본 발명의 일실시예에 따른 상기 임베디드 인쇄회로기판의 절연 기판(110)은 제1 절연 기판(121)과 제2 절연 기판(141)을 포함할 수 있다.
상기 제1 절연 기판(121)은 캐비티(125)를 포함하고, 상기 캐비티(125) 내에는 제1 소자(130)가 배치될 수 있다.
마찬가지로, 상기 제2 절연 기판(141)은 캐비티(145)를 포함하고, 상기 캐비티(145) 내에는 제2 소자(150)가 배치될 수 있다.
이때, 상기 제1 소자(130)와 상기 제2 소자(150)는 상기 절연 기판(110) 상에서 상호 대응되는 위치에 배치될 수 있다.
이때, 상기 제1 소자(130)와 상기 제2 소자(150)는 30 ㎛ 내지 120 ㎛의 두께(a1, a2)로 구성될 수 있으며, 이는 상기 제1, 2 소자(130, 150)의 두께(a1, a2)가 30 ㎛ 미만으로 구성되는 경우 파손이 발생할 수 있으며, 상기 제1, 2 소자(130, 150)의 두께(a1, a2)가 120 ㎛ 초과로 구성되는 경우에는 상기 제1, 2 소자(130, 150)가 배치되기 위한 캐비티(cavity: 125, 145)의 형성이 어려운 문제점이 발생하기 때문이다.
따라서, 본 발명의 일실시예에서와 같이 상기 제1, 2 소자(130, 150)의 두께(a1, a2)를 30 ㎛ 내지 120 ㎛의 두께(a1, a2)로 형성하면, 상기 제1, 2 소자(130, 150)가 파손되지 않도록 하고 상기 제1, 2 소자(130, 150)를 배치하기 위한 캐비티(125, 145)의 형성이 용이한 장점이 있다.
또한, 상기 제1 절연 기판(121)과 제2 절연 기판(141)의 사이에는 접합층(160)이 배치되어 상기 제1 절연 기판(121)과 제2 절연 기판(141)을 상호간에 접합할 수 있다.
이때, 상기 제1 절연 기판(121), 제2 절연 기판(141) 및 접합층(160)은 동일한 재료로 구성될 수 있으며, 예를 들어 제1 절연 기판(121), 제2 절연 기판(141) 및 접합층(160)은 유리 섬유와 수지재를 포함하는 재료로 형성될 수 있다.
또 다른 실시예에서는 상기 제1 절연 기판(121)과 제2 절연 기판(141)이 별도의 부재 없이 상호간에 직접 접합되도록 구성될 수도 있으며, 이때도 마찬가지로 제1 절연 기판(121)과 제2 절연 기판(141)은 동일한 재료로 구성할 수 있으며, 예를 들어 유리 섬유와 수지재를 포함하는 재료로 형성될 수 있다.
또한, 상기 제1 절연 기판(121)과 제2 절연 기판(141) 상에는 각각 절연층(122, 142)이 배치될 수 있으며, 상기 각 절연층(122, 142)에는 제1, 2 소자(130, 150)의 단자(131, 151)와 연결되는 금속 비아(132, 152)와 도전부(133, 153)가 각각 형성될 수 있고, 그 상부에 보호층(135, 155)을 더 포함할 수 있다.
이때, 상기 절연층(122, 142)은 상기 제1 절연 기판(121)과 제2 절연 기판(141), 그리고 접합층(160)과 동일한 재료로 형성될 수 있다.
그에 따라, 제1 소자(130)는 절연 기판(110)의 일면 측으로 배치된 단자(131)가 상기 절연 기판(110)의 일면 상의 도전부(133)와 연결되고, 제2 소자(150)는 절연 기판(110)의 타면 측으로 배치된 단자(151)가 상기 절연 기판(110)의 타면 상의 도전부(153)와 연결될 수 있다.
따라서, 본 발명의 일실시예에 따르면 보다 얇은 두께의 제1, 2 소자(130, 150)를 절연 기판(110) 상에서 상호간에 대응되는 위치에 양면으로 배치하여, 보다 고집적의 소형화된 임베디드 인쇄회로기판을 제공할 수 있으며, 동일한 두께의 제1, 2 소자(130, 150)를 인쇄회로기판 내에 대칭구조를 이루도록 배치하여 인쇄회로기판에 뒤틀림(warpage) 현상이 발생하거나 제1, 2 소자(130, 150)가 배치된 상면에 굴곡(bulge)이 발생하지 않도록 할 수 있다.
도 2 내지 도 9는 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 제조 방법을 설명하기 위한 도면이다.
도 2 내지 도 9를 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 2에 도시된 바와 같이 절연 기판(121)에 캐비티(125)를 형성하고, 도 3에 도시된 바와 같이 상기 절연 기판(121)의 캐비티(125)에 제1 소자(130)를 배치한다.
이때, 상기 절연 기판(121)은 유리 섬유와 수지재를 포함하는 재료로 형성될 수 있다.
또한, 상기 제1 소자(130)는 30 ㎛ 내지 120 ㎛의 두께(a1)로 구성될 수 있으며, 이와 같이 제1 소자(130)의 두께(a1)를 30 ㎛ 내지 120 ㎛로 구성하면, 상기 제1 소자(130)가 파손되지 않도록 할 수 있으며, 상기 제1 소자(130)를 배치하기 위한 캐비티(125)의 형성이 용이한 장점이 있다.
이후에는, 도 4에 도시된 바와 같이 상기 절연 기판(121) 및 제1 소자(130)의 상면에 절연층(122)을 형성하고, 도 5에 도시된 바와 같이 상기 절연층(122)에 비아(via: 136)를 형성한다.
이후, 도 6에 도시된 바와 같이 상기 비아(136)와 그 상부에 도금을 실시하여 제1 소자(130)의 단자(131)와 연결되는 금속 비아(132)와 도전부(133)를 형성하고, 도 7에 도시된 바와 같이 다시 상기 절연층(122) 상에 보호층(135)을 형성하여 상부 기판(200)을 형성한다.
또한, 본 발명의 일실시예에 따른 하부 기판(300)은 상기 상부 기판(200)의 제조 방법과 동일한 방법으로 형성할 수 있다.
이후에는 도 8에 도시된 바와 같이 상부 기판(200)과 하부 기판(300)을 상호간에 접합하여 임베디드 인쇄회로기판을 형성할 수 있다.
이때, 상부 기판(200)과 하부 기판(300)의 사이에는 접합층(160)을 더 포함할 수 있다.
상기 접합층(160)은 상부 기판(200)과 하부 기판(300)을 용이하게 접합하기 위한 부재로서, 상기 제1 절연 기판(121), 제2 절연 기판(141) 및 접합층(160)은 동일한 재료로 구성될 수 있다.
예를 들어 제1 절연 기판(121), 제2 절연 기판(141) 및 접합층(160)은 유리 섬유와 수지재를 포함하는 재료로 형성될 수 있다.
또 다른 실시예에서는 상기 제1 절연 기판(121)과 제2 절연 기판(141)이 별도의 부재 없이 상호간에 직접 접합되도록 구성될 수도 있으며, 마찬가지로 제1 절연 기판(121)과 제2 절연 기판(141)은 동일한 재료로 구성될 수 있다.
따라서, 상기 절연층(122, 142)은 상기 제1 절연 기판(121)과 제2 절연 기판(141), 그리고 접합층(160)과 동일한 재료로 형성될 수 있다.
도 9는 상부 기판(200)과 하부 기판(300)이 접합된 임베디드 인쇄회로기판의 단면도이다.
도 9에 도시된 바와 같이, 상기 제1 소자(130)의 두께(a1)와 상기 2 소자(150)의 두께(a2)의 합은 상기 절연 기판(100)의 두께(b)의 1/2로 형성될 수 있으며, 그에 따라 상기 제1 소자(130), 상기 제2 소자(150)와 상기 절연 기판(110)의 각각의 두께는 1: 1: 4의 비율로 형성함으로써, 보다 얇은 두께의 제1, 2 소자(130, 150)를 절연 기판(110) 상에서 상호간에 대응되는 위치에 양면으로 배치하여, 보다 고집적의 소형화된 임베디드 인쇄회로기판을 제공할 수 있다.
또한, 동일한 두께의 제1, 2 소자(130, 150)를 인쇄회로기판 내에 대칭구조를 이루도록 배치하여, 인쇄회로기판에 뒤틀림(warpage) 현상이 발생하거나 제1, 2 소자(130, 150)가 배치된 상면에 굴곡(bulge)이 발생하지 않도록 할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연 기판
121: 제1 절연 기판
122: 절연층
125: 캐비티
130: 제1 소자
132: 금속 비아
133: 도전부
135: 보호층
141: 제1 절연 기판
142: 절연층
145: 캐비티
150: 제2 소자
152: 금속 비아
153: 회로 단자
155: 보호층
160: 접합층

Claims (12)

  1. 상면 및 하면을 관통하는 제1 캐비티를 포함하는 제1 절연 기판;
    상기 제1 절연 기판의 상기 제1 캐비티 내에 배치되고, 제1 단자가 상기 제1 절연 기판의 상면 위로 돌출된 제1 소자;
    상면 및 하면 관통하는 제2 캐비티를 포함하는 제2 절연 기판;
    상기 제2 절연 기판의 상기 제2 캐비티 내에 배치되고, 제2 단자가 상기 제2 절연 기판의 하면 아래로 돌출된 제2 소자;
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 배치되는 접합층;
    상기 제1 절연 기판 위에 배치되는 제1 절연층;
    상기 제2 절연 기판 아래에 배치되는 제2 절연층;
    상기 제1 절연층 내에 배치되고 상기 제1 소자의 상기 제1 단자와 연결되는 제1 금속 비아; 및
    상기 제2 절연층 내에 배치되고 상기 제2 소자의 상기 제2 단자와 연결되는 제2 금속 비아를 포함하고,
    상기 접합층의 일면은 상기 제1 소자의 일면과 직접 접촉하고,
    상기 접합층의 타면은 상기 제2 소자의 일면과 직접 접촉하고,
    상기 제1 단자를 제외한 상기 제1 소자의 두께는 상기 제1 절연 기판의 두께와 동일하고,
    상기 제2 단자를 제외한 상기 제2 소자의 두께는 상기 제2 절연 기판의 두께와 동일하며,
    상기 접합층의 상면은,
    상기 제1 소자의 하면과 접촉하는 제1 상면 영역 및 상기 제1 절연 기판의 하면과 접촉하는 제2 상면 영역을 포함하고,
    상기 접합층의 하면은,
    상기 제2 소자의 상면과 접촉하는 제1 하면 영역 및 상기 제2 절연 기판의 상면과 접촉하는 제2 하면 영역을 포함하며,
    상기 제1 소자의 하면과 상기 제1 절연 기판의 하면은 동일 평면 상에 위치하여 상기 접착층의 상기 제1 상면 영역 및 상기 제2 상면 영역과 각각 직접 접촉하고,
    상기 제2 소자의 상면과 상기 제2 절연 기판의 상면은 동일 평면 상에 위치하여 상기 접착층의 제1 하면 영역 및 상기 제2 하면 영역과 각각 직접 접촉하며,
    상기 제1 소자 및 상기 제1 금속 비아 각각은, 상기 접합층을 중심으로 상기 제2 소자 및 상기 제2 금속 비아와 대칭 구조를 이루며,
    상기 제1 소자가 가지는 제1 두께와, 상기 제2 소자가 가지는 제2 두께의 합은,
    상기 제1 절연 기판, 상기 제2 절연 기판, 상기 제1 절연층 및 상기 제2 절연층의 각각의 두께의 합에 대응하는 제3 두께의 1/2을 만족하고,
    상기 제1 두께, 상기 제2 두께 및 상기 제3 두께는, 1: 1: 4의 비율을 만족하고,
    상기 제1 두께 및 상기 제2 두께 각각은 30 ㎛ 내지 120 ㎛의 범위를 만족하고,
    상기 제3 두께는 380 ㎛ 내지 400 ㎛의 범위를 만족하며,
    상기 제1 절연 기판, 상기 제2 절연 기판, 상기 제1 절연층 및 상기 제2 절연층은 상호 동일한 재료로 구성되며,
    상기 재료는 유리 섬유와 수지재를 포함하는 임베디드 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020140007905A 2014-01-22 2014-01-22 임베디드 인쇄회로기판 KR102237778B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140007905A KR102237778B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판
PCT/KR2015/000650 WO2015111923A1 (ko) 2014-01-22 2015-01-21 매립형 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140007905A KR102237778B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20150087682A KR20150087682A (ko) 2015-07-30
KR102237778B1 true KR102237778B1 (ko) 2021-04-09

Family

ID=53681671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140007905A KR102237778B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판

Country Status (2)

Country Link
KR (1) KR102237778B1 (ko)
WO (1) WO2015111923A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3082660B1 (fr) * 2018-06-13 2020-06-26 Institut Vedecom Element modulaire de commutation de puissance et ensemble demontable de plusieurs elements modulaires

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165888A (ja) * 2005-12-13 2007-06-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361842B2 (en) * 2005-06-30 2008-04-22 Intel Corporation Apparatus and method for an embedded air dielectric for a package and a printed circuit board
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
KR101119303B1 (ko) * 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101151349B1 (ko) * 2010-10-07 2012-06-08 대덕전자 주식회사 칩 매립형 다층회로 인쇄회로기판 제조방법
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165888A (ja) * 2005-12-13 2007-06-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
WO2015111923A1 (ko) 2015-07-30
KR20150087682A (ko) 2015-07-30

Similar Documents

Publication Publication Date Title
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US8928803B2 (en) Solid state apparatus
KR102158068B1 (ko) 임베디드 인쇄회로기판
JP2017201732A (ja) 回路基板及びその製造方法
JP2009229962A5 (ko)
KR20220110457A (ko) 회로 기판
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
TW201408149A (zh) 電路板組件及相機模組
KR101772490B1 (ko) 인쇄회로기판 어셈블리
KR101139368B1 (ko) 카메라 모듈
KR102212967B1 (ko) 임베디드 인쇄회로기판
WO2016117122A1 (ja) 配線板の製造方法、および配線板
TW201345338A (zh) 印刷電路板及其製造方法
KR102237778B1 (ko) 임베디드 인쇄회로기판
JP6154154B2 (ja) 積層基板
US10154597B2 (en) Component mount board
US20080048310A1 (en) Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
KR20110135593A (ko) 칩 마운트용 기판
TW201644341A (zh) 電路結構體以及製造方法
JP2016006846A (ja) 配線基板および電子装置
KR102355023B1 (ko) 인쇄회로기판
KR102199281B1 (ko) 인쇄회로기판
JP6382615B2 (ja) 配線基板、電子装置および電子装置の実装構造
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP2012134397A (ja) 光学デバイスモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)