KR101922874B1 - 전자 부품 패키지 - Google Patents

전자 부품 패키지 Download PDF

Info

Publication number
KR101922874B1
KR101922874B1 KR1020150183138A KR20150183138A KR101922874B1 KR 101922874 B1 KR101922874 B1 KR 101922874B1 KR 1020150183138 A KR1020150183138 A KR 1020150183138A KR 20150183138 A KR20150183138 A KR 20150183138A KR 101922874 B1 KR101922874 B1 KR 101922874B1
Authority
KR
South Korea
Prior art keywords
frame
electronic component
wiring portion
conductive pattern
insulating layer
Prior art date
Application number
KR1020150183138A
Other languages
English (en)
Other versions
KR20170074080A (ko
Inventor
정승원
김지훈
김선호
서상훈
국승엽
크리스티안 로메로
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020150183138A priority Critical patent/KR101922874B1/ko
Priority to US15/205,483 priority patent/US10461008B2/en
Publication of KR20170074080A publication Critical patent/KR20170074080A/ko
Application granted granted Critical
Publication of KR101922874B1 publication Critical patent/KR101922874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시 형태에 따른 전자 부품 패키지는 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함하는 배선부와 상기 배선부 상에 배치된 전자 부품 및 상기 배선부 상에 배치되며 상기 전자 부품을 둘러싸는 내벽에 의하여 형성된 부품배치영역을 갖는 프레임 및 상기 부품배치영역을 적어도 일부 충진하는 봉합재를 포함하며, 상기 프레임의 내벽 중 일부는 상기 전자 부품을 향하여 돌출된 형상의 돌출부를 이루는 형태이다.

Description

전자 부품 패키지 {ELECTRONIC COMPONENT PACKAGE}
본 발명은 전자 부품 패키지에 관한 것이다.
전자 부품 패키지란 전자 부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자 부품을 보호하기 위한 패키지 기술을 의미한다. 한편, 최근 전자 부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자 부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자 부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
본 발명의 일 목적은 응력 집중이나 휨이 현저히 완화될 수 있는 전자 부품 패키지를 제공하는 것이다.
본 발명의 일 목적은 컴팩트한 구조를 제공할 수 있으며, 나아가, 전자 부품을 실장 하기 전에 전기 검사가 가능하도록 함으로써 제조 효율이 현저히 향상될 수 있는 전자 부품 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상술한 전자 부품 패키지를 효율적으로 제조할 수 있는 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 형태를 통하여 전자 부품 패키지의 신규한 구조를 제안하고자 하며, 구체적으로, 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함하는 배선부와 상기 배선부 상에 배치된 전자 부품 및 상기 배선부 상에 배치되며 상기 전자 부품을 둘러싸는 내벽에 의하여 형성된 부품배치영역을 갖는 프레임 및 상기 부품배치영역을 적어도 일부 충진하는 봉합재(encapsulant)를 포함하며, 상기 프레임의 내벽 중 일부는 상기 전자 부품을 향하여 돌출된 형상의 돌출부를 이루는 형태이다.
상기 돌출부는 다른 형태로 구현될 수도 있으며, 구체적으로, 상기 프레임의 두께 방향으로 형성된 트렌치 또는 관통 홀이 상기 프레임보다 강성이 낮은 물질로 충진된 형태일 수 있다.
본 발명의 일 실시 형태에서 제안하는 전자 부품 패키지를 사용함으로써 패키지의 제조 시나 사용 시에 이종 물질 간의 열팽창계수 차이에 따른 영향(휨, 응력 집중에 따른 크랙 발생 등)을 현저히 저감할 수 있다.
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4 및 도 5는 도 3의 실시 형태에서 변형된 실시 형태를 나타낸다.
도 6은 전자 부품 패키지의 다른 예를 개략적으로 나타내는 단면도이다.
도 7 및 도 8은 도 6의 패키지에서 변형된 형태를 개략적으로 나타낸다.
도 9는 전자 부품 패키지의 다른 예를 개략적으로 나타내는 단면도이다.
도 10은 도 9의 실시 형태에서 채용될 수 있는 프레임의 형태를 개략적으로 나타내는 평면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다. 도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다. 전자 부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자 부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자 부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자 부품 패키지
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다. 본 실시 형태에 따른 전자 부품 패키지(100A)는 배선부(110), 프레임(120), 전자 부품(130) 및 봉합재(140)를 주요 구성 요소로서 포함하며, 프레임(120)에는 돌출부(121)가 형성된 형태이다.
배선부(110)는 전자 부품(130)의 실장 영역으로 제공되며 전자 부품(130)과 전기적으로 연결된다. 배선부(110)는 절연층(111), 도전성 패턴(112) 및 도전성 비아(113)를 포함하여 구성되며, 전자 부품(130)의 배선 구조를 재배선하는 기능 등을 수행할 수 있다. 도 3의 예에서는 배선부(110)가 다층 구조를 갖는 것으로 표현되어 있지만, 필요에 따라 단층의 배선부로 구성될 수도 있다. 또한, 설계 사항에 따라서 더 많은 층을 가질 수도 있을 것이다.
절연층(111)에 포함될 수 있는 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또한, 절연 물질로서 광 경화성 물질(PID)을 사용하는 경우 절연층(111)을 보다 얇게 형성할 수 있고, 미세 패턴을 보다 용이하게 구현할 수 있다. 배선부(110)에서 각 층을 이루는 절연층(111)은 서로 동일한 물질로 이루어질 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(111)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각 층은 도전성 패턴(112)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 도전성 패턴(112)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
도전성 패턴(112)은 배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전기 전도성 물질을 사용할 수 있다. 도전성 패턴(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(Ground: GND) 패턴, 파워(Power: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 도전성 패턴(112)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
한편, 도 3에 도시된 형태와 같이, 도전성 패턴(112)은 배선부(110)에 매립된 형태로 제공될 수 있으며, 이에 따라 보다 미세한 패턴을 구현할 수 있다. 물론, 이는 본 발명에서 필수적인 사항은 아니라 할 것이며, 절연층(111) 표면에 돌출된 형태로 도전성 패턴을 형성할 수도 있을 것이다. 도전성 패턴(112) 중 절연층(111)의 외부로 노출된 것, 예컨대, 전자 부품(130)과 접속되는 것에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 상기 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금 등에 의해 형성될 수 있다.
도전성 비아(113)는 서로 다른 층에 형성된 도전성 패턴(112) 등을 서로 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 도전성 비아(113) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 도전성 비아(113) 역시 전도성 물질로 완전히 충전될 수 있으며, 또는 전도성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
프레임(120)은 배선부(110) 상에 배치되어 패키지(100A)의 지지 기능 등을 위한 것으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(120)은 전자 부품(130)을 배치하기 위한 부품배치영역을 갖는데, 이러한 부품배치영역은 전자 부품(130)을 둘러싸는 내벽에 의하여 형성된다. 부품배치영역의 구체적인 예로서, 본 실시 형태에서는 프레임(120)을 관통하는 하나 이상의 관통 홀(도 3에서는 1개)의 형태를 이용하였으며, 전자 부품(130)은 상기 관통 홀 내에 위치한다. 이 경우, 상기 부품배치영역은 관통 홀 형태가 아닌 트렌치와 같은 형태일 수도 있다.
프레임(120)을 구성하는 물질은 특별히 제한되지는 아니하며, 몰딩 수지나 프리프레그(prepreg), 나아가서는 금속, 세라믹 계열의 물질을 이용할 수 있다. 이 경우, 패키지(100A)의 휨(warpage)을 완화하기 위하여 프레임(120)은 상대적으로 높은 강성을 갖는 물질을 이용할 수 있으며, 예컨대, 봉합재(140)보다 높은 강성을 가질 수 있다.
상술한 바와 같이, 프레임(120)에는 돌출부(121)가 형성되어 있으며, 돌출부(121)는 도 3에서 볼 수 있듯이 프레임(120)의 내벽 중 일부가 전자 부품(130)을 향하여 돌출된 형상을 갖는다. 또한, 프레임(120)의 내벽 중 돌출부(121)를 이루지 않는 영역에는 프레임(120)보다 강성이 낮은 물질이 충진될 수 있다. 이 경우, 도 3에 도시된 형태와 같이, 이러한 물질은 봉합재(140)와 동일한 물질일 수 있으며, 또한, 봉합재(140)는 프레임(120)의 내벽과 접촉할 수 있다. 프레임(120)의 내벽 중 일부가 돌출된 형태는 다양한 방법으로 얻어질 수 있는데, 예를 들어, 서로 폭이 다른 복수의 시트를 적층하는 방법이나 프레임(120)의 내벽을 적절히 가공하는 방법 등을 이용할 수 있다.
본 실시 형태와 같이 프레임(120)에 돌출부(121)를 채용함으로써 전자 부품(130)의 주변에 집중될 수 있는 응력을 저감할 수 있다. 즉, 돌출부(121)는 프레임(120)의 일부(돌출된 영역의 상하부)가 강성이 상대적으로 낮은 물질(본 실시 형태에서는 봉합재를 이루는 물질)로 충진된 형태이며, 패키지(100A) 내부에서 완충 역할을 수행할 수 있다. 이와 같이, 열팽창계수 차이가 상대적으로 큰 전자 부품(130)의 외곽 영역에서 응력이 완화될 수 있으므로, 크랙이 저감되고 패키지(100A)의 신뢰성이 향상될 수 있다.
한편, 돌출부(121)의 형상은 반드시 도 3에 도시된 형태를 가져야 하는 것은 아니며, 도 4의 변형된 예의 프레임(120`)과 같이 돌출부(121`)는 프레임(120`) 내벽의 중앙 영역이 아닌 상부 및 하부 영역으로부터 돌출된 형태를 가질 수 있다. 이러한 변형된 돌출부(121`)의 예는 후술하는 실시 형태들에서도 채용될 수 있을 것이다.
전자 부품(130)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 수백 내지 수백만 개 이상의 소자가 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지 된 전자 부품일 수도 있다. 집적회로 칩은, 예를 들면, 중앙 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 도 3에서는 배선부(110) 상에 1개의 전자 부품(130)이 실장된 형태를 나타내고 있지만 2개 이상의 부품이 사용될 수도 있을 것이다.
봉합재(140)는 전자 부품(130) 등을 보호하기 위한 것으로서 프레임(120)의 부품배치영역을 충진하며, 이 경우, 도 3에 도시된 형태와 같이 전자 부품(130)을 덮으며 프레임(120)의 관통 홀의 적어도 일부를 충진하도록 형성될 수 있다. 또한, 봉합재(140)는 프레임(120) 상부까지 덮도록 형성될 수 있다. 상술한 바와 같이, 봉합재(140)는 프레임(120)의 돌출부(121) 주변에 형성되어 응력 집중을 저감할 수 있다. 다만, 반드시 봉합재(140)가 돌출부(121) 주변에 형성되어야 하는 것은 아니며, 강성이 낮은 다른 물질을 돌출부(121) 주변에 형성할 수도 있을 것이다.
상술한 기능들을 수행할 수 있다면 봉합재(140)를 이루는 물질은 특별히 한정될 필요는 없다. 예를 들면, 봉합재(140)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, 봉합재(140)는 미경화 상태의 수지 필름을 배선부(110)와 프레임(120) 상에 적층한 후 경화함으로써 얻어질 수 있으며, 이러한 방법 외에도 EMC 등의 공지의 몰딩 방식을 사용할 수 있음은 물론이다.
한편, 봉합재(140)에는 전자파 차단을 위하여 필요에 따라 전도성 입자가 포함될 수 있다. 전도성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
배선부(110)의 하부에는 외부의 물리적, 화학적 영향 등으로부터 보호할 수 있는 외부층(150)이 형성될 수 있다. 이 경우, 외부층(150)은 도전성 패턴(112, 133) 중 적어도 일부를 노출시키는 개구부를 가질 수 있다. 외부층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 배선부(110)의 절연층(111)과 동일한 물질을 사용할 수 있으며, 또한, 외부층(150)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
전자 부품 패키지(100A)의 최하부에는 접속 단자(151)가 구비될 수 있다. 접속 단자(151)는 전자 부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성으로서, 예를 들면, 전자 부품 패키지(100A)는 접속 단자(151)를 통하여 전자 기기의 메인 보드에 실장 된다. 접속 단자(151)는 외부층(150)에 형성된 개구부를 통하여 도전성 패턴(112)과 연결되며, 이를 통하여 전자 부품(130) 등과도 전기적으로 연결된다. 접속 단자(151)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속 단자(151)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
한편, 외부 접속 단자 중 일부는 팬-아웃(fan-out) 영역에 배치될 수 있다. 팬-아웃(fan-out) 영역이란 전자 부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자 부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 접속 (3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 5는 도 3의 실시 형태에서 변형된 실시 형태를 나타낸다. 도 5에 도시된 패키지(100B)의 경우, 프레임(120)에는 이를 관통하여 상하부의 전기 도통 구조로 기능하는 도전성 비아(122)가 형성될 수 있다. 일 예로서, 프레임(120)의 도전성 비아(122)는 배선부(110)의 도전성 패턴(112)과 프레임(120) 상부에 형성된 도전성 패턴(123)과 연결된 형태로 제공될 수 있다. 도전성 비아(122)는 프레임(120)에 홀 가공을 한 후 이를 충진하도록 도금 등의 공정을 이용하거나 도전성 포스트 형태 등으로 구현될 수 있을 것이다. 이 경우, POP (Package On Package) 구조 등에 사용하기 위하여, 도 5에 도시된 형태와 같이, 프레임(120)의 상부 중 일부 영역은 봉합재(140)에 의하여 덮이지 않고 해당 영역에는 도전성 패턴(123)이 형성될 수 있다. 이러한 형태를 통하여 상부에 추가적인 전자 부품 등을 실장할 수 있다.
도 6는 전자 부품 패키지의 다른 예를 개략적으로 나타내는 단면도이다. 또한, 도 7 및 도 8은 도 5의 패키지에서 변형된 형태를 개략적으로 나타낸다. 우선, 도 6의 실시 형태에 따른 전자 부품 패키지(200A)는 앞선 예와 같이 배선부(210), 프레임(220), 전자 부품(230) 및 봉합재(240)를 주요 구성 요소로서 포함하며, 프레임(220)에는 돌출부(221)가 형성된 형태이다. 또한, 배선부(210)는 절연층(211), 도전성 패턴(212) 및 도전성 비아(213)를 포함하여 구성되며, 프레임(220)에는 이를 관통하는 도전성 비아(222)가, 그 상부에는 도전성 패턴(223)이 형성될 수 있다. 또한, 배선부(210)의 하부에는 외부층(250)이 형성되며, 패키지(200A)의 최하부에는 접속 단자(251)가 구비될 수 있다.
본 실시 형태의 경우, 프레임(220)과 배선부(210) 사이에는 절연 물질이 충진되어 있으며, 이러한 절연 물질은 도 6에 도시된 형태와 같이 봉합재(240)와 동일한 물질로 형성될 수 있다. 이와 달리, 봉합재(240) 다른 물질로 상기 절연 물질을 형성할 수 있으며, 예를 들어, 프레임(220)과 다른 물질로 이루어진 시트를 프레임(220)과 함께 적층하는 방법 등을 이용하여 얻어질 수 있을 것이다.
프레임(220)의 하부에 형성된 절연 물질에는, 도 7의 변형된 예에 따른 패키지(200B)와 같이, 추가적인 도전성 패턴(223)과 도전성 비아(224)가 배치될 수 있다. 이러한 도전성 패턴(223) 및 도전성 비아(224)는 배선부(210)와 전기적으로 연결될 수 있으며, 예를 들어, 부가적인 재배선 기능 등을 수행할 수 있다. 이러한 부가적인 재배선 기능에 의하여 배선부(210)의 크기를 저감할 수 있다.
도 8에 도시된 또 다른 변형 예에 따른 패키지(200C)의 경우, 프레임(220)의 내벽에 배치된 도전성 패턴(225)을 더 포함한다. 도전성 패턴(225)은 배선부(210)나 프레임(220) 하부의 도전성 패턴(212, 223)과 연결될 수 있다. 이 경우, 도전성 패턴(225)은 전자파를 차폐하는 기능 등을 수행할 수 있으며, 이를 위하여 도전성 패턴(225)은 접지 단자와 접속될 수 있다.
도 9는 전자 부품 패키지의 다른 예를 개략적으로 나타내는 단면도이며, 도 10은 도 9의 실시 형태에서 채용될 수 있는 프레임의 형태를 개략적으로 나타내는 평면도이다. 도 9 및 도 10을 함께 참조하면, 전자부품 패키지(300)는 앞선 예와 같이 배선부(310), 프레임(320), 전자 부품(330) 및 봉합재(340)를 주요 구성 요소로서 포함하며, 프레임(320)에 형성된 응력완화 구조의 구체적인 형태 면에서 차이가 있다. 또한, 배선부(310)는 절연층(311), 도전성 패턴(312) 및 도전성 비아(313)를 포함하여 구성되며, 배선부(310)의 하부에는 외부층(350)과 접속 단자(351)가 구비될 수 있다.
본 실시 형태의 경우, 프레임(320)에는 두께 방향으로 형성된 관통 홀이 형성되어 있으며, 응력완화 구조는 상기 관통 홀을 프레임(320)보다 강성이 낮은 물질로 충진된 영역(321)의 형태로 구현된다. 이 경우, 영역(321)은 도 9에 도시된 형태와 같이 프레임(320)을 완전히 관통하는 형태가 아닌 트렌치와 같은 형태일 수도 있을 것이다. 프레임(320)보다 강성이 낮은 물질로서 영역(321)은 봉합재(340)와 동일한 물질로 이루어질 수 있으며, 이와 달리, 봉합재(340)와 다른 저 강성 물질을 충진할 수도 있을 것이다.
한편, 도 9에 도시된 응력완화구조는 그 자체만으로도 사용될 수 있지만, 앞서 설명한 프레임의 돌출부와 함께 사용될 수도 있을 것이다.
도 10에 도시된 형태는, 프레임(320)에 형성된 관통 홀의 일 예로서, 패키지(300)의 응력을 저감하기 위한 측면에서 디자인 된 것이다. 앞서 설명한 구조들과 유사하게, 프레임(320)의 관통 홀이나 트렌치를 저 강성 물질, 예컨대, 봉합재(340) 물질로 충진함으로써 전자부품(330) 주변 등에 집중되는 응력을 효과적으로 저감할 수 있다. 한편, 도시하지는 않았지만 앞선 실시 형태와 같이 프레임(320)에는 이를 관통하는 도전성 비아가 형성되어 상하부의 전기 연결 구조를 구현할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100A, 100B, 200A, 200B, 200C, 300: 전자 부품 패키지
110, 210, 310: 배선부
111, 211, 311: 절연층
112, 212, 312, 123, 123, 223, 225: 도전성 패턴
121, 121`, 221, 321: 돌출부
113, 213, 313, 122, 222, 224: 도전성 비아
120, 120`, 220, 320: 프레임
130, 230, 330: 전자 부품
140, 240, 340: 봉합재
150, 250, 350: 외부층
151, 251, 351: 접속 단자

Claims (16)

  1. 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함하는 배선부;
    상기 배선부 상에 배치된 전자 부품; 및
    상기 배선부 상에 배치되며 상기 전자 부품을 둘러싸는 내벽에 의하여 형성된 부품배치영역을 갖는 프레임; 및
    상기 부품배치영역을 적어도 일부 충진하는 봉합재;를 포함하며,
    상기 프레임의 내벽 중 일부는 상기 전자 부품을 향하여 돌출된 형상의 돌출부를 이루며,
    상기 프레임의 내벽 중 상기 돌출부를 이루지 않는 영역에는 상기 프레임보다 강성이 낮은 물질이 충진된 전자 부품 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 프레임보다 강성이 낮은 물질은 상기 봉합재와 동일한 물질인 것을 특징으로 하는 전자 부품 패키지.
  4. 제1항에 있어서,
    상기 봉합재는 상기 프레임보다 강성이 낮은 것을 특징으로 하는 전자 부품 패키지.
  5. 제1항에 있어서,
    상기 봉합재는 상기 프레임의 내벽과 접촉하고 있는 것을 특징으로 하는 전자 부품 패키지.
  6. 제1항에 있어서,
    상기 부품배치영역은 상기 프레임을 관통하는 관통 홀의 형태인 것을 특징으로 하는 전자 부품 패키지.
  7. 제1항에 있어서,
    상기 프레임을 관통하는 도전성 비아를 더 포함하는 전자 부품 패키지.
  8. 제1항에 있어서,
    상기 봉합재는 상기 프레임을 덮는 형태인 것을 특징으로 하는 전자 부품 패키지.
  9. 제8항에 있어서,
    상기 프레임의 상부 중 일부 영역은 상기 봉합재에 의하여 덮이지 않는 형태인 것을 특징으로 하는 전자 부품 패키지.
  10. 제9항에 있어서,
    상기 일부 영역에는 도전성 패턴이 형성된 것을 특징으로 하는 전자 부품 패키지.
  11. 제1항에 있어서,
    상기 프레임과 상기 배선부 사이에는 절연 물질이 충진된 것을 특징으로 하는 전자 부품 패키지.
  12. 제11항에 있어서,
    상기 프레임과 상기 배선부 사이에 배치되어 상기 배선부와 전기적으로 연결된 도전성 패턴 및 도전성 비아를 더 포함하는 전자 부품 패키지.
  13. 제1항에 있어서,
    상기 프레임의 내벽에 배치된 도전성 패턴을 더 포함하는 전자 부품 패키지.
  14. 제1항에 있어서,
    상기 봉합재는 상기 전자부품을 덮는 형태인 것을 특징으로 하는 전자 부품 패키지.
  15. 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함하는 배선부;
    상기 배선부 상에 배치된 전자 부품; 및
    상기 배선부 상에 배치되며 상기 전자 부품을 둘러싸는 내벽에 의하여 형성된 부품배치영역을 갖는 프레임; 및
    상기 부품배치영역을 적어도 일부 충진하는 봉합재;를 포함하며,
    상기 프레임은 두께 방향으로 형성된 트렌치 또는 관통 홀이 상기 프레임보다 강성이 낮은 물질로 충진된 비부품배치영역을 갖는 전자 부품 패키지.
  16. 제15항에 있어서,
    상기 프레임보다 강성이 낮은 물질은 상기 봉합재와 동일한 물질인 것을 특징으로 하는 전자 부품 패키지.
KR1020150183138A 2015-12-21 2015-12-21 전자 부품 패키지 KR101922874B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150183138A KR101922874B1 (ko) 2015-12-21 2015-12-21 전자 부품 패키지
US15/205,483 US10461008B2 (en) 2015-12-21 2016-07-08 Electronic component package having stress alleviation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150183138A KR101922874B1 (ko) 2015-12-21 2015-12-21 전자 부품 패키지

Publications (2)

Publication Number Publication Date
KR20170074080A KR20170074080A (ko) 2017-06-29
KR101922874B1 true KR101922874B1 (ko) 2018-11-28

Family

ID=59066624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183138A KR101922874B1 (ko) 2015-12-21 2015-12-21 전자 부품 패키지

Country Status (2)

Country Link
US (1) US10461008B2 (ko)
KR (1) KR101922874B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017139542A1 (en) 2016-02-11 2017-08-17 Skyworks Solutions, Inc. Device packaging using a recyclable carrier substrate
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
US10622340B2 (en) 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
TWI736780B (zh) * 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
KR102061851B1 (ko) * 2017-11-29 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
KR101982057B1 (ko) * 2017-11-30 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
CN110277364A (zh) * 2018-03-13 2019-09-24 钰桥半导体股份有限公司 整合元件及导线架的线路板及其制法
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
KR102036825B1 (ko) * 2018-04-20 2019-10-24 전자부품연구원 반도체 패키지 및 그 제조방법
KR102140554B1 (ko) * 2018-09-12 2020-08-03 삼성전자주식회사 반도체 패키지 및 패키지 실장 기판
KR102107025B1 (ko) 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20210137275A (ko) 2020-05-07 2021-11-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20230093743A (ko) * 2021-12-20 2023-06-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140070396A1 (en) * 2012-09-12 2014-03-13 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
US7578058B2 (en) * 2005-04-19 2009-08-25 Tdk Corporation Production method of a multilayer ceramic substrate
US7915724B2 (en) 2007-09-28 2011-03-29 Stats Chippac Ltd. Integrated circuit packaging system with base structure device
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
KR101119303B1 (ko) * 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
DE112013002672T5 (de) * 2012-05-25 2015-03-19 Nepes Co., Ltd Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
KR101362715B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR101362714B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR101368793B1 (ko) 2012-05-25 2014-03-03 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR101445766B1 (ko) 2012-10-30 2014-10-01 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8736033B1 (en) 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140070396A1 (en) * 2012-09-12 2014-03-13 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method

Also Published As

Publication number Publication date
US20170178992A1 (en) 2017-06-22
KR20170074080A (ko) 2017-06-29
US10461008B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
KR101922874B1 (ko) 전자 부품 패키지
US10256192B2 (en) Fan-out semiconductor package
KR102609138B1 (ko) 인쇄회로기판 어셈블리
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR101933409B1 (ko) 전자 부품 패키지 및 그 제조방법
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
US10475776B2 (en) Fan-out semiconductor package module
US10026703B2 (en) Fan-out semiconductor package
KR20200012440A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102016491B1 (ko) 팬-아웃 반도체 패키지
US10833041B2 (en) Fan-out semiconductor package
KR102073294B1 (ko) 팬-아웃 반도체 패키지
KR101912278B1 (ko) 전자 부품 패키지 및 그 제조방법
KR20170067393A (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR20200008886A (ko) 안테나 모듈
US20200105694A1 (en) Open pad structure and semiconductor package comprising the same
KR20170106863A (ko) 전자 부품 패키지 및 그 제조방법
KR102109570B1 (ko) 반도체 패키지 실장 기판
KR102015909B1 (ko) 팬-아웃 반도체 패키지
US10134695B2 (en) Fan-out semiconductor package
KR20170085833A (ko) 전자 부품 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant