KR101973426B1 - 전자부품 패키지 및 그 제조방법 - Google Patents

전자부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101973426B1
KR101973426B1 KR1020150153734A KR20150153734A KR101973426B1 KR 101973426 B1 KR101973426 B1 KR 101973426B1 KR 1020150153734 A KR1020150153734 A KR 1020150153734A KR 20150153734 A KR20150153734 A KR 20150153734A KR 101973426 B1 KR101973426 B1 KR 101973426B1
Authority
KR
South Korea
Prior art keywords
electronic component
package
frame
component package
trench
Prior art date
Application number
KR1020150153734A
Other languages
English (en)
Other versions
KR20170051968A (ko
Inventor
하경무
김지훈
오경섭
김선호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150153734A priority Critical patent/KR101973426B1/ko
Priority to US15/192,634 priority patent/US9905526B2/en
Publication of KR20170051968A publication Critical patent/KR20170051968A/ko
Application granted granted Critical
Publication of KR101973426B1 publication Critical patent/KR101973426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 재배선 층, 상기 재배선 층 상에 배치된 전자부품, 및 상기 전자부품을 봉합하는 봉합재를 포함하며, 상기 전자부품은 일측에 트렌치가 형성된 전자부품 패키지 및 그 제조방법에 관한 것이다.

Description

전자부품 패키지 및 그 제조방법{ELECTRONIC COMPONENT PACKAGE AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 전자부품 패키지 및 그 제조방법에 관한 것이다.
전자부품 패키지란 전자부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로 기판, 예를 들면 인터포저 기판 내에 단순히 전자부품을 내장하는 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 전자부품 패키지를 전자기기의 메인보드 등에 실장하는 경우, 일반적으로 전자부품과 메인보드의 열팽창계수(Coefficient of Thermal Expansion: CTE)는 차이가 상당하기 때문에 이들이 가혹한 환경에 노출되는 경우 패키지와 메인보드를 연결하는 접속단자, 예를 들면, 솔더 볼에 크랙이 발생할 수 있다.
본 개시의 여러 목적 중 하나는 이러한 문제점을 해결하는 것으로, 보드 레벨 신뢰성이 개선된 새로운 구조의 전자부품 패키지 및 이를 효율적으로 제조할 수 있는 제조방법을 제공하고자 한다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 전자부품의 일측에 트렌치를 형성하여, 전자부품의 전체 볼륨을 감소시키는 것이다.
본 개시의 여러 효과 중 일 효과로서 보드 레벨 신뢰성이 개선된 전자부품 패키지 및 이를 효율적으로 제조할 수 있는 제조방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도다.
도 5는 도 3의 전자부품의 다양한 형상을 개략적으로 나타내는 사시도다.
도 6은 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 8은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 9는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 10은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도이다.
도 5는 도 3의 전자부품의 다양한 형상을 개략적으로 나타내는 사시도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 재배선 층(Re Distribution Layer, 130, 140); 상기 재배선 층(130, 140) 상에 배치된 전자부품(Electronic Component, 120); 및 상기 전자부품(120)을 봉합하는 봉합재(Encapsulation Material, 150); 을 포함하며, 상기 전자부품(120)은 상측에 트렌치(122)가 형성되어 있다.
일반적으로, 전자부품 패키지를 전자기기의 메인보드 등에 실장하는 경우, 전자부품과 메인보드의 열팽창계수(CTE)는 차이가 상당하기 때문에(전자부품이 Si계열의 집적회로인 경우 CTE는 대략 3ppm, 메인보드의 CTE는 대략 20~30ppm) 이들이 가혹한 환경에 노출되는 경우 패키지와 보드를 연결하는 접속단자, 예컨대 솔더 볼에 크랙이 발생할 수 있다. 보다 구체적으로, 전자부품과 메인보드의 열팽창계수(CTE) 차이에 의하여 패키지 및 보드에 휨이 발생할 수 있는데, 이때 패키지에 발생하는 휨과 보드에 발생하는 휨의 방향이 반대로 작용하여 패키지와 보드를 연결하는 접속단자, 예컨대 솔더 볼에 응력이 집중될 수 있으며, 그 결과 크랙이 발생할 수 있다.
반면, 일례에 따른 전자부품 패키지(100A)와 같이 전자부품(120)의 상측을 가공하여 트렌치(122)를 형성하는 경우, 전자부품(120)의 전체 볼륨을 감소시킬 수 있으며, 전자부품(120)의 볼륨 감소는 패키지(100A)의 유효 열팽창계수(CTE)를 높여주는바, 패키지와 메인보드의 열팽창계수(CTE) 차이를 감소시켜, 보드레벨 신뢰성을 향상시킨다. 더불어, 이러한 트렌치(122)는 전자부품(120)을 고정시키는 봉합재(150)과의 접촉 면적을 증가시키기 때문에, 전자부품(120) 및 봉합재(150) 사이의 밀착력을 향상시킨다.
이하에서는, 일례에 따른 전자부품 패키지(100A)의 각각의 구성에 대하여 보다 자세히 살펴보기로 한다.
전자부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)의 상측은 가공되어 트렌치(122) 형상을 갖는다. 상술한 바와 같이, 이를 통하여 전자부품(120)의 전체 볼륨을 감소시켜 패키지(100A)의 유효 열팽창계수(CTE)를 높여줄 수 있으며, 봉합재(150)과의 접촉 면적을 증가시킬 수 있다. 트렌치(122) 형상은 특별히 한정되지 않으며 전자부품(120)의 상측의 적어도 일부를 제거하여 울퉁불퉁하게 한 것이면 무방하다. 예를 들면, 이에 한정되는 것은 아니나, 트렌치(122) 형상은 도 5 (a) 및 (b) 에서와 같이 일 방향으로 서로 이격된 복수의 돌출부를 갖는 것일 수 있고, 또는 도 5 (c) 및 (d) 에서와 같이 복수의 방향으로 서로 이격된 복수의 돌출부를 갖는 것일 수 있다. 이때, 돌출부의 형상은, 예를 들면, 이에 한정되는 것은 아니나, 도 5 (a) 및 (b) 에서와 같이 대략 직사각형기둥일 수 있고, 도 5 (c) 에서와 같이 대략 정사각기둥일 수 있으며, 도 5 (d) 에서와 같이 대략 원기둥일 수 있다.
전자부품(120)은 재배선 층(130, 140)과 전기적으로 연결되는 전극패드(120P)를 가진다. 전극패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극패드(120P)는 재배선 층(130, 140)에 의하여 재배선 된다. 전극패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션 층(부호 미도시), 및 전극패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 전극패드(120P)가 형성된 면은 액티브 면(active layer)이 된다.
전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다. 전자부품(120)의 단면에서의 두께는 후술하는 프레임(110)의 단면에서의 두께와 동일하거나 그보다 얇을 수 있다. 이 경우 전자부품(120)의 보호가 보다 용이하다.
재배선 층(130, 140)은 전자부품(120)의 전극패드(120P)를 재배선하기 위한 구성이다. 재배선 층(130, 140)을 통하여 다양한 기능을 가지는 수십 수백의 전극패드(120P)가 재배선 될 수 있으며, 후술하는 접속 단자(165)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선 층(130, 140)은 절연 층(131, 141), 상기 절연 층(131, 141) 상에 각각 배치된 배선 패턴(132, 142), 및 상기 절연 층(131, 141)을 각각 관통하는 비아(133, 143)를 포함한다. 일례에 따른 전자부품 패키지(100A)에서는 재배선 층(130, 140)이 복수의 층으로 구성되나, 이에 한정되는 것은 아니며, 경우에 따라서는 하나의 층으로만 구성될 수도 있다. 또한, 반드시 두 층으로 구성되어야 하는 것은 아니며, 이 보다 더 많은 수의 복수의 층으로 구성될 수도 있음은 물론이다.
절연 층(131, 141)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 감광성 절연(Photo Imageble Dielectric: PID) 수지와 같은 감광성 절연 물질을 사용하는 경우 절연 층(131, 141)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 절연 층(131, 141)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 배선 패턴(132, 142)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 배선 패턴(132, 142)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다. 각각의 절연 층(131, 141)은 동일하거나 상이한 절연 물질을 사용할 수 있으며, 동일한 물질을 사용하는 경우, 경우에 따라서는 경계가 불분명할 수 있으나, 반드시 이에 한정되는 것은 아니다.
배선 패턴(132, 142)은 재배선 역할 등을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선 패턴(132, 142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속 단자 패드 등의 역할을 수행할 수 있다. 배선 패턴(132, 142)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 10㎛ 내지 50㎛ 정도일 수 있다.
배선 패턴(132, 142) 중 노출된 배선 패턴(132, 142)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은 그 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
비아(133, 143)는 서로 다른 층에 형성된 배선 패턴(132, 142), 전극패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(133, 143) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(133, 143)는 도전성 물질로 완전히 충전될 수 있고, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 그 기술분야에 공지된 모든 형상이 적용될 수 있다.
봉합재(150)은 전자부품(120)을 보호하기 위한 구성이다. 봉합재(150)은 이를 위하여 전자부품(120)을 캡슐화한다. 캡슐화 형태는 특별히 제한되지 않으며, 예를 들면, 봉합재(150)은 전자부품(120)의 상측을 덮으며, 그 주위를 둘러싸는 것일 수 있다. 봉합재(150)의 구체적인 재료는 특별히 한정되는 않는다. 예를 들면, 그 재료로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 재료를 사용할 수 있음은 물론이다.
봉합재(150)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
일례에 따른 전자부품 패키지(100A)는 전자부품(120)의 상측 표면에 배치된 금속 층(Metal Layer, 121); 을 더 포함할 수 있다. 금속 층(121)은 전자부품(120)의 방열 및/또는 전자파 차단을 구현하기 위한 구성으로, 이를 통하여 전자부품(120)에서 발생하는 열이 효과적으로 방출될 수 있으며, 전자파가 보다 효과적으로 차단될 수 있다. 특히, 일례에 따른 패키지(100A)는 전자부품(120)의 상측에 트렌치(122)가 형성된바, 금속 층(121)이 상측 표면에 배치되는 면적이 통상의 경우보다 증가하며, 그 결과 방열 효과 및/또는 전자파 차단 효과가 보다 우수하다. 금속 층(121)의 재료는 열 전도율이 높은 금속이면 특별한 제한이 없으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있다.
일례에 따른 전자부품 패키지(100A)는 프레임(Frame, 110); 을 더 포함할 수 있다. 프레임(110)은 패키지(100A)에 강성을 부여하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 또한, 프레임(110)은 보다 넓은 라우팅 영역을 제공할 수 있다. 프레임(110)은 상면 및 상기 상면과 마주보는 하면을 가지며, 이때 관통 홀이 상기 상면과 하면 사이를 관통하도록 형성될 수 있다. 관통 홀 내에는 전자부품(120)이 프레임(110)과 소정거리 이격되어 배치될 수 있으며, 그 결과 전자부품(120)의 측면 주위는 프레임(110)에 의하여 둘러싸일 수 있다. 프레임(110) 및 전자부품(120) 사이의 공간은 봉합재(150)에 의하여 채워질 수 있다.
프레임(110)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 봉합재 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다. 프레임(110)은 강성 유지를 위하여 적어도 봉합재(150) 보다 엘라스틱 모듈러스가 클 수 있다. 프레임(110)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라, 예컨대 100㎛ 내지 500㎛ 정도일 수 있다.
일례에 따른 전자부품 패키지(100A)는 프레임(110)의 상면 및 하면을 관통하는 관통 배선(Through Wiring, 115); 및 프레임(110)의 상면 및 하면 상에 각각 배치된 배선 패턴(112A, 112B); 를 더 포함할 수 있다. 관통 배선(115)은 서로 다른 층에 배치된 배선 패턴(112A, 112B)을 전기적으로 연결시키기 역할을 수행한다. 배선 패턴(112A, 112B)은 마찬가지로 전자부품(120)의 전극패드(120P)의 재배선의 역할을 수행한다.
관통 배선(115)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통 배선(115)을 통하여 전자부품(120)의 좌, 우 측면을 통해 상, 하측의 전기적 연결이 가능해지고, 이에 따라 공간 활용도를 극대화할 수 있으며, 3차원 구조에서의 연결을 통해 패키지 온 패키지(Package on Package: PoP)등에 적용이 가능해 짐에 따라 다양한 모듈이나 패키지 응용 제품군에 확대 적용이 가능해 진다.
관통 배선(115)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 관통 배선(115)은 배선 패턴(112A, 112B) 중에서 관통 배선의 패드 역할을 수행하는 패드 패턴과 접속한다. 관통 배선(115)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 프레임(110)의 재료로 금속을 사용하는 경우, 예를 들면, Fe-Ni계 합금 등을 사용하는 경우에는, 관통 배선(115)이나 배선 패턴(112A, 112B)과의 전기적 절연을 위하여 금속과 관통 배선(115) 및/또는 배선 패턴(112A, 112B) 사이에는 절연 재료를 배치할 수 있다.
배선 패턴(112A, 112B)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선 패턴(112A, 112B)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴, 본드 핑거(BF) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴, 본드 핑거(BF) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 관통 배선 패드, 접속 단자 패드 등의 역할을 수행할 수도 있다. 배선 패턴(112A, 112B)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 배선 패턴(112A, 112B)은 경우에 따라서는 재배선 기능을 수행하지 않는 더미 패턴일 수도 있다.
일례에 따른 전자부품 패키지(100A)는 프레임(110)의 상면 및 하면 상에 각각 배치된 절연 층(Insulating Layer, 111A, 111B); 을 더 포함할 수 있다. 절연 층(111A, 111B)은 전자부품(120)의 배치 전에 보다 많은 배선 패턴을 형성하기 위한 것이다. 절연 층(111A, 111B)의 수가 늘어날수록 해당 층 상에 보다 많은 배선 패턴을 형성하여 재배선 층(130, 140)의 층 수를 줄일 수 있다. 그 결과 전자부품(120) 배치 후 재배선 층(130, 140) 형성 과정에서 발생하는 불량에 따라 전자부품(120)을 사용하지 못하는 확률이 줄어든다. 즉, 전자부품(120) 배치 후의 공정 불량에 따른 수율 저하의 문제를 방지할 수 있다. 절연 층(111A, 111B)에도 이들을 관통하는 관통 홀이 형성될 수 있으며, 이는 프레임(110)을 관통하는 관통 홀과 일체화될 수 있다. 이 경우, 전자부품(120)은 일체화된 관통 홀 내부에 배치될 수 있다. 절연 층(111A, 111B)에도 배선 패턴(114) 및 비아(113) 등이 배치될 수 있다.
절연 층(111A, 111B)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 감광성 절연 수지와 같은 감광성 절연 물질을 사용하는 경우 절연 층(111A, 111B)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 절연 층(111A, 111B)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 배선 패턴(112A, 112B)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 배선 패턴(112A, 112B)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다. 각각의 절연 층(111A, 111B)은 동일하거나 상이한 절연 물질을 포함할 수 있다. 또한, 절연 층(111A, 111B)은 대략 동일하거나 또는 상이한 두께를 가질 수 있다. 절연 층(111A, 111B)의 물질이 동일하고, 두께가 대략 동일하며, 그 층 수가 동일한 경우, 프레임(110)을 기준으로 서로 대칭이 될 수 있는바, 휨 제어에 보다 용이할 수 있다.
절연 층(111A)은 배선 패턴(112A)의 일부를 노출시키는 오프닝(151)을 가질 수 있다. 이때, 오프닝(151)은 절연 층(111A) 뿐만 아니라 봉합재(150)에도 형성될 수 있다. 즉, 오프닝(151)은 절연 층(111A) 및 봉합재(150)의 적어도 일부를 동시에 관통하는 것일 수 있다. 오프닝(151)에 의하여 노출되는 배선 패턴(112A)은 전자부품 패키지(100A) 상에 배치된 다른 전자부품이나 패키지 등과의 연결을 위한 와이어 본딩용 패드일 수 있다.
일례에 따른 전자부품 패키지(100A)는 프레임(110)의 관통 홀 내벽에 배치된 금속 층(Metal Layer, 117); 을 더 포함할 수 있다. 금속 층(117)은 마찬가지로 전자부품(120)의 방열 및/또는 전자파 차단을 구현하기 위한 구성으로, 이를 통하여 전자부품(120)에서 발생하는 열이 효과적으로 방출될 수 있으며, 전자파가 보다 효과적으로 차단될 수 있다. 프레임(110)의 상면 및 하면에 절연 층(111A, 111B)이 배치된 경우에는, 해당 절연 층(111A, 111B)의 관통 홀의 내벽에도 금속 층(117)이 배치될 수 있다. 즉, 금속 층(117)은 일체화된 관통 홀 내벽에 배치될 수 있다. 금속 층(117)의 재료는 마찬가지로 열 전도율이 높은 금속이면 특별한 제한이 없으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있다.
일례에 따른 전자부품 패키지(100A)는 재배선 층(130, 140) 하측에 배치되며 오프닝(161)을 갖는 외부 층(Outer Layer, 160); 및 오프닝(161) 내에 배치된 접속 단자(Connection Terminal, 165); 를 더 포함할 수 있다. 외부 층(160)은 재배선 층(130, 140)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 외부 층(160)은 재배선 층(140)의 배선 패턴(1142) 중 적어도 일부를 노출시키는 오프닝(161)를 갖는다. 오프닝(161)는 배선 패턴(142)의 일부의 일면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다. 접속 단자(165)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 접속 단자(165)를 통하여 전자기기의 메인 보드에 실장 된다. 접속 단자(165)는 오프닝(161)에 배치되며, 오프닝(161)를 통하여 노출된 배선 패턴(142)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
외부 층(160)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 재배선 층(130, 140)의 절연 층(131, 141)과 동일한 물질, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 외부 층(160)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
접속 단자(165)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속 단자(165)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자(165)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속 단자(165) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
접속 단자(165)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속 단자(165)의 수는 전자부품(120)의 전극패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 6은 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 6 (a) 를 참조하면, 하측에 전극패드(120P)를 갖는 전자부품(120)을 준비한다. 도 6 (b) 를 참조하면, 전자부품(120)의 상측을 가공하여 트렌치(122)를 형성한다. 도 6 (c) 를 참조하면, 전자부품(120)의 트렌치(122)가 형성된 상측 표면에 금속 층(121)을 형성한다. 도 6 (d) 를 참조하면, 트렌치(122) 및 금속 층(121)이 형성된 전자부품(120)을 패키징 한다.
이하에서는, 각각의 단계에 대하여 보다 자세히 살펴보기로 한다. 다만, 상술한 내용과 중복되는 내용은 생략한다.
전자부품(120)은 상술한 바와 같이, 예를 들면, 패키징 되지 않은 집적회로일 수 있다. 집적회로는 상술한 바와 같이, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
트렌치(122) 가공은 전자부품(120)의 상측 일부를 제거하는 방법으로 수행할 수 있다. 이때, 전자부품(120)의 상측 일부를 제거하는 방법은 공지의 방법을 이용할 수 있다. 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통 홀 내의 수지 스미어를 제거할 수 있다. 트렌치(122)의 사이즈나 모양 등은 특별히 한정되지 않는다.
금속 층(121) 형성 방법은 공지의 방법을 이용할 수 있으며, 예를 들면, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)의 패키징은 패키지의 형태에 따라서 달라질 수 있다. 일례에 따른 전자부품 패키지(100A)의 경우는, 먼저 프레임(110)을 준비하고, 그 후 관통 배선(115), 배선 패턴(112A, 112B) 등을 형성한다. 그 후, 절연 층(111A, 111B)을 형성하고, 기타 배선 패턴, 비아 등을 형성한다. 또한, 일체화된 관통 홀 및 금속 층(117)을 형성한다. 그 후, 일체화된 관통 홀 내부에 전자부품(120)을 배치한다. 그 후, 봉합재(150)을 형성한다. 그 후, 재배선 층(130, 140), 외부 층(160), 접속 단자(165) 등을 형성한다.
프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다. 즉, 대용량 사이즈의 프레임(110)를 준비한 후 후술하는 과정을 통하여 복수의 전자부품 패키지(100)를 제조하고, 그 후 소잉(Sawing) 공정 등을 통하여 개별적인 패키지로 싱귤레이션 할 수 있다. 프레임(110)에는 우수한 정합성(Pick-and-Place: P&P)을 위한 기준 마크(fiducial mark)가 있을 수 있으며, 이를 통하여 전자부품(120)의 실장 위치를 보다 명확히 할 수 있는바 제작의 완성도를 높일 수 있다. 이 외에, 상술한 내용과 중복되는 내용은 생략한다.
관통 배선(115)은 공지의 방법으로 형성할 수 있다. 예를 들면, 기계적 드릴 및/또는 레이저 드릴 등을 사용하여 관통 배선을 위한 홀을 형성한 후, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 또한, 배선 패턴(112A, 112B) 역시 공지의 방법으로 형성할 수 있다. 예를 들면, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
절연 층(111A, 111B)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다. 기타 배선 패턴, 비아 등의 형성 방법은 상술한 바와 동일하다.
관통 홀을 형성하는 방법은 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 관통 홀을 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통 홀 내의 수지 스미어를 제거한다. 관통 홀의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다. 이 외에, 상술한 내용과 중복되는 내용은 생략한다.
전자부품(120)을 배치하는 방법은 점착 필름을 이용할 수 있으며, 예를 들면, 절연층(111B) 하측에 점착 필름을 부착하고, 일체화된 관통 홀을 통하여 노출되는 공간에 전자 부품을 부착하는 방법으로 수행될 수 있다. 점착 필름은 봉합재(150)을 형성한 후 재배선 층(130, 140)을 형성하기 전에 제거한다. 전자부품(120)은 전극패드(120P)가 하측을 향하도록 페이스-다운(face-down) 형태로 배치된다.
봉합재(150)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 봉합재(150)을 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 봉합재(150)은 전자부품(120)을 고정시키게 된다. 따라서, 후속 공정에서의 전자부품(120)이 이동하는 문제를 최소화할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 이 외에, 상술한 내용과 중복되는 내용은 생략한다.
재배선 층(130, 140)은 절연 층(131, 141)을 형성한 후, 절연 층(131, 141)에 배선 패턴(132, 142) 및 비아 (133, 143)을 형성하는 방법으로 형성할 수 있다. 절연 층(131, 141), 배선 패턴(132, 142), 비아(133, 143) 등을 형성하는 방법은 상술한 바와 같은 공지의 방법을 이용할 수 있다.
외부 층(160)은 전구체를 라미네이션 한 후 경화시키는 방법, 외부 층(160) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 오프닝(161)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 또는 포토 리소그래피 공법으로 형성할 수 도 있다. 접속 단자(165)의 형성 방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 그 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속 단자(165)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속 단자(165)의 일부는 외부 층(160)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 일례에 따른 전자부품 패키지(100A)와 달리 전자부품(120)이 캡슐화되는 영역에 관통 홀을 갖는 프레임(110) 만을 가지며, 프레임(110)의 관통 홀 내벽 및 프레임(110)의 상면 및 하면에 금속 층(117, 117A, 117B)이 배치된다. 각각의 구성에 대한 내용은 상술한 내용과 중복되는바 생략한다.
도 8은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100C) 역시 일례에 따른 전자부품 패키지(100A)와 달리 전자부품(120)이 캡슐화되는 영역에 관통 홀을 갖는 프레임(110) 만을 가지며, 프레임(110)의 관통 홀 내벽에는 금속 층(117)이 배치되고, 상면 및 하면에는 배선 패턴(112A, 112B)이 배치된다. 또한, 프레임(110)을 관통하는 관통 배선(115)를 가진다. 또한, 봉합재(150)은 배선 패턴(112A) 중 일부를 노출시키는 오프닝(151)을 가지며, 오프닝(151)에는 접속 단자(155)가 배치된다. 접속 단자(155)는 전자부품 패키지(100C)의 상에 다른 전자부품 패키지 등이 적층되는 경우, 전기적인 경로를 제공한다. 각각의 구성에 대한 내용은 상술한 내용과 중복되는바 생략한다.
도 9는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100D)는 일례에 따른 전자부품 패키지(100A)와 달리 전자부품(120)이 캡슐화되는 영역에 전자부품(120) 만이 배치된다. 즉, 다른 일례에 따른 전자부품 패키지(100D)에서와 같이 소위 웨이퍼 레벨 패키지 형태에도 본 개시의 내용이 적용될 수 있다. 각각의 구성에 대한 내용은 상술한 내용과 중복되는바 생략한다.
도 10은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100E) 역시 일례에 따른 전자부품 패키지(100A)와 달리 전자부품(120)이 캡슐화되는 영역에 전자부품(120) 만이 배치된다. 다만, 봉합재(150)을 관통하는 관통 배선(115)을 포함한다. 즉, 다른 일례에 따른 전자부품 패키지(100E)에서와 같이 소위 패키지 온 패키지 타입의 웨이퍼 레벨 패키지 형태에도 본 개시의 내용이 적용될 수 있다. 각각의 구성에 대한 내용은 상술한 내용과 중복되는바 생략한다.
한편, 본 개시에서 연결된다는 의미는 직접 연결되는 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결되는 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다.
또한, 본 개시에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
또한, 본 개시에서 사용된 일례라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
또한, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
100A ~ 100E: 전자부품 패키지 110: 프레임
111A, 111B, 131, 141: 절연 층 113, 133, 143: 비아
114, 112A, 112B, 132, 142: 배선 패턴 115: 관통 배선
120: 전자부품 120P: 전극패드
121, 117, 117A, 117B: 금속 층 122: 트렌치
130, 140: 재배선 층 150: 봉합재
160: 외부 층 151, 161: 오프닝
155, 165: 접속 단자

Claims (19)

  1. 관통 홀을 갖는 프레임;
    상기 프레임의 관통 홀 내에 배치된 전자부품;
    상기 프레임 및 상기 전자부품의 일측에 배치된 재배선 층;
    상기 프레임의 관통 홀의 내벽에 배치된 금속 층; 및
    상기 전자부품 및 상기 프레임을 봉합하고, 상기 전자부품 및 상기 프레임의 관통 홀의 내벽 사이의 공간 적어도 일부를 채우는 봉합재; 을 포함하며,
    상기 전자부품은 일측에 트렌치가 형성된,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 트렌치는 상기 전자부품의 몸체로부터 돌출된 것이며, 상기 전자부품과 동일한 재료로 일체로 형성되는,
    전자부품 패키지.
  3. 제 1 항에 있어서,
    상기 전자부품은 상기 트렌치에 의하여 일측에 복수의 돌출부를 갖는,
    전자부품 패키지.
  4. 제 3 항에 있어서,
    상기 돌출부의 형상은 정사각기둥, 직사각기둥, 또는 원기둥인,
    전자부품 패키지.
  5. 제 1 항에 있어서,
    상기 전자부품의 상기 트렌치는 상기 봉합재로 커버되는,
    전자부품 패키지.
  6. 제 1 항에 있어서,
    상기 전자부품은 타측에 전극패드를 갖는 집적회로이며,
    상기 집적회로는 상기 전극패드가 상기 재배선 층을 향하도록 배치된,
    전자부품 패키지.
  7. 제 1 항에 있어서,
    상기 전자부품의 상기 트렌치가 형성된 일측 표면에 배치된 금속 층; 을 더 포함하는,
    전자부품 패키지.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 프레임을 관통하는 관통 배선; 및
    상기 프레임의 마주보는 양면 상에 배치된 배선 패턴; 을 더 포함하는,
    전자부품 패키지.
  10. 제 9 항에 있어서,
    상기 프레임의 마주보는 양면 상에 배치된 절연 층; 을 더 포함하며,
    상기 절연 층 중 하나는 상기 배선 패턴을 노출시키는 오프닝을 갖는,
    전자부품 패키지.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 재배선 층의 일측에 배치되며 오프닝을 갖는 외부 층; 및
    상기 오프닝 내에 배치된 접속 단자; 를 더 포함하는,
    전자부품 패키지.
  13. 관통 홀을 갖는 프레임을 준비하는 단계;
    전자부품을 준비하는 단계;
    상기 전자부품의 일측의 일부를 제거하여 트렌치를 형성하는 단계;
    상기 프레임의 관통 홀의 내벽에 금속층을 형성하는 단계;
    상기 전자부품을 상기 프레임의 관통 홀 내에 배치하고, 상기 전자부품의 상기 일측을 봉합재로 봉합하는 단계; 및
    상기 전자부품의 타측에 재배선 층을 형성하는 단계; 를 포함하는,
    전자부품 패키지의 제조방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 트렌치를 가공하는 단계 후에,
    상기 전자부품의 상기 트렌치가 형성된 일측 표면에 금속 층을 형성하는 단계; 를 더 포함하는,
    전자부품 패키지의 제조방법.
  16. 삭제
  17. 재배선층;
    상기 재배선층 상에 배치되며, 바디부 및 상기 바디부로부터 돌출되어 형성된 트렌치를 포함하는 전자부품;
    상기 트렌치의 측면에 각각 배치되는 복수의 금속층; 및
    상기 전자부품을 봉합하며, 상기 복수의 금속층 사이의 공간을 채우는 봉합재; 를 포함하는,
    전자부품 패키지.
  18. 제17항에 있어서,
    상기 바디부 및 상기 트렌치는 동일한 재료로 일체로 형성되는,
    전자부품 패키지.
  19. 제17항에 있어서,
    상기 전자부품은 타측에 전극패드를 갖는 집적회로이며,
    상기 집적회로는 상기 전극패드가 상기 재배선 층을 향하도록 배치된,
    전자부품 패키지.
KR1020150153734A 2015-11-03 2015-11-03 전자부품 패키지 및 그 제조방법 KR101973426B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150153734A KR101973426B1 (ko) 2015-11-03 2015-11-03 전자부품 패키지 및 그 제조방법
US15/192,634 US9905526B2 (en) 2015-11-03 2016-06-24 Electronic component package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150153734A KR101973426B1 (ko) 2015-11-03 2015-11-03 전자부품 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170051968A KR20170051968A (ko) 2017-05-12
KR101973426B1 true KR101973426B1 (ko) 2019-04-29

Family

ID=58635061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150153734A KR101973426B1 (ko) 2015-11-03 2015-11-03 전자부품 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US9905526B2 (ko)
KR (1) KR101973426B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102038602B1 (ko) * 2017-07-14 2019-10-31 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
KR102022267B1 (ko) * 2017-12-28 2019-09-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
WO2019190676A1 (en) * 2018-03-30 2019-10-03 Applied Materials, Inc. Integrating 3d printing into multi-process fabrication schemes
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
WO2022066250A1 (en) * 2020-09-24 2022-03-31 Hrl Laboratories, Llc Wafer-level integrated micro-structured heat spreaders

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181895A1 (en) * 2004-03-18 2007-08-09 Hideo Nagai Nitride based led with a p-type injection region

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100766022B1 (ko) 2005-12-23 2007-10-11 엘지전자 주식회사 발광 다이오드, 발광 다이오드 패키지 및 발광 다이오드제조 방법
KR101026427B1 (ko) 2009-01-12 2011-04-07 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR101362714B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US9685350B2 (en) * 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181895A1 (en) * 2004-03-18 2007-08-09 Hideo Nagai Nitride based led with a p-type injection region

Also Published As

Publication number Publication date
KR20170051968A (ko) 2017-05-12
US20170125318A1 (en) 2017-05-04
US9905526B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
US11121066B2 (en) Fan-out semiconductor package
US10770418B2 (en) Fan-out semiconductor package
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
US10566289B2 (en) Fan-out semiconductor package and manufacturing method thereof
US10256192B2 (en) Fan-out semiconductor package
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
US10062652B2 (en) Fan-out semiconductor package and method of manufacturing same
KR101933408B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
US10818621B2 (en) Fan-out semiconductor package
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
US11043441B2 (en) Fan-out semiconductor package
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR20170067393A (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR20160123938A (ko) 전자 부품 패키지 및 그 제조 방법
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR20160132749A (ko) 전자부품 패키지 및 그 제조방법
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20200022155A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102003389B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant