JP6521529B2 - 電子部品パッケージ及びパッケージオンパッケージ構造 - Google Patents

Description

本発明は、電子部品パッケージ及びパッケージオンパッケージ構造に関する。

電子部品パッケージとは、電子部品を回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）、例えば、電子機器のメインボードなどに電気的に連結させ、外部の衝撃から電子部品を保護するためのパッケージ技術を意味し、これは、回路基板、例えば、インターポーザ基板内に電子部品を内蔵する埋め込み技術とは区別される。一方、近年、電子部品に関する技術開発の主な傾向の一つは、部品のサイズを縮小することである。これに伴い、パッケージ分野においても、小型電子部品などの需要が急増しており、サイズが小型でありながらも多数のピンを実現することが求められている。

上記のような技術的要求に応えるために提示されたパッケージ技術の一つが、ウェハー上に形成されている電子部品の電極パッドの再配線を用いるウェハーレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ＷＬＰ）である。ウェハーレベルパッケージとしては、ファン−インウェハーレベルパッケージ（ｆａｎ−ｉｎ ＷＬＰ）とファン−アウトウェハーレベルパッケージ（ｆａｎ−ｏｕｔ ＷＬＰ）が挙げられ、特にファン−アウトウェハーレベルパッケージは、サイズが小型でありながらも、多数のピンを実現するのに有用であるため、最近活発に開発されている。

一方、電子部品の性能の向上に伴い、電子部品で発生する熱を効果的に処理することができる放熱構造の重要性がさらに高まっている。また、電子部品パッケージを成す構成要素間の熱膨張係数の差により反りが発生する問題も最小化する必要がある。

本発明の様々な目的の一つは、放熱及び反り特性が向上した電子部品パッケージ及びそれを含むパッケージオンパッケージ構造を提供することにある。

本発明により提案する様々な解決手段のうちの一つは、放熱特性に優れ、且つ反り特性の改善に適した物質、例えば、Ｆｅ−Ｎｉ系合金やセラミック系物質などを用いてパッケージの剛性を補強することができるフレームを導入することである。

本発明の様々な効果のうちの一つとして、放熱及び反り特性が向上した電子部品パッケージ及びそれを含むパッケージオンパッケージ構造を提供することができる。

電子機器システムの例を概略的に示すブロック図である。 電子機器に適用された電子部品パッケージの例を概略的に示す図である。 電子部品パッケージの一例を概略的に示す断面図である。 図３のＩ−Ｉ'線に沿った電子部品パッケージの概略的な切断平面図である。 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図３の電子部品パッケージのフレームの様々な断面を示す図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図７のＩＩ−ＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図１０のＩＩＩ−ＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図１３のＩＶ−ＩＶ'線に沿った電子部品パッケージの概略的な切断平面図である。 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１３の電子部品パッケージの貫通配線の様々な断面を示す図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図１７のＶ−Ｖ'線に沿った電子部品パッケージの概略的な切断平面図である。 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図２０のＶＩ−ＶＩ'線に沿った電子部品パッケージの概略的な切断平面図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図２２のＶＩＩ−ＶＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 図２４のＶＩＩＩ−ＶＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 電子部品パッケージの他の一例を概略的に示す断面図である。 パッケージオンパッケージの一例を概略的に示す断面図である。 パッケージオンパッケージの他の一例を概略的に示す断面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
電子機器

図１は電子機器システムの例を概略的に示すブロック図である。図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。

チップ関連部品１０２０には、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ、アナログ−デジタルコンバーター、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることは勿論である。また、これら部品１０２０が互いに組み合わされてもよい。

ネットワーク関連部品１０３０には、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びその後のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これに限定されるものではなく、これら以外にも、その他の多数の無線または有線標準やプロトコルのうち任意のものが含まれ得ることは勿論である。また、これらの部品１０３０が、上述のチップ関連部品１０２０とともに互いに組み合わされてもよい。

その他の部品１０４０には、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得ることは勿論である。また、これらの部品１０４０が、上述のチップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わされてもよい。

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に連結されているか連結されていない他の部品を含むことができる。この他の部品は、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、バッテリー１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などを含むが、これに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは勿論である。

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）などであることができる。但し、これに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であり得ることは勿論である。

図２は電子機器に適用された電子部品パッケージの例を概略的に示す図である。電子部品パッケージは、上述の種々の電子機器１０００に様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にメインボード１１１０が収容されており、上記メインボード１１１０には種々の電子部品１１２０が物理的及び／または電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／または電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。この際、上記電子部品１１２０の一部は上述のようなチップ関連部品であることができ、電子部品パッケージ１００は、例えば、そのうちアプリケーションプロセッサーであることができるが、これに限定されるものではない。

電子部品パッケージ
図３は電子部品パッケージの一例を概略的に示す断面図である。図４は図３のＩ−Ｉ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、一例による電子部品パッケージ１００Ａは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含む。

フレーム１１０はパッケージ１００Ａを支持するための構成であって、これにより、剛性維持及び厚さ均一性の確保が可能である。フレーム１１０は、上面１１０Ａ及び上記上面１１０Ａと向かい合う下面１１０Ｂを有し、この際、上記貫通孔１１０Ｘが上記上面１１０Ａと下面１１０Ｂとの間を貫通するように形成されることができる。貫通孔１１０Ｘ内には電子部品１２０が配置される。

フレーム１１０は金属またはセラミック系物質を含み、これにより、フレーム１１０と電子部品１２０の熱膨張係数の差が最小化されるため、パッケージ１００Ａの反りが減少することができる。また、金属またはセラミック系物質は、通常のモールディング樹脂やプリプレグなどに比べて熱導電性に優れるため、放熱特性も改善することができる。尚、貫通孔１１０Ｘの形成工程をレーザードリル工程でなくエッチング工程により行うことができるため、異物による不良を根本的に除去することができる。金属またはセラミック系物質としては、剛性及び熱伝導度に優れた合金が用いられることができ、この際、合金としては、少なくとも鉄を含むものが用いられることができ、例えば、Ｆｅ−Ｎｉ系合金（Ｉｎｖａｒ）が用いられることができるが、これに限定されるものではない。また、合金に代えて、ジルコニア系（ＺｒＯ_２）、アルミナ（Ａｌ_２Ｏ_３）系、シリコンカーバイド系（ＳｉＣ）、シリコンナイトライド系（Ｓｉ_３Ｎ_４）物質などのセラミック系物質を用いる場合にも、同一の効果を奏することができる。

フレーム１１０の材料は、熱導電性が１Ｗ／ｍＫ以上、例えば、１０Ｗ／ｍＫ〜１５Ｗ／ｍＫ程度であることができる。通常のモールディング樹脂やプリプレグなどは、熱導電性が１Ｗ／ｍＫ未満であって熱放出において極めて劣るが、熱導電性に優れた金属またはセラミック系物質を含む場合、熱導電性が１Ｗ／ｍＫ以上と高いため、熱放出性が改善する。熱導電性は、当該技術分野において公知の熱伝導率測定装置を用いて測定可能である。

フレーム１１０の材料は、熱膨張係数（ＣＴＥ）が１０ｐｐｍ／℃以下、例えば、１ｐｐｍ／℃〜８ｐｐｍ／℃程度であることができる。電子部品、例えば、集積回路の熱膨張係数が２ｐｐｍ／℃〜３ｐｐｍ／℃程度であるが、通常のモールディング樹脂やプリプレグなどの熱膨張係数が１２ｐｐｍ／℃〜５０ｐｐｍ／℃と高くて、両者の差が大きいため、反りが発生しやすい。一方、金属またはセラミック系物質を含む場合には、熱膨張係数を１０ｐｐｍ／℃以下に低めることができ、その結果、電子部品との熱膨張係数差が最小化され、工程中における反りや最終パッケージ製品の反りが改善することができる。熱膨張係数（ＣＴＥ）は、例えば、１００℃〜４００℃の温度区間でＴＭＡ（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｚｅｒ）などを用いて測定することができる。

フレーム１１０の材料は、弾性係数が１００ＧＰａ以上、例えば、１３０ＧＰａ〜１６０ＧＰａ程度であることができる。通常のモールディング樹脂やプリプレグなどは弾性係数が数十ＧＰａであるため、剛性維持が困難である。一方、１００ＧＰａ以上の弾性係数を有する場合、さらなる剛性の確保が可能であって、工程性が改善し、最終パッケージ製品の反りが改善する。弾性係数は、応力と変形の比を意味し、ＫＳ Ｍ ３００１、ＫＳ Ｍ ５２７−３、ＡＳＴＭ Ｄ８８２などに明示された引張試験により測定することができる。

フレーム１１０の断面における厚さは特に限定されず、電子部品１２０の断面における厚さに応じて設計することができる。例えば、電子部品１２０の種類に応じて、１００μｍ〜５００μｍ程度であることができる。

接合部１１１は、フレーム１１０と絶縁部１５０との接合を容易にする構成である。接合部１１１は、少なくともフレーム１１０と絶縁部１５０との間に配置され、例えば、フレーム１１０の上面１１０Ａ及び／または下面１１０Ｂに形成されることができる。尚、貫通孔１１０Ｘの内壁にも形成されることができる。接合部１１１は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などからなる。したがって、貫通孔１１０Ｘの内壁などに形成された接合部１１１により、パッケージ１００Ａの放熱特性が向上することができる。接合部１１１は、フレーム１１０を形成するための金属またはセラミック系物質より大きい熱導電性を有することができる。

接合部１１１は、再配線層１３０の導電性パターン１３２のうちグランド（ＧＮＤ）パターンの役割を担う再配線パターンと連結されることができる。電子部品１２０から放出された熱は、接合部１１１を経て導電性パターン１３２のうちグランド（ＧＮＤ）パターンに伝導され、パッケージ１００Ａの下部に分散されることができる。グランド（ＧＮＤ）パターンも電磁波遮断機能を担う。但し、必ずしもこれに限定されるものではなく、接合部１１１が再配線層１３０の再配線パターンと連結されていない場合にも、輻射、対流などによって熱が下部に分散されることができる。

電子部品１２０は、種々の能動部品（例えば、ダイオード、真空管、トランジスターなど）または受動部品（例えば、インダクタ、コンデンサ、抵抗器など）であることができる。または、数百〜数百万個以上の素子が一つのチップ内に集積化されている集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）チップであることができる。必要に応じて、集積回路がフリップチップ形態でパッケージされた電子部品であってもよい。集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これに限定されるものではない。

電子部品１２０は、再配線部１３０、１４０と電気的に連結される電極パッド１２０Ｐを含む。電極パッド１２０Ｐは、電子部品１２０を外部と電気的に連結させるための構成であって、その形成物質としては、導電性物質を特に制限なく用いることができる。導電性物質としても、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などを用いることができるが、これに限定されるものではない。電極パッド１２０Ｐは再配線部１３０、１４０により再配線される。電極パッド１２０Ｐは、埋め込まれた形態であってもよく、または突出した形態であってもよい。

電子部品１２０が集積回路である場合には、本体（符号不図示）、パッシベーション層（符号不図示）、及び電極パッド１２０Ｐを有することができる。本体は、例えば、活性ウェハーをベースとして形成されることができ、この場合、母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。パッシベーション層は、本体を外部から保護する機能を担うものであって、例えば、酸化膜または窒化膜などからなってもよく、または酸化膜と窒化膜の二重層からなってもよい。電極パッド１２０Ｐの形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。電極パッド１２０Ｐが形成された面は、活性面（ａｃｔｉｖｅ ｌａｙｅｒ）になる。

電子部品１２０の断面における厚さは特に限定されず、電子部品１２０の種類によって変わり得る。例えば、電子部品が集積回路である場合には、１００μｍ〜４８０μｍ程度であることができるが、これに限定されるものではない。電子部品１２０をフレーム１１０の貫通孔１１０Ｘ内に収容するために、フレーム１１０は貫通孔１１０Ｘによって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を有することができる。何れかの層（ａｎｙ ｌａｙｅｒ）と再配線部１３０、１４０との間の距離は、電子部品１２０の上面とこれと向かい合う電極パッド１２０Ｐが形成された下面との間の距離より小さくてよい。

再配線部１３０、１４０は、電子部品１２０の電極パッド１２０Ｐを再配線するための構成である。再配線部１３０、１４０により、様々な機能を有する数十〜数百個の電極パッド１２０Ｐが再配線されることができ、後述する第１外部接続端子１６５を介して、その機能に応じて外部と物理的及び／または電気的に連結されることができる。

再配線部１３０、１４０は、絶縁層１３１、１４１と、上記絶縁層１３１、１４１上に配置される導電性パターン１３２、１４２と、上記絶縁層１３１、１４１を貫通する導電性ビア１３３、１４３と、を含む再配線層１３０、１４０で構成される。一例による電子部品パッケージ１００Ａでは、再配線部１３０、１４０が複数の再配線層１３０、１４０で構成されているが、これに限定されるものではなく、図面に図示したものと異なって、単層の再配線層で構成されることもできる。また、設計事項に応じて、より多くの層を有する複数の再配線層で構成されることもできる。

絶縁層１３１、１４１の物質としては絶縁物質が用いられることができ、この際、絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）樹脂などが用いられることができる。ＰＩＤ樹脂などの感光性絶縁物質を用いる場合、絶縁層１３１、１４１をより薄く形成することができ、ファインピッチを容易に実現することができる。絶縁層１３１、１４１の物質は、互いに同一であってもよく、必要に応じて、互いに異なってもよい。絶縁層１３１、１４１の厚さも特に限定されず、例えば、それぞれ導電性パターン１３２、１４２を除いた厚さが５μｍ〜２０μｍ程度であり、導電性パターン１３２、１４２の厚さを考慮すると１５μｍ〜７０μｍ程度であることができる。

導電性パターン１３２、１４２は、再配線パターン及び／またはパッドパターンの役割を担うことができ、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。導電性パターン１３２、１４２は、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、再配線パターンとして、グランド（Ｇｒｏｕｎｄ：ＧＮＤ）パターン、パワー（Ｐｏｗｅｒ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどの役割を担うことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、パッドパターンとして、ビアパッド、外部接続端子パッドなどの役割を担うことができる。導電性パターン１３２、１４２の厚さも特に限定されず、例えば、それぞれ１０μｍ〜５０μｍ程度であることができる。

導電性パターン１４２のうち露出した導電性パターン１４２には、必要に応じて表面処理層がさらに形成されることができる。上記表面処理層は、当該技術分野において公知のものであれば特に限定されず、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成されることができる。

導電性ビア１３３、１４３は、互いに異なる層に形成された導電性パターン１３２、１４２、電極パッド１２０Ｐなどを電気的に連結させ、その結果、パッケージ１００Ａ内に電気的経路を形成する。導電性ビア１３３、１４３の形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。導電性ビア１３３、１４３も導電性物質で完全に充填されていてもよく、または導電性物質がビアの壁に沿って形成されたものであってもよい。また、その形状としては、下面に向かうほど直径が小さくなるテーパ状、下面に向かうほど直径が大きくなる逆テーパ状、円筒状などの当該技術分野において公知の全ての形状が適用されることができる。

絶縁部１５０は、基本的には電子部品１２０を保護するための構成である。そのために、絶縁部１５０は電子部品１２０を覆う。覆う形態は特に制限されず、電子部品１２０の少なくとも上部を囲む形態であればよい。一例による電子部品パッケージ１００Ａでは、絶縁部１５０がフレーム１１０も覆う。ここで、覆うという概念は、対象構成要素を絶縁部１５０が直接覆う場合だけでなく、対象構成要素と絶縁部１５０との間に別の構成要素があって、対象構成要素に直接接触せず、間接的に覆う場合も含む概念である。すなわち、少なくとも対象構成要素の上部を保護する形態であればよい。例えば、図面に示すように、接合部１１１などがフレーム１１０の上面１１０Ａ及び／または貫通孔１１０Ｘの内壁に形成されている場合にも、絶縁部１５０がフレーム１１０を覆うものと解釈する。一方、絶縁部１５０は、フレーム１１０の貫通孔１１０Ｘ内の残りの空間を満たすことができ、この場合、具体的な物質に応じて、接着剤の役割を担うとともに、電子部品１２０のバックリングを減少させる役割も担うことができる。

絶縁部１５０は、複数の物質からなる複数の層で構成されることができる。例えば、貫通孔１１０Ｘ内の空間を第１絶縁部で満たした後、フレーム１１０及び電子部品１２０を第２絶縁部で覆うことができる。または、第１絶縁部を用いて貫通孔１１０Ｘ内の空間を満たすとともに、所定の厚さでフレーム１１０及び電子部品１２０を覆い、その後、第１絶縁部上に第２絶縁部を所定の厚さでさらに覆う形態で用いることもできる。その他にも様々な形態に応用されることができる。

絶縁部１５０の具体的な物質としては、特に限定されず、例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、同様にエポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、これらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ、ＡＢＦ、ＦＲ−４、ＢＴ、ＰＩＤ樹脂などが用いられることができる。また、ＥＭＣなどの公知のモールディング物質を用いることができることは勿論である。

絶縁部１５０は、フレーム１１０の物質より低い弾性係数を有することができる。例えば、絶縁部１５０の弾性係数は１５ＧＰａ以下、例えば、５０ＭＰａ〜１５ＧＰａ程度であることができる。絶縁部１５０の弾性係数が相対的に小さいほど、電子部品１２０に対するバックリング効果及び応力分散効果により、パッケージ１００Ａの反りを減少させることができる。具体的に、絶縁部１５０が貫通孔１１０Ｘの空間を満たすことにより、電子部品１２０に対するバックリング効果を奏することができ、電子部品１２０をカプセル化することにより、電子部品１２０で発生する応力を分散及び緩和させることができる。但し、弾性係数が小さすぎる場合には、変形が激しくて絶縁部の基本的な役割を担うことができなくなる恐れがある。

絶縁部１５０には、電磁波遮断のために、必要に応じて導電性粒子が含まれることができる。導電性粒子としては、電磁波遮断が可能なものであればいかなるものも用いることができ、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などを用いて形成されることができるが、これは一例に過ぎず、特にこれに限定されるものではない。

絶縁部１５０で満たされた貫通孔１１０Ｘ内の空間の間隔は特に限定されず、通常の技術者が最適化することができる。例えば、１０μｍ〜１５０μｍ程度であることができるが、これに限定されるものではない。

一例による電子部品パッケージ１００Ａは、再配線部１３０、１４０の下部に配置される外部層１６０をさらに含むことができる。外部層１６０は、再配線部１３０、１４０を外部の物理的、化学的損傷などから保護するための構成である。外部層１６０は、再配線部１３０、１４０の再配線層１４０の導電性パターン１４２の少なくとも一部を露出させる第１開口部１６１を有する。第１開口部１６１は、導電性パターン１４２の一部の上面を露出させるが、場合によっては、側面を露出させることもできる。

外部層１６０の物質としては、特に限定されず、例えば、半田レジストを用いることができる。その他にも、再配線部１３０、１４０の絶縁層１３１、１４１と同一の物質、例えば、同一のＰＩＤ樹脂を用いることもできる。外部層１６０は単層であることが一般的であるが、必要に応じて多層で構成されてもよい。

一例による電子部品パッケージ１００Ａは、外部層１６０の再配線層１４０と連結された面と向かい合う反対面を介して外部に露出する第１外部接続端子１６５をさらに含むことができる。第１外部接続端子１６５は、電子部品パッケージ１００Ａを外部と物理的及び／または電気的に連結させるための構成である。例えば、電子部品パッケージ１００Ａは、第１外部接続端子１６５を介して電子機器のメインボードに実装される。第１外部接続端子１６５は第１開口部１６１に配置され、第１開口部１６１を介して露出した導電性パターン１４２と連結される。これにより、電子部品１２０とも電気的に連結される。

第１外部接続端子１６５は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などで形成されることができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。第１外部接続端子１６５は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。第１外部接続端子１６５は多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層からなる場合には、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。

第１外部接続端子１６５の一部はファン−アウト（ｆａｎ−ｏｕｔ）領域に配置される。ファン−アウト（ｆａｎ−ｏｕｔ）領域とは、電子部品が配置されている領域を外れた領域を意味する。すなわち、一例による電子部品パッケージ１００Ａはファン−アウト（ｆａｎ−ｏｕｔ）パッケージである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて信頼性に優れており、多数のＩ／Ｏ端子が実現可能であって、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどに比べて、別の基板がなくても電子機器に実装可能であるため、パッケージの厚さを薄く製造することができ、価格競争力に優れる。

第１外部接続端子１６５の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、第１外部接続端子１６５の数は、電子部品１２０の電極パッド１２０Ｐの数に応じて数十〜数千個であることができ、これに限定されず、それ以上またはそれ以下の数を有してもよい。

図５ａ〜図５ｅは、一例による電子部品パッケージ１００Ａの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ａの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。

図５ａを参照すると、フレーム１１０を準備する。図面において、Ａは、フレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。フレーム１１０のサイズは、大量生産が容易であるように様々なサイズに製作及び活用可能である。すなわち、大型サイズのフレーム１１０を準備し、後述する過程により複数の電子部品パッケージ１００Ａを製造した後、ソーイング（Ｓａｗｉｎｇ）工程により個別のパッケージにシンギュレーションすることができる。フレーム１１０には、優れた整合性（Ｐｉｃｋ−ａｎｄ−Ｐｌａｃｅ：Ｐ＆Ｐ）のための基準マーク（ｆｉｄｕｃｉａｌ ｍａｒｋ）があり、これにより、電子部品１２０の実装位置をより明確にすることができるため、製作の完成度を高めることができる。

図５ｂを参照すると、フレーム１１０を貫通する貫通孔１１０Ｘを形成する。ここで、Ａは、貫通孔１１０Ｘが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。貫通孔１１０Ｘを形成する方法は特に限定されず、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。エッチングにより形成する場合、異物による不良を根本的に除去することができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。

図５ｃを参照すると、フレーム１１０の上面１１０Ａ及び下面１１０Ｂ、貫通孔１１０Ｘの内壁に接合部１１１を形成する。ここで、Ａは、接合部１１１が形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。接合部１１１は、公知の方法で形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどで形成することができる。より具体的には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）、アディティブ（Ａｄｄｉｔｉｖｅ）、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの方法により形成することができるが、これに限定されるものではない。

図５ｄを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。電子部品１２０は、電極パッド１２０Ｐが下部に向かうようにフェイス−ダウン（ｆａｃｅ−ｄｏｗｎ）の形態で配置されるが、これに限定されるものではなく、必要に応じては、フェイス−アップ（ｆａｃｅ−ｕｐ）の形態に配置されることもできる。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。絶縁部１５０は公知の方法で形成することができ、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。硬化により、電子部品１２０が固定される。ラミネート方法としては、例えば、前駆体を高温で所定時間加圧した後、減圧し、室温に冷やすホットプレス工程を行った後、コールドプレス工程で冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。

図５ｅを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。

絶縁層１３１、１４１を形成する方法は、公知の方法が可能であり、例えば、絶縁層１３１、１４１の前駆体をラミネートした後に硬化する方法、絶縁層１３１、１４１の形成物質を塗布した後に硬化する方法などにより形成することができるが、これに限定されるものではない。ラミネート方法としては、例えば、前駆体を高温で一定時間加圧した後、減圧し、室温に冷やすホットプレス工程を行った後、コールドプレス工程で冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。硬化の際には、後工程でフォトリソグラフィ法などを用いるために、完全に硬化されないように乾燥することができる。

導電性パターン１３２、１４２及び導電性ビア１３３、１４３を形成する方法も、公知の方法を用いることができる。先ず、上述の機械的ドリル及び／またはレーザードリルを用いてビアホール（不図示）を形成することができ、絶縁層１３１がＰＩＤ樹脂などを含む場合には、ビアホールをフォトリソグラフィ法で形成してもよい。導電性パターン１３２、１４２及び導電性ビア１３３、１４３は、ドライフィルムパターンを用いて、電解銅めっきまたは無電解銅めっきなどにより形成することができる。

再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。外部層１６０も、外部層１６０の前駆体をラミネートしてから硬化させる方法、外部層１６０の形成物質を塗布してから硬化させる方法などにより形成することができる。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。第１開口部１６１は、機械的ドリル及び／またはレーザードリルを用いて形成してもよく、またはフォトリソグラフィ法で形成してもよい。

外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。第１外部接続端子１６５の形成方法は特に限定されず、その構造や形態に応じて、当該技術分野において公知の方法により形成することができる。第１外部接続端子１６５は、リフロー（ｒｅｆｌｏｗ）により固定されることができ、固定力を強化するために、第１外部接続端子１６５の一部は外部層１６０に埋め込まれ、残りの部分は外部に露出するようにすることで、信頼性を向上させることができる。場合によっては、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ａの購買顧客社で別の工程により形成することができる。

図６は一例による電子部品パッケージ１００Ａにおいて、フレーム１１０の様々な断面形状を示す図である。フレーム１１０の断面形状は、貫通孔１１０Ｘの形成時に、ＣＮＣドリル、打ち抜き法などを用いる場合には、Ａに示すように垂直形状をなし、片面レーザードリル、エッチングなどを用いる場合には、Ｂに示すように斜面形状をなし、両面レーザードリル、エッチングなどを用いる場合には、二重斜面形状をなすことができるが、これに限定されるものではない。

図７は電子部品パッケージの他の一例を概略的に示す断面図である。図８は、図７のＩＩ−ＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｂは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記接合部１１１が、上記フレーム１１０の上面１１０Ａ及び下面１１０Ｂにのみ形成されている。すなわち、貫通孔１１０Ｘの内壁に接合部１１１が延びて配置されていない。他の一例による電子部品パッケージ１００Ｂに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。

図９ａ〜図９ｄは、他の一例による電子部品パッケージ１００Ｂの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｂの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。

図９ａを参照すると、上面１１０Ａ及び下面１１０Ｂに接合部１１１が形成されたフレーム１１０を準備する。ここで、Ａは、接合部１１１が形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。接合部１１１は、フレーム１１０の上面１１０Ａ及び下面１１０Ｂの全面に形成することができる。同様に、フレーム１１０のサイズは、大量生産が容易であるように様々なサイズに製作及び活用可能である。

図９ｂを参照すると、接合部１１１及びフレーム１１０を貫通する貫通孔１１０Ｘを形成する。ここで、Ａは、貫通孔１１０Ｘが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、貫通孔１１０Ｘは、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。

図９ｃを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。絶縁部１５０も、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。

図９ｄを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。場合によって、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ｂの購買顧客社で別の工程により形成することができる。

図１０は電子部品パッケージの他の一例を概略的に示す断面図である。図１１は、図１０のＩＩＩ−ＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｃは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１Ａ、１１１Ｂと、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記接合部１１１Ａ、１１１Ｂが第１接合部１１１Ａ及び第２接合部１１１Ｂを有し、上記第１接合部１１１Ａは上記フレーム１１０の上面１１０Ａ及び下面１１０Ｂに配置され、上記第２接合部１１１Ｂは上記第１接合部１１１Ａ上に配置されて上記貫通孔１１０Ｘの内壁に延びている。他の一例による電子部品パッケージ１００Ｃに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。

図１２ａ〜図１２ｅは、他の一例による電子部品パッケージ１００Ｃの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｃの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。

図１２ａを参照すると、上面１１０Ａ及び下面１１０Ｂに第１接合部１１１Ａが形成されたフレーム１１０を準備する。ここで、Ａは、第１接合部１１１Ａが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。第１接合部１１１Ａは、フレーム１１０の上面１１０Ａ及び下面１１０Ｂの全面に形成することができる。同様に、フレーム１１０のサイズは、大量生産が容易であるように様々なサイズに製作及び活用が可能である。

図１２ｂを参照すると、第１接合部１１１Ａ及びフレーム１１０を貫通する貫通孔１１０Ｘを形成する。ここで、Ａは、貫通孔１１０Ｘが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、貫通孔１１０Ｘは、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。

図１２ｃを参照すると、第１接合部１１１Ａ上及び貫通孔１１０Ｘの内壁に第２接合部１１１Ｂを形成する。その結果、フレーム１１０の上面１１０Ａ及び下面１１０Ｂ上には二つの層の接合部１１１Ａ、１１１Ｂが形成され、貫通孔１１０Ｘの内壁には、単層の接合部１１１Ｂが配置される。ここで、Ａは、第２接合部１１１Ｂが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。第２接合部１１１Ｂも、公知の方法で形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどにより形成することができる。これにより、フレーム１１０の上面１１０Ａまたは下面１１０Ｂに形成された第１及び第２接合部１１１Ａ、１１１Ｂの厚さは、フレーム１１０の貫通孔１１０Ｘの内壁に形成された第２接合部１１１Ｂの厚さより小さくてよい。

図１２ｄを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。絶縁部１５０も、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。

図１２ｅを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。場合によって、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ｃの購買顧客社で別の工程により形成することができる。

図１３は電子部品パッケージの他の一例を概略的に示す断面図である。図１４は、図１３のＩＶ−ＩＶ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｄは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０を貫通する貫通配線１１３と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記フレーム１１０及び／または接合部１１１と貫通配線１１３との間には絶縁物質が配置されている。

フレーム１１０の上面１１０Ａ及び下面１１０Ｂを貫通する貫通配線１１３は、互いに異なる層に配置された導電性パターンを電気的に連結させる役割をし、その形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。貫通配線１１３の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。貫通配線１１３とフレーム１１０及び／または接合部１１１との電気的絶縁のために、その間に絶縁物質が介在しており、絶縁物質は、図面に示すように絶縁部１５０と同一の物質であってもよく、またはこれと異なって、追加配置した異なる絶縁物質であってもよい。

他の一例による電子部品パッケージ１００Ｄは、上記絶縁部１５０上に配置される外側導電性パターン１５２をさらに含むことができる。絶縁部１５０上に配置される外側導電性パターン１５２は、再配線パターン及び／またはパッドパターンの役割を担うことができ、その形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。具体的な例は上述のとおりである。外側導電性パターン１５２は、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、再配線パターンとして、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターン、信号（Ｓ）パターンなどの役割を担うことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、パッドパターンとして、ビアパッド、外部接続端子パッドなどの役割を担うことができる。絶縁部１５０上の全面に外側導電性パターン１５２を配置することができ、第２外部接続端子１７５も、これに応じて、後述するカバー層１７０の全面に配置することができ、様々な設計が可能である。外側導電性パターン１５２の厚さも特に限定されず、例えば、それぞれ１０μｍ〜５０μｍ程度であることができる。外側導電性パターン１５２のうち露出した外側導電性パターン１５２には、必要に応じて表面処理層がさらに形成されることができる。上記表面処理層は、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成されることができる。

他の一例による電子部品パッケージ１００Ｄは、絶縁部１５０の上部に配置されるカバー層１７０をさらに含むことができる。カバー層１７０は、絶縁部１５０や外側導電性パターン１５２などを外部の物理的、化学的損傷などから保護するための構成である。カバー層１７０は、絶縁部１５０上に配置された外側導電性パターン１５２の少なくとも一部を露出させる第２開口部１７１を有する。第２開口部１７１は、外側導電性パターン１５２の一部の上面を露出させるが、場合によっては、側面を露出させることもできる。カバー層１７０の物質としては特に限定されず、例えば、半田レジストを用いることができる。その他にも、様々なＰＩＤ樹脂を用いることができる。カバー層１７０は、必要に応じて多層で構成されてもよい。

他の一例による電子部品パッケージ１００Ｄは、カバー層１７０の第２開口部１７１に配置される第２外部接続端子１７５をさらに含むことができる。第２外部接続端子１７５は、第２開口部１７１に配置され、第２開口部１７１を介して露出した外側導電性パターン１５２と連結される。第２外部接続端子１７５は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などで形成されることができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。第２外部接続端子１７５は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。第２外部接続端子１７５は、多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層からなる場合には、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。他の一例による電子部品パッケージ１００Ｄに含まれる他のそれぞれの構成についての説明は、上述の内容と重複するため省略する。

図１５ａ〜図１５ｆは、一例による電子部品パッケージ１００Ｄの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｄの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。

図１５ａを参照すると、フレーム１１０を準備する。ここで、Ａは、フレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、フレーム１１０のサイズは、大量生産が容易であるように、様々なサイズに製作及び活用が可能である。また、フレーム１１０には、優れた整合性（Ｐｉｃｋ−ａｎｄ−Ｐｌａｃｅ：Ｐ＆Ｐ）のための基準マーク（ｆｉｄｕｃｉａｌ ｍａｒｋ）があることができる。

図１５ｂを参照すると、フレーム１１０を貫通する貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成する。ここで、Ａは、貫通孔１１０Ｘ及び貫通孔１１０Ｙが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成する方法は、特に限定されず、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。貫通孔１１０Ｙのサイズや形状などは、形成しようとする貫通配線１１３のサイズや形状、数などに応じて設計する。

図１５ｃを参照すると、フレーム１１０の上面１１０Ａ及び下面１１０Ｂ、貫通孔１１０Ｘ及び貫通孔１１０Ｙの内壁に接合部１１１を形成する。ここで、Ａは、接合部１１１が形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、接合部１１１は公知の方法で形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどにより形成することができる。

図１５ｄを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ及び貫通孔１１０Ｙ内の空間を満たす。絶縁部１５０は公知の方法により形成することができ、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。

図１５ｅを参照すると、貫通孔１１０Ｙ内に貫通配線１１３を形成する。具体的に、貫通孔１１０Ｙ内にそれより小さい直径の貫通孔（不図示）を形成した後、導電性物質を満たすことで貫通配線１１３を形成する。貫通配線１１３は、公知の方法により形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどにより形成することができる。より具体的には、ＣＶＤ、ＰＶＤ、スパッタリング、サブトラクティブ、アディティブ、ＳＡＰ、ＭＳＡＰなどの方法を用いて形成することができるが、これに限定されるものではない。

図１５ｆを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。また、絶縁部１５０上に外側導電性パターン１５２を形成する。その後、絶縁部１５０の上部にカバー層１７０を形成する。その後、カバー層１７０に、導電性パターン１４２の少なくとも一部が露出するように第２開口部１７１を形成する。カバー層１７０の第２開口部１７１を形成した後、第２開口部１７１に配置される第２外部接続端子１７５を形成する。外側導電性パターン１５２、カバー層１７０、第２開口部１７１、第２外部接続端子１７５の形成方法は、導電性パターン１３２、１４２、外部層１６０、第１開口部１６１、第１外部接続端子１６５の形成方法とその説明が重複するため省略する。場合によって、カバー層１７０の第２開口部１７１に配置される第２外部接続端子１７５のみを形成することができ、外部層１６０には第１開口部１６１のみを形成し、第１開口部１６１に配置される第１外部接続端子１６５は、必要に応じてパッケージ１００Ｄの購買顧客社で別の工程により形成することができる。

一方、上述の例示と異なって、他の一例によるパッケージ１００Ｂの製造方法を参照して、先ず、上面１１０Ａ及び下面１１０Ｂに接合部１１１が形成されたフレーム１１０を準備した後、貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成することも可能であり、この場合、製造されるパッケージは、貫通孔１１０Ｘ及び貫通孔１１０Ｙの内壁には接合部１１１が配置されていない形態を有することができる。

また、上述の例示と異なって、他の一例によるパッケージ１００Ｃの製造方法を参照して、上面１１０Ａ及び下面１１０Ｂに第１接合部１１１Ａが形成されたフレーム１１０を準備した後、貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成し、さらに第２接合部１１１Ｂをめっきする場合、製造されるパッケージは、フレーム１１０の上面１１０Ａ及び下面１１０Ｂには二つの層の接合部１１１Ａ、１１１Ｂが形成され、貫通孔１１０Ｘ及び貫通孔１１０Ｙの内壁には単層の接合部１１１Ｂが形成されている形態を有することができる。

図１６は一例による電子部品パッケージ１００Ｄにおいて、貫通配線１１３の様々な断面形状を示す図である。貫通配線１１３の断面形状は、貫通孔１１０Ｙ内の小さい貫通孔（不図示）の形成時に、ＣＮＣドリル、打ち抜き法などを用いる場合には、Ａに示すように垂直形状をなし、片面レーザードリル、エッチングなどを用いる場合には、Ｂに示すように斜面形状をなし、両面レーザードリル、エッチングなどを用いる場合には、二重斜面形状をなすことができるが、これに限定されるものではない。

図１７は電子部品パッケージの他の一例を概略的に示す断面図である。図１８は、図１７のＶ−Ｖ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｅは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記絶縁部１５０が、さらに上記フレーム１１０の外側側部を囲む。このようにフレーム１１０が絶縁部１５０により囲まれると、フレーム１１０が外部に露出しないため、酸化防止などの信頼性向上を図ることができる。他の一例による電子部品パッケージ１００Ｅに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。

図１９ａ〜図１９ｄは、一例による電子部品パッケージ１００Ｅの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｅの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。

図１９ａを参照すると、上面１１０Ａ及び下面１１０Ｂに接合部１１１が形成されたフレーム１１０を準備する。そして、フレーム１１０の下面１１０Ｂに配置された接合部１１１に、粘着性高分子層１９０を付着させる。接合部１１１は、フレーム１１０の上面１１０Ａ及び下面１１０Ｂの全面に形成することができる。同様に、フレーム１１０のサイズは、大量生産が容易であるように、様々なサイズに製作及び活用が可能である。

図１９ｂを参照すると、接合部１１１及びフレーム１１０を貫通する貫通孔１１０Ｘ及びダミー孔１１０Ｚを形成する。ダミー孔１１０Ｚは、貫通孔１１０Ｘを有するフレーム１１０を囲むように形成する。貫通孔１１０Ｘ及びダミー孔１１０Ｚの形成方法は特に限定されず、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘ及びダミー孔１１０Ｚのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。

図１９ｃを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。粘着性高分子層１９０は剥離する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。さらに、フレーム１１０が外部に露出しないように、フレーム１１０の外側側部を囲む。絶縁部１５０も、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。

図１９ｄを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。場合によって、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ｅの購買顧客社で別の工程により形成することができる。

一方、上述の例示と異なって、一例によるパッケージ１００Ａの製造方法を参照して、先ず、フレーム１１０に貫通孔１１０Ｘ及びダミー孔１１０Ｚを形成した後、接合部１１１をめっきし、絶縁部１５０を形成する場合、製造されるパッケージは、貫通孔１１０Ｘ及びダミー孔１１０Ｚの内壁に接合部１１１が延びて配置されている形態を有することができる。

また、上述の例示と異なって、他の一例によるパッケージ１００Ｃの製造方法を参照して、上面１１０Ａ及び下面１１０Ｂに第１接合部１１１Ａが形成されたフレーム１１０に貫通孔１１０Ｘ及びダミー孔１１０Ｚを形成した後、さらに第２接合部１１１Ｂをめっきする場合、製造されるパッケージは、フレーム１１０の上面１１０Ａ及び下面１１０Ｂには二つの層の接合部１１１Ａ、１１１Ｂが形成され、貫通孔１１０Ｘ及びダミー孔１１０Ｚの内壁には単層の接合部１１１Ｂが形成されている形態を有することができる。

図２０は電子部品パッケージの他の一例を概略的に示す断面図である。図２１は、図２０のＶＩ−ＶＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｆは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０、１２２と、上記フレーム１１０及び上記電子部品１２０、１２２の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２２の下部に配置された再配線部１３０、１４０と、を含み、上記電子部品１２０、１２２が複数個である。

複数の電子部品１２０、１２２は、互いに同一であってもよく、互いに異なってもよい。複数の電子部品１２０、１２２は、それぞれ再配線部１３０、１４０と電気的に連結される電極パッド１２０Ｐ、１２２Ｐを有する。電極パッド１２０Ｐ、１２２Ｐは、それぞれ再配線部１３０、１４０により再配線される。複数の電子部品１２０、１２２の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、複数の電子部品１２０、１２２の数は、図面に示すように２個であることができるが、これに限定されず、３個、４個などそれ以上がさらに配置され得ることは勿論である。他の一例による電子部品パッケージ１００Ｆに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｆの製造方法は、複数の電子部品１２０、１２２を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なり、他の一例による電子部品パッケージ１００Ｆの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｅの特徴的な形態が適用された形態に変形され得ることは勿論である。

図２２は電子部品パッケージの他の一例を概略的に示す断面図である。図２３は、図２２のＶＩＩ−ＶＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｇは、貫通孔１１０Ｘ１、１１０Ｘ２を有するフレーム１１０と、上記貫通孔１１０Ｘ１、１１０Ｘ２内に配置された電子部品１２０、１２２と、上記フレーム１１０及び上記電子部品１２０、１２２の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２２の下部に配置された再配線部１３０、１４０と、を含み、上記貫通孔１１０Ｘ１、１１０Ｘ２が複数個であり、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２内にそれぞれの電子部品１２０、１２２が配置される。

複数の貫通孔１１０Ｘ１、１１０Ｘ２の面積や形状などは、互いに同一であってもよく、互いに異なってもよい。また、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２に配置される電子部品１２０、１２２も、互いに同一であってもよく、互いに異なってもよい。複数の貫通孔１１０Ｘ１、１１０Ｘ２及びこれらにそれぞれ配置される電子部品１２０、１２２の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、複数の貫通孔１１０Ｘ１、１１０Ｘ２の数は、図面に示すように２個であることができるが、これに限定されず、３個、４個などそれ以上であり得ることは勿論である。また、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２内に配置される電子部品１２０、１２２は、図面に示すように１個であることができるが、これに限定されず、２個、３個などとそれ以上であり得ることは勿論である。他の一例による電子部品パッケージ１００Ｇに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｇの製造方法は、複数の貫通孔１１０Ｘ１、１１０Ｘ２を形成した後、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２にそれぞれの電子部品１２０、１２２を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｇの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｆの特徴的な形態が適用された形態に変形され得ることは勿論である。

図２４は電子部品パッケージの他の一例を概略的に示す断面図である。図２５は、図２４のＶＩＩＩ−ＶＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｈは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０、１２４と、上記フレーム１１０及び上記電子部品１２０、１２４の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２４の下部に配置された再配線部１３０、１４０と、を含み、上記電子部品１２０、１２４の少なくとも一つは集積回路１２０であり、他の少なくとも一つは受動部品１２４である。

集積回路１２０は、数百〜数百万個以上の素子が一つのチップ内に集積化されたチップのことであり、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これに限定されるものではない。受動部品１２４は、例えば、インダクタ、コンデンサ、抵抗器などであることができるが、これに限定されるものではない。集積回路１２０は、電極パッド１２０Ｐを介して再配線部１３０、１４０と電気的に連結される。受動部品１２４は、電極パッド（不図示）、例えば、外部電極を介して再配線部１３０、１４０と電気的に連結される。集積回路１２０及び受動部品１２４の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、集積回路１２０は貫通孔１１０Ｘの中央付近に配置され、受動部品１２４は貫通孔１１０Ｘの内壁付近に配置されることができるが、これに限定されるものではない。また、集積回路１２０は１個のみが配置され、受動部品１２４は複数個が配置されることができるが、これに限定されるものではなく、その逆であってもよく、両方とも１個のみが配置されてもよく、両方とも複数個が配置されてもよい。他の一例による電子部品パッケージ１００Ｈに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｈの製造方法は、複数の電子部品１２０、１２４を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｈの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｇの特徴的な形態が適用された形態に変形され得ることは勿論である。

図２６は電子部品パッケージの他の一例を概略的に示す断面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｉは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２２の下部に配置された再配線部１３０、１４０と、を含み、上記フレーム１１０は内部に配置される放熱層１１６を含み、上記放熱層１１６により、上記フレーム１１０を構成する金属またはセラミック系物質が複数の層１１５Ａ、１１５Ｂに分けられる。

放熱層１１６は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などからなる。したがって、放熱層１１６を有する場合、放熱特性をさらに向上させることができる。放熱層１１６は、フレーム１１０の残りの部分を形成する金属またはセラミック系物質より大きい熱導電性を有することができる。他の一例による電子部品パッケージ１００Ｉに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｉの製造方法は、フレーム１１０の内部に放熱層１１６を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｉの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｈの特徴的な形態が適用された形態に変形され得ることは勿論である。

図２７は電子部品パッケージの他の一例を概略的に示す断面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｊは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記フレーム１１０は内部に配置される複数の放熱層１１６Ａ、１１６Ｂを含み、上記複数の放熱層１１６Ａ、１１６Ｂにより、上記フレーム１１０を構成する金属またはセラミック系物質が複数の層１１５Ａ、１１５Ｂ、１１５Ｃに分けられる。

それぞれの放熱層１１６Ａ、１１６Ｂは、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などからなる。したがって、これら放熱層１１６Ａ、１１６Ｂを有する場合、放熱特性をさらに向上させることができる。放熱層１１６Ａ、１１６Ｂは、フレーム１１０の残りの部分を形成する金属またはセラミック系物質より大きい熱導電性を有することができる。放熱層１１６Ａ、１１６Ｂが、図面に図示したものより多く配置され得ることは勿論である。他の一例による電子部品パッケージ１００Ｊに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｊの製造方法は、フレーム１１０の内部に複数の放熱層１１６Ａ、１１６Ｂを配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｊの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｈの特徴的な形態が適用された形態に変形され得ることは勿論である。

パッケージオンパッケージ構造
図２８はパッケージオンパッケージ構造の一例を概略的に示す断面図である。上述の様々な例示による電子部品パッケージ１００Ａ〜１００Ｊが、パッケージオンパッケージ構造に様々な形態で適用されることができる。例えば、図面を参照すると、一例によるパッケージオンパッケージ構造は、上述の電子部品パッケージ１００Ｄの上部に他の電子部品パッケージ２００が配置された形態を有する。

第１電子部品パッケージ１００Ｄは、上述のように、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０を貫通する貫通配線１１３と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、上記再配線部１３０、１４０の下部に配置された第１外部接続端子１６５と、上記絶縁部１５０の上部に配置された第２外部接続端子１７５と、を含む。各構成についての内容は上述の内容と同様であるため、その説明を省略する。

第２電子部品パッケージ２００は、上記第１電子部品パッケージ１００Ｄの上部に配置され、上記第２外部接続端子１７５を介して上記第１電子部品パッケージ１００Ｄと連結される。第２電子部品パッケージ２００は、公知の電子部品パッケージであることができ、その構造や形態が特に制限されるものではない。一例として、第２電子部品パッケージ２００は、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップがフリップチップの形態に実装されたメモリーチップパッケージであることができるが、これに限定されるものではない。

図２９はパッケージオンパッケージ構造の他の一例を概略的に示す断面図である。図面を参照すると、他の一例によるパッケージオンパッケージ構造は、上述の電子部品パッケージ１００Ｄの上部及び下部に他の電子部品パッケージ２００、３００が配置された形態を有する。

第１電子部品パッケージ１００Ｄは、上述のように、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０を貫通する貫通配線１１３と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、上記再配線部１３０、１４０の下部に配置された第１外部接続端子１６５と、上記絶縁部１５０の上部に配置された第２外部接続端子１７５と、を含む。各構成についての内容は上述の内容と同様であるため、その説明を省略する。

第２電子部品パッケージ２００は、上述のように、上記第１電子部品パッケージ１００Ｄの上部に配置され、上記第２外部接続端子１７５を介して上記第１電子部品パッケージ１００Ｄと連結される。第２電子部品パッケージ２００は、公知の電子部品パッケージであることができ、その構造や形態が特に制限されるものではない。一例として、第２電子部品パッケージ２００は、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップが実装されたメモリーチップパッケージであることができるが、これに限定されるものではない。または、第２電子部品パッケージ２００は、上述の電子部品パッケージ１００Ａ〜１００Ｊの何れか一つの形態を有するものであってもよい。

第３電子部品パッケージ３００は、上記第１電子部品パッケージ１００Ｄの下部に配置され、上記第１外部接続端子１６５を介して上記第１電子部品パッケージ１００Ｄと連結される。第３電子部品パッケージ３００も公知の電子部品パッケージであることができ、その構造や形態が特に制限されるものではない。一例として、第３電子部品パッケージ３００も、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップが実装されたメモリーチップパッケージであることができるが、これに限定されるものではない。または、第３電子部品パッケージ３００は、上述の電子部品パッケージ１００Ａ〜１００Ｊの何れか一つの形態を有するものであってもよい。

図面で図示していないが、第１電子部品パッケージ１００Ｄの表面上に様々な別の受動部品（不図示）、例えば、表面実装型（ＳＭＴ）部品が配置されることができる。尚、様々な形態の電子部品パッケージ１００Ａ〜１００Ｊまたは図面に図示していない他の様々な形態の電子部品パッケージが、上部パッケージとして受動部品とともに配置され得ることは勿論である。受動部品（不図示）も第２開口部１７１内に配置され、これを介して露出した各種導電性パターンと物理的及び／または電気的に連結されることができる。

一方、本発明において、下部はパッケージの電子機器への実装方向を意味し、上部は下部の反対方向を意味し、側部は上部及び下部に略垂直な方向を意味する。ここで、上部、下部、または側部に位置するということは、対象構成要素が、基準となる構成要素と直接接触する場合だけでなく、該当方向に位置するが、直接接触していない場合、すなわち間接的に接触する場合も含む。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で様々な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。ここで、本実施形態に係る発明の例を項目として記載する。
［項目１］
金属系物質またはセラミック系物質を含み、貫通孔を有するフレームと、
前記貫通孔内に配置された電子部品と、
前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、
前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、
前記フレーム及び前記電子部品の下部に配置された再配線部と、
を含み、
前記接合部は、前記電子部品及び前記再配線部とは、電気的に絶縁されていて、
前記フレームはＦｅ−Ｎｉ系合金を含む、
電子部品パッケージ。
［項目２］
前記金属系物質またはセラミック系物質は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、
項目１に記載の電子部品パッケージ。
［項目３］
前記セラミック系物質は、ジルコニア系（ＺｒＯ _２ ）、アルミナ（Ａｌ _２ Ｏ _３ ）系、シリコンカーバイド系（ＳｉＣ）、及びシリコンナイトライド系（Ｓｉ _３ Ｎ _４ ）物質からなる群から選択される少なくとも一つである、
項目１または２に記載の電子部品パッケージ。
［項目４］
前記フレームは、前記電子部品が配置され、前記貫通孔によって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を含み、
前記フレームの何れかの層（ａｎｙ ｌａｙｅｒ）は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、
項目１から３のいずれか一項に記載の電子部品パッケージ。
［項目５］
前記接合部は、前記フレームの少なくとも一面に配置されている、
項目１から４のいずれか一項に記載の電子部品パッケージ。
［項目６］
前記接合部は、前記貫通孔の内壁に延びて配置されている、
項目１から４のいずれか１項に記載の電子部品パッケージ。
［項目７］
前記接合部は、第１接合部及び第２接合部を含み、
前記第１接合部は、前記フレームの向かい合う両面に配置されており、
前記第２接合部は、前記第１接合部上に配置されて前記貫通孔の内壁に延びている、
項目１から６のいずれか一項に記載の電子部品パッケージ。
［項目８］
第１接合部は前記貫通孔の内壁に配置されない、
項目７に記載の電子部品パッケージ。
［項目９］
前記接合部は導電性物質を含む、
項目１から８のいずれか一項に記載の電子部品パッケージ。
［項目１０］
前記接合部は前記フレームに含まれる金属系物質またはセラミック系物質より大きい熱導電性を有する、
項目９に記載の電子部品パッケージ。
［項目１１］
前記フレームを貫通する貫通配線をさらに含み、
前記フレームと前記貫通配線との間、または前記接合部と前記貫通配線との間には絶縁物質が配置されている、
項目１から１０のいずれか一項に記載の電子部品パッケージ。
［項目１２］
前記絶縁部が前記フレームの外側側部を囲んでおり、
前記フレームは外部に露出しない、
項目１から１１のいずれか一項に記載の電子部品パッケージ。
［項目１３］
前記フレームは、その内部に配置される一つ以上の放熱層を含み、
前記放熱層により、前記金属系物質またはセラミック系物質が複数の層に分けられる、
項目１から１２のいずれか一項に記載の電子部品パッケージ。
［項目１４］
前記一つ以上の放熱層は前記フレームの残りの部分より大きい熱導電性を有する、
項目３に記載の電子部品パッケージ。
［項目１５］
前記再配線部の下部に配置され、第１開口部を有する外部層と、
前記第１開口部に配置された第１外部接続端子と、
をさらに含み、
前記第１外部接続端子は、少なくとも一つがファン−アウト領域に配置されている、
項目１から１４のいずれか一項に記載の電子部品パッケージ。
［項目１６］
前記絶縁部の上部に配置され、第２開口部を有するカバー層と、
前記第２開口部に配置された第２外部接続端子と、
をさらに含み、
前記第２外部接続端子は前記電子部品と電気的に連結されている、
項目１から１５のいずれか一項に記載の電子部品パッケージ。
［項目１７］
金属系物質またはセラミック系物質を含み、貫通孔を有するフレームと、
前記貫通孔内に配置された電子部品と、
前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、
前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、
前記フレームを貫通する貫通配線と、
前記フレーム及び前記電子部品の下部に配置された再配線部と、
前記再配線部の下部に配置された第１外部接続端子と、
前記絶縁部の上部に配置された第２外部接続端子と、
を含み、
前記接合部は、前記電子部品及び前記再配線部とは、電気的に絶縁されていて、
前記フレームはＦｅ−Ｎｉ系合金を含む、
第１電子部品パッケージと、
前記第１電子部品パッケージの上部に配置され、
前記第２外部接続端子を介して前記第１電子部品パッケージと連結される第２電子部品パッケージと、
を含む、
パッケージオンパッケージ構造。
［項目１８］
前記第１電子部品パッケージの下部に配置され、前記第１外部接続端子を介して前記第１電子部品パッケージと連結される第３電子部品パッケージをさらに含む、
項目１７に記載のパッケージオンパッケージ構造。
［項目１９］
前記フレームは、前記電子部品が配置され、前記貫通孔によって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を含み、
前記フレームの何れかの層（ａｎｙ ｌａｙｅｒ）は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、
項目１７または１８に記載のパッケージオンパッケージ構造。
［項目２０］
貫通孔を有するフレームと、
前記フレームの少なくとも一面に配置された接合部と、
前記フレームの貫通孔に配置された電子部品と、
前記フレーム及び前記電子部品が配置され、前記電子部品と電気的に連結された再配線部と、
前記フレーム、前記電子部品、及び前記再配線部によって閉じ込められた前記貫通孔の空間を少なくとも満たす絶縁部と、
を含み、
前記フレームは、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上であり、
前記接合部は、前記電子部品及び前記再配線部とは、電気的に絶縁されていて、
前記フレームはＦｅ−Ｎｉ系合金を含む、
電子部品パッケージ。
［項目２１］
前記フレームを形成するための物質は金属系物質またはセラミック系物質である、
項目２０に記載の電子部品パッケージ。
［項目２２］
前記接合部は、前記フレームの少なくとも一面から前記貫通孔の内壁まで延びて配置されている、
項目２０または２１に記載の電子部品パッケージ。
［項目２３］
前記貫通孔の内壁に配置された前記接合部の厚さは、前記フレームの少なくとも一面に配置された前記接合部の厚さより薄い、
項目２２に記載の電子部品パッケージ。
［項目２４］
前記接合部は導電性物質である、
項目２０から２３のいずれか１項に記載の電子部品パッケージ。
［項目２５］
項目１から１６、２０から２４のいずれか１項に記載の電子部品パッケージを含む、
パッケージオンパッケージ構造。

１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ バッテリー
１０９０ 信号ライン
１１００ スマートフォン
１１０１ スマートフォン本体（本体）
１１１０ スマートフォンメインボード（メインボード）
１１２０ スマートフォン内蔵電子部品（電子部品）
１１３０ スマートフォンカメラ（カメラ）
１００、２００、３００ 電子部品パッケージ
１００Ａ〜１００Ｊ 電子部品パッケージ
１１０ フレーム
１１０Ａ 上面
１１０Ｂ 下面
１１０Ｙ 貫通孔
１１１、１１１Ａ、１１１Ｂ 接合部
１１３ 貫通配線
１２０、１２２、１２４ 電子部品
１２０Ｐ、１２２Ｐ 電極パッド
１１０Ｘ、１１０Ｘ１、１１０Ｘ２ 貫通孔
１３０、１４０ 再配線部
１３１、１４１ 絶縁層
１３２、１４２、１５２ 導電性パターン
１３３、１４３ 導電性ビア
１５０ 絶縁部
１６１、１７１ 開口部
１６５、１７５ 外部接続端子
１６０ 外部層
１７０ カバー層
１９０ 粘着性高分子層

Claims (20)

1. 金属系物質を含み、貫通孔を有するフレームと、
   前記貫通孔内に配置された電子部品と、
   前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、
   前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、
   前記フレーム及び前記電子部品の下部に配置された再配線部と、
   を含み、
   前記接合部は、前記電子部品及び前記再配線部とは、電気的に絶縁されていて、
   前記接合部は、前記貫通孔の内壁に延びて配置されている、
   電子部品パッケージ。
2. 前記金属系物質は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、
   請求項１に記載の電子部品パッケージ。
3. 前記フレームは、前記電子部品が配置され、前記貫通孔によって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を含み、
   前記フレームの何れかの層（ａｎｙ ｌａｙｅｒ）は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、
   請求項１または２に記載の電子部品パッケージ。
4. 前記接合部は、前記フレームの少なくとも一面に配置されている、
   請求項１から３のいずれか一項に記載の電子部品パッケージ。
5. 前記接合部は、第１接合部及び第２接合部を含み、
   前記第１接合部は、前記フレームの向かい合う両面に配置されており、
   前記第２接合部は、前記第１接合部上に配置されて前記貫通孔の内壁に延びている、
   請求項１から４のいずれか一項に記載の電子部品パッケージ。
6. 金属系物質を含み、貫通孔を有するフレームと、
   前記貫通孔内に配置された電子部品と、
   前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、
   前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、
   前記フレーム及び前記電子部品の下部に配置された再配線部と、
   を含み、
   前記接合部は、前記電子部品及び前記再配線部とは、電気的に絶縁されていて、
   前記接合部は、第１接合部及び第２接合部を含み、
   前記第１接合部は、前記フレームの向かい合う両面に配置されており、
   前記第２接合部は、前記第１接合部上に配置されて前記貫通孔の内壁に延びている、
   電子部品パッケージ。
7. 前記第１接合部は前記貫通孔の内壁に配置されない、
   請求項５または６に記載の電子部品パッケージ。
8. 前記接合部は導電性物質を含む、
   請求項１から７のいずれか一項に記載の電子部品パッケージ。
9. 前記接合部は前記フレームに含まれる金属系物質より大きい熱導電性を有する、
   請求項８に記載の電子部品パッケージ。
10. 前記フレームを貫通する貫通配線をさらに含み、
    前記フレームと前記貫通配線との間、または前記接合部と前記貫通配線との間には絶縁物質が配置されている、
    請求項１から９のいずれか一項に記載の電子部品パッケージ。
11. 前記絶縁部が前記フレームの外側側部を囲んでおり、
    前記フレームは外部に露出しない、
    請求項１から１０のいずれか一項に記載の電子部品パッケージ。
12. 前記フレームは、その内部に配置される一つ以上の放熱層を含み、
    前記放熱層により、前記フレームが複数の層に分けられる、
    請求項１から１１のいずれか一項に記載の電子部品パッケージ。
13. 金属系物質を含み、貫通孔を有するフレームと、
    前記貫通孔内に配置された電子部品と、
    前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、
    前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、
    前記フレーム及び前記電子部品の下部に配置された再配線部と、
    を含み、
    前記接合部は、前記電子部品及び前記再配線部とは、電気的に絶縁されていて、
    前記フレームは、その内部に配置される一つ以上の放熱層を含み、
    前記放熱層により、前記フレームが複数の層に分けられる、
    電子部品パッケージ。
14. 前記一つ以上の放熱層は前記フレームの残りの部分より大きい熱導電性を有する、
    請求項１２または１３に記載の電子部品パッケージ。
15. 前記再配線部の下部に配置され、第１開口部を有する外部層と、
    前記第１開口部に配置された第１外部接続端子と、
    をさらに含み、
    前記第１外部接続端子は、少なくとも一つがファン−アウト領域に配置されている、
    請求項１から１４のいずれか一項に記載の電子部品パッケージ。
16. 前記絶縁部の上部に配置され、第２開口部を有するカバー層と、
    前記第２開口部に配置された第２外部接続端子と、
    をさらに含み、
    前記第２外部接続端子は前記電子部品と電気的に連結されている、
    請求項１から１５のいずれか一項に記載の電子部品パッケージ。
17. 前記フレームはＦｅ−Ｎｉ系合金を含む、
    請求項１から１６のいずれか一項に記載の電子部品パッケージ。
18. 前記再配線部の下部に配置された第１外部接続端子と、
    前記絶縁部の上部に配置された第２外部接続端子と、
    をさらに含む、
    請求項１から１７のいずれか１項に記載の電子部品パッケージである、第１電子部品パッケージと、
    前記第１電子部品パッケージの上部に配置され、
    前記第２外部接続端子を介して前記第１電子部品パッケージと連結される第２電子部品パッケージと、
    を含む、
    パッケージオンパッケージ構造。
19. 前記第１電子部品パッケージの下部に配置され、前記第１外部接続端子を介して前記第１電子部品パッケージと連結される第３電子部品パッケージをさらに含む、
    請求項１８に記載のパッケージオンパッケージ構造。
20. 請求項１から１７のいずれか１項に記載の電子部品パッケージを含む、
    パッケージオンパッケージ構造。

Images