KR102021886B1 - 전자부품 패키지 및 패키지 온 패키지 구조 - Google Patents

전자부품 패키지 및 패키지 온 패키지 구조 Download PDF

Info

Publication number
KR102021886B1
KR102021886B1 KR1020150142626A KR20150142626A KR102021886B1 KR 102021886 B1 KR102021886 B1 KR 102021886B1 KR 1020150142626 A KR1020150142626 A KR 1020150142626A KR 20150142626 A KR20150142626 A KR 20150142626A KR 102021886 B1 KR102021886 B1 KR 102021886B1
Authority
KR
South Korea
Prior art keywords
electronic component
frame
package
disposed
junction
Prior art date
Application number
KR1020150142626A
Other languages
English (en)
Other versions
KR20160134435A (ko
Inventor
정승원
고영관
강명삼
민태홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/151,885 priority Critical patent/US10109588B2/en
Priority to TW105114641A priority patent/TWI658545B/zh
Priority to JP2016096403A priority patent/JP6521529B2/ja
Publication of KR20160134435A publication Critical patent/KR20160134435A/ko
Application granted granted Critical
Publication of KR102021886B1 publication Critical patent/KR102021886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 개시는 금속 또는 세라믹 계열의 물질을 포함하며, 관통 홀을 갖는 프레임, 상기 관통 홀 내에 배치된 전자부품, 상기 프레임 및 상기 전자부품의 상부를 적어도 덮는 절연부, 상기 프레임 및 상기 절연부 사이에 적어도 일부가 배치된 접합부, 및 상기 프레임 및 상기 전자부품 일측에 배치된 재배선부를 포함하는 전자부품 패키지 및 패키지 온 패키지 구조에 관한 것이다.

Description

전자부품 패키지 및 패키지 온 패키지 구조{ELECTRONIC COMPONENT PACKAGE AND PACKAGE ON PACKAGE STRUCTURE}
본 개시는 전자부품 패키지 및 패키지 온 패키지 구조에 관한 것이다.
전자부품 패키지란 전자부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로 기판, 예를 들면 인터포저 기판 내에 전자부품을 내장하는 임베디드 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 전자부품의 성능이 향상됨에 따라 전자부품에서 발생하는 열을 효과적으로 처리할 수 있는 방열 구조의 중요성이 더욱 높아지고 있다. 또한, 전자부품 패키지를 이루는 구성 요소 간의 열팽창계수 차이로 인하여 휨이 발생하는 문제도 최소화할 필요가 있다.
본 개시의 여러 목적 중 하나는 방열 및 휨 특성이 향상된 전자부품 패키지 및 이를 포함하는 패키지 온 패키지 구조를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 방열 특성이 우수하고 휨 특성 개선이 적합한 물질, 예를 들면, Fe-Ni계 합금이나 세라믹 계열의 물질 등을 이용하여 패키지의 강성을 보강할 수 있는 프레임을 도입하는 것이다.
본 개시의 여러 효과 중 일 효과로서 방열 및 휨 특성이 향상된 전자부품 패키지 및 이를 포함하는 패키지 온 패키지 구조를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도다.
도 5는 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 6은 도 3의 전자부품 패키지의 프레임의 여러 단면을 도시한다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 8은 도 7의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
도 9는 도 7의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 10은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 11은 도 10의 전자부품 패키지의 개략적인 Ⅲ-Ⅲ' 면 절단 평면도다.
도 12는 도 10의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 13은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 14는 도 13의 전자부품 패키지의 개략적인 Ⅳ-Ⅳ' 면 절단 평면도다.
도 15는 도 13의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 16은 도 13의 전자부품 패키지의 관통배선의 여러 단면을 도시한다.
도 17은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 18은 도 17의 전자부품 패키지의 개략적인 V-V' 면 절단 평면도다.
도 19는 도 17의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 20은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 21은 도 20의 전자부품 패키지의 개략적인 Ⅵ-Ⅵ' 면 절단 평면도다.
도 22는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 23은 도 22의 전자부품 패키지의 개략적인 Ⅶ-Ⅶ' 면 절단 평면도다.
도 24는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 25는 도 24의 전자부품 패키지의 개략적인 Ⅷ-Ⅷ' 면 절단 평면도다.
도 26은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 27은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 28은 패키지 온 패키지의 일례를 개략적으로 나타내는 단면도다.
도 29는 패키지 온 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다. 도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다. 전자부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도이다. 도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도이다. 도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140)를 포함한다.
프레임(110)는 패키지(100A)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(110)는 상면(110A) 및 상기 상면(110A)과 마주보는 하면(110B)을 가지며, 이때 상기 관통 홀(110X)가 상기 상면(110A)과 하면(110B) 사이를 관통하도록 형성될 수 있다. 관통 홀(110X) 내에는 전자부품(120)이 배치된다.
프레임(110)는 금속 또는 세라믹 계열의 물질을 포함하며, 이에 따라 전자부품(120A)의 열팽창계수 차이가 최소화될 수 있으므로, 패키지(100A)의 휨이 줄어들 수 있다. 또한, 금속 또는 세라믹 계열의 물질의 경우, 통상의 몰딩 수지나 프레프레그 등보다 열도전성이 우수하기 때문에 방열 특성도 개선될 수 있다. 더불어, 관통 홀(110X) 형성 공정을 레이저 드릴 공정이 아닌 에칭 공정으로 수행할 수 있는바, 이물 불량을 원천적으로 제거할 수 있다. 금속 또는 세라믹 계열의 물질로는 강성 및 열 전도도가 우수한 합금이 사용될 수 있는데, 이때 합금으로는 적어도 철을 포함하는 것을 사용할 수 있고, 예컨대 Fe-Ni계 합금(Invar)이 사용될 수 있으나, 이에 한정되는 것은 아니다. 또한, 합금 대신에 지르코니아계(ZrO2), 알루미나(Al2O3)계, 실리콘 카바이드계(SiC), 실리콘 나이트라이드계(Si3N4) 물질 등과 같은 세라믹 계열의 물질을 사용하는 경우에도 동일한 효과를 가질 수 있다.
프레임(110)의 재료는 열도전성이 1 W/mK 이상, 예를 들면, 10 W/mK ~ 15 W/mK 정도일 수 있다. 통상의 몰딩 수지나 프리프레그 등은 열도전성이 1 W/mk 미만으로 열 방출에 매우 취약하나, 열도전성이 우수한 금속 또는 세라믹 계열의 물질을 포함하는 경우 열도전성이 1 W/mK 이상으로 높아, 열 방출성이 개선된다. 열도전성은 당해 기술분야에 잘 알려진 공지의 열전도율 측정 장비를 이용하여 측정이 가능하다.
프레임(110)의 재료는 열팽창계수(CTE)가 10 ppm/℃ 이하, 예를 들면, 1 ppm/℃ ~ 8 ppm/℃ 정도일 수 있다. 전자부품, 예를 들면 집적회로의 열팽창계수가 2 ppm/℃ ~ 3 ppm/℃ 정도이나, 통상의 몰딩 수지나 프리프레그 등은 열팽창계수가 12 ppm/℃ ~ 50 ppm/℃로 높아, 양자의 차이가 커서 휨이 쉽게 발생한다. 반면, 금속 또는 세라믹 계열의 물질을 포함하는 경우 열팽창계수를 10 ppm/℃ 이하로 낮출 수 있고, 그 결과 전자부품과의 열팽창계수 차이가 최소화되어 공정간 휨이나 패키지 완제품의 휨이 개선될 수 있다. 열팽창계수(CTE)는 예컨대, 100℃ 내지 400℃의 온도 구간에서 TMA(Thermomechanical Analyzer) 등을 사용하여 측정할 수 있다.
프레임(110)의 재료는 엘라스틱 모듈러스가 100 GPa 이상, 예를 들면, 130 GPa ~ 160 GPa 정도일 수 있다. 통상의 몰딩 수지나 프리프레그 등은 엘라스틱 모듈러스가 수십 GPa 이며, 따라서 강성 유지에 어려움이 있다. 반면, 100 GPa 이상의 모듈러스를 모듈러스를 가지는 경우 강성 추가 확보가 가능하여 공정성이 개선되고, 패키지 완제품의 휨이 개선된다. 엘라스틱 모듈러스는 응력과 변형의 비를 의미하며, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 인장시험을 통해 측정할 수 있다.
프레임(110)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라, 예컨대 100㎛ 내지 500㎛ 정도일 수 있다.
접합부(111)는 프레임(110)과 절연부(150)의 접합을 용이하게 한다. 접합부(111)는 적어도 프레임(110)과 절연부 (150) 사이에 배치되며, 예를 들면, 프레임(110)의 상면(110A) 및/또는 하면(110B)에 형성될 수 있다. 더불어, 관통 홀(110X)의 내벽에도 형성될 수 있다. 접합부(111)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등으로 이루어지며, 따라서 관통 홀 내벽(110X) 등에 형성된 접합부(111)를 통하여 패키지(100A)의 방열 특성이 향상될 수 있다.
접합부(111)는 재배선층(130)의 도전성 패턴(132) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴과 연결될 수 있다. 전자부품(120)에서 방출된 열은 접합부(111)를 거쳐 도전성 패턴(132) 중 그라운드(GND) 패턴으로 전도되어 패키지(110A)의 하부로 분산될 수 있다. 그라운드(GND) 패턴도 전자파 차단 기능을 수행한다. 다만, 반드시 이에 한정되는 것은 아니며, 접합부(111)는 재배선층(130)의 재배선 패턴과 연결되지 않은 경우라도, 복사, 대류 등에 의하여 열이 하부로 분산될 수 있다.
전자부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자부품일 수도 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)은 재배선부(130, 140)와 전기적으로 연결되는 전극 패드(120P)를 포함한다. 전극 패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극 패드(120P)는 재배선부(130, 140)에 의하여 재배선 된다. 전극 패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션 층(부호 미도시), 및 전극 패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극 패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 전극 패드(120P)가 형성된 면은 액티브 면(active layer)이 된다.
전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
재배선부(130, 140)은 전자부품(120)의 전극 패드(120P)를 재배선하기 위한 구성이다. 재배선부(130, 140)를 통하여 다양한 기능을 가지는 수십 수백의 전극 패드(120P)가 재배선 될 수 있으며, 후술하는 제1 외부 접속 단자(165)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다.
재배선부(130, 140)은 절연층(131, 141), 상기 절연층(131, 141) 상에 배치되는 도전성 패턴(132, 142), 및 상기 절연층(131, 141)을 관통하는 도전성 비아(133, 143)를 포함하는 재배선층(130, 140)으로 구성된다. 일례에 따른 전자부품 패키지(100A)에서는 재배선부(130, 140)가 복수의 재배선층(130, 140)으로 구성되나, 이에 한정되는 것은 아니며, 도면에 도시한 바와 달리 단층의 재배선층으로 구성될 수도 있다. 또한, 설계 사항에 따라서 더 많은 층을 가지는 복수의 재배선층으로 구성될 수도 있다.
절연층(131, 141)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. PID 수지와 같은 감광성 절연 물질을 사용하는 경우 절연층(131, 141)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 절연층(131, 141)의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141, 511)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 도전성 패턴(132, 142)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 도전성 패턴(132, 142)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
도전성 패턴(132, 142)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 패턴(132, 142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 도전성 패턴(132, 142)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
도전성 패턴(142) 중 노출된 도전성 패턴(142)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 상기 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
도전성 비아(133, 143)는 서로 다른 층에 형성된 도전성 패턴(132, 142), 전극 패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 도전성 비아(133, 143) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 비아(133, 143) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
절연부(150)는 기본적으로는 전자부품(120)을 보호하기 위한 구성이다. 절연부(150)는 이를 위하여 전자부품(120)을 덮는다. 덮는 형태는 특별히 제한되지 않으며, 전자부품(120)의 적어도 상부를 감싸는 형태이면 무방하다. 일례에 따른 전자부품 패키지(100A)에서는 절연부(150)가 프레임(110)도 덮는다. 여기서, 덮는다는 개념은 대상 구성요소를 절연부(150)가 직접 덮는 경우뿐만 아니라, 대상 구성요소와 절연부(150) 사이에 별도의 구성요소가 있어 대상 구성요소에 직접적으로는 접촉하지 않고 간접적으로 덮는 경우도 포함하는 개념이다. 즉, 적어도 대상 구성요소의 상부를 보호하는 형태이면 무방하다. 예를 들면, 도면에서와 같이 접합부(111) 등이 프레임(110)의 상면(110A) 및/또는 관통 홀(110X)의 내벽에 형성된 경우라도 절연부(150)가 프레임(110)를 덮는 것으로 해석한다. 한편, 절연부(150)는 프레임(110)의 관통 홀(110x) 내의 나머지 공간을 채울 수 있는데, 이 경우 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 전자부품(120)의 버클링을 감소시키는 역할도 수행할 수 있다.
절연부(150)는 복수의 물질로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통 홀(110X) 내의 공간을 제1 절연부로 채우고, 그 후 프레임(110) 및 전자부품(120)을 제2 절연부로 덮을 수 있다. 또는, 제1 절연부를 사용하여 관통 홀(110X) 내의 공간을 채움과 더불어 소정의 두께로 프레임(110) 및 전자부품(120)을 덮고, 그 후 제1 절연부 상에 제2 절연부를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있다.
절연부(150)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 그 물질로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수 있음은 물론이다.
절연부(150)는 프레임(110)의 물질 보다 엘라스틱 모듈러스가 낮을 수 있다. 예를 들면, 절연부(150)의 엘라스틱 모듈러스는 15GPa 이하, 예컨대, 50MPa 내지 15GPa 정도일 수 있다. 절연부(150)의 엘라스틱 모듈러스가 상대적으로 작을수록 전자부품(120)에 대한 버클링 효과 및 응력 분산 효과를 통하여 패키지(100A)의 워피지를 감소시킬 수 있다. 구체적으로, 절연부(150)가 관통 홀(110X) 공간을 채우는바 전자부품(120)에 대한 버클링 효과를 가질 수 있으며, 전자부품(120)을 캡술화하는바 전자부품(120)에서 발생하는 응력을 분산 및 완화시킬 수 있다. 다만, 엘라스틱 모듈러스가 너무 작은 경우에는 변형이 너무 심하여 절연부의 기본 역할을 수행하지 못할 수 있다.
절연부(150)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
절연부(150)로 채워진 관통 홀(110X) 내의 공간의 간격은 특별히 한정되지 않으며, 통상의 기술자가 최적화할 수 있다. 예를 들면, 10㎛ 내지 150㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
일례에 따른 전자부품 패키지(100A)는 재배선부(130, 140) 하부에 배치되는 외부층(160)을 더 포함할 수 있다. 외부층(160)은 재배선부(130, 140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 외부층(160)은 재배선부(130, 140)의 재배선층(140)의 도전성 패턴(142) 중 적어도 일부를 노출시키는 제1 개구부(161)를 갖는다. 제1 개구부(161)는 도전성 패턴(142)의 일부의 상면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다.
외부층(160)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 재배선부(130, 140)의 절연층(131, 141)과 동일한 물질, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 외부층(160)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
일례에 따른 전자부품 패키지(100A)는 외부층(160)의 재배선층(140)과 연결된 면과 마주보는 반대 면을 통하여 외부로 노출되는 제1 외부 접속 단자(165)를 더 포함할 수 있다. 제1 외부 접속 단자(165)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 제1 외부 접속 단자(165)를 통하여 전자 기기의 메인 보드에 실장 된다. 제1 외부 접속 단자(165)는 제1 개구부(161)에 배치되며, 제1 개구부(161)를 통하여 노출된 도전성 패턴(142)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
제1 외부 접속 단자(165)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 외부 접속 단자(165)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1 외부 접속 단자(165)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
제1 외부 접속 단자(165) 중 일부는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
제1 외부 접속 단자(165)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 제1 외부 접속 단자(165)의 수는 전자부품(120)의 전극 패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 5는 일례에 따른 전자부품 패키지(100A)의 개략적인 제조 공정 일례를 도시한다. 전자부품 패키지(100A)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 5a를 참조하면, 프레임(110)를 준비한다. 여기서 A는 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다. 즉, 대용량 사이즈의 프레임(110)를 준비한 후 후술하는 과정을 통하여 복수의 전자부품 패키지(100)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 패키지로 싱귤레이션 할 수 있다. 프레임(110)에는 우수한 정합성(Pick-and-Place: P&P)을 위한 기준 마크(fiducial mark)가 있을 수 있으며, 이를 통하여 전자부품(120)의 실장 위치를 보다 명확히 할 수 있는바 제작의 완성도를 높일 수 있다.
도 5b를 참조하면, 프레임(110)를 관통하는 관통 홀(110X)를 형성한다. 여기서 A는 관통 홀(110X)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 관통 홀(110X)를 형성하는 방법은 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 에칭액을 이용한 습식 에칭법 등에 의하여 수행될 수 있다. 에칭에 의하여 형성하는 경우 이물 불량을 원천적으로 제거할 수 있다. 관통 홀(110X)를 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통 홀(110X) 내의 수지 스미어를 제거한다. 관통 홀(110X)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다.
도 5c를 참조하면, 프레임(110)의 상면(110A) 및 하면(110B)과 관통 홀(110X)의 내벽에 접합부(111)를 형성한다. 여기서 A는 접합부(111)이 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 접합부(111)는 공지의 방법으로 형성할 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 5d를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 전자부품(120)은 전극 패드(120P)가 하부를 향하도록 페이스-다운(face-down) 형태로 배치되며, 다만 이에 한정되는 것은 아니고, 필요에 따라서는 페이스-업(face-up) 형태로 배치될 수도 있다. 그 후, 절연부(150)를 이용하여 전자부품(120)을 캡슐화한다. 절연부(150)는 프레임(110) 및 전자부품(120)의 상부를 적어도 덮으며, 관통 홀(110X) 내의 공간을 채운다. 절연부(150)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 절연부(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 테이프(미도시) 등을 이용하여 하부를 막아둔 상태에서 전자부품(120)을 캡슐화할 수 있도록 절연부(150)를 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 전자부품(120)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다.
도 5e를 참조하면, 프레임(110) 및 전자부품(120) 하부에 재배선부(130, 140)를 형성한다. 구체적으로, 프레임(110) 및 전자부품(120) 하부에 절연층(131)를 형성하고, 그 후 도전성 패턴(132) 및 도전성 비아(133)를 형성하여 재배선부(130)을 형성한다. 다음으로, 상기 절연층(131) 하부에 다시 절연층(141)를 형성하고, 그 후 도전성 패턴(142) 및 도전성 비아(143)를 형성하여 재배선부(140)을 형성한다.
절연층(131, 141)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도전성 패턴(132, 142) 및 도전성 비아(133, 143)을 형성하는 방법 역시 공지의 방법을 이용할 수 있다. 먼저, 비아 홀(미도시)은 상술한 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 연 층(131)이 PID 수지 등을 포함하는 경우에는, 비아 홀은 포토 리소그래피 공법으로도 형성할 수 있다. 도전성 패턴(132, 142) 및 도전성 비아(133, 143)는 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
재배선부(130, 140)를 형성한 후에는, 그 하부에 외부층(160)을 형성한다. 외부층(160)은 마찬가지로 외부층(160) 전구체를 라미네이션 한 후 경화시키는 방법, 외부층(160) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 그 후, 외부층(160)에 도전성 패턴(142) 중 적어도 일부가 노출되도록 제1 개구부(161)를 형성한다. 제1 개구부(161)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 또는 포토 리소그래피 공법으로 형성할 수 도 있다.
외부층(160)에 제1 개구부(161)를 형성한 후, 제1 개구부(161)에 배치되는 제1 외부 접속 단자(165)를 형성한다. 제1 외부 접속 단자(165)의 형성 방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 제1 외부 접속 단자(165)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 제1 외부 접속 단자(165)의 일부는 외부층(160)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 제1 개구부(161) 만을 형성할 수도 있으며, 제1 외부 접속 단자(165)는 패키지(100A) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 6은 일례에 따른 전자부품 패키지(100A)에 있어서, 프레임(110)의 다양한 단면 모양을 도시한다. 프레임(110)의 단면 모양은 관통 홀(110X)를 형성할 때 CNC 드릴, 펀칭 공법 등을 이용할 경우 A 에서와 같이 수직을 이룰 수 있고, 단면 레이저 드릴, 에칭 등을 이용할 경우 B 에서와 같이 사면을 이룰 수 있으며, 양면 레이저 드릴, 에칭 등을 이용할 경우, 이중 사면을 이룰 수도 있으나, 이에 한정되는 것도 아니다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 8은 도 7의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 접합부(111)가 상기 프레임(110)의 상면(110A) 및 하면(110B)에 만 형성되어 있다. 즉, 관통 홀(110X) 내벽에 접합부(111)이 연장 배치되지 않을 수 있다. 다른 일례에 따른 전자부품 패키지(100B)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다.
도 9는 다른 일례에 따른 전자부품 패키지(100B)의 개략적인 제조 공정 일례를 도시한다. 전자부품 패키지(100B)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 9a를 참조하면, 상면(110A) 및 하면(110B)에 접합부(111)가 형성된 프레임(110)를 준비한다. 여기서 A는 접합부(111)이 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 접합부(111)은 프레임(110)의 상면(110A) 및 하면(110B) 전면에 형성할 수 있다. 마찬가지로, 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다.
도 9b를 참조하면, 접합부(111) 및 프레임(110)를 관통하는 관통 홀(110X)를 형성한다. 여기서 A는 관통 홀(110X)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 마찬가지로, 관통 홀(110X)는, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 에칭액을 이용한 습식 에칭법 등에 의하여 수행될 수 있다. 관통 홀(110X)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다.
도 9c를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 그 후, 절연부(150)를 이용하여 전자부품(120)을 캡슐화한다. 절연부(150)는 프레임(110) 및 전자부품(120)의 상부를 적어도 덮으며, 관통 홀(110X) 내의 공간을 채운다. 절연부(150)는 마찬가지로, 예를 들면, 절연부(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 테이프(미도시) 등을 이용하여 하부를 막아둔 상태에서 전자부품(120)을 캡슐화할 수 있도록 절연부(150)를 도포한 후 경화하여 형성할 수도 있다.
도 9d를 참조하면, 프레임(110) 및 전자부품(120) 하부에 재배선부(130, 140)를 형성한다. 구체적으로, 프레임(110) 및 전자부품(120) 하부에 절연층(131)를 형성하고, 그 후 도전성 패턴(132) 및 도전성 비아(133)를 형성하여 재배선부(130)을 형성한다. 다음으로, 상기 절연층(131) 하부에 다시 절연층(141)를 형성하고, 그 후 도전성 패턴(142) 및 도전성 비아(143)를 형성하여 재배선부(140)을 형성한다. 재배선부(130, 140)를 형성한 후에는, 그 하부에 외부층(160)을 형성한다. 그 후, 외부층(160)에 도전성 패턴(142) 중 적어도 일부가 노출되도록 제1 개구부(161)를 형성한다. 외부층(160)에 제1 개구부(161)를 형성한 후, 제1 개구부(161)에 배치되는 제1 외부 접속 단자(165)를 형성한다. 경우에 따라서는, 제1 개구부(161) 만을 형성할 수도 있으며, 제1 외부 접속 단자(165)는 패키지(100B) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 10은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 11은 도 10의 전자부품 패키지의 개략적인 Ⅲ-Ⅲ' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100C)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111A, 111B), 및 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 접합부(111A, 111B)가 제1 접합부(111A) 및 제2 접합부(111B)를 가지며, 상기 제1 접합부(111A)는 상기 프레임(110)의 상면(110A) 및 하면(110B)에 배치되고, 상기 제2 접합부(111B)는 상기 제1 접합부(111A) 상에 배치되어 상기 관통 홀(110X)의 내벽으로 연장된다. 다른 일례에 따른 전자부품 패키지(100C)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다.
도 12는 다른 일례에 따른 전자부품 패키지(100C)의 개략적인 제조 공정 일례를 도시한다. 전자부품 패키지(100C)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 12a를 참조하면, 상면(110A) 및 하면(110B)에 제1 접합부(111A)가 형성된 프레임(110)를 준비한다. 여기서 A는 제1 접합부(111A)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 제1 접합부(111A)는 프레임(110)의 상면(110A) 및 하면(110B) 전면에 형성할 수 있다. 마찬가지로, 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다.
도 12b를 참조하면, 제1 접합부(111A) 및 프레임(110)를 관통하는 관통 홀(110X)를 형성한다. 여기서 A는 관통 홀(110X)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 마찬가지로, 관통 홀(110X)는, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 에칭액을 이용한 습식 에칭법 등에 의하여 수행될 수 있다. 관통 홀(110X)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다.
도 12c를 참조하면, 제1 접합부(111A) 상과 관통 홀(110X)의 내벽에 제2 접합부(111B)를 형성한다. 그 결과 프레임(110)의 상면(110A) 및 하면(110B) 상에는 두 층의 접합부(111A, 111B)가 형성되고, 관통 홀(110X)의 내벽에는 단 층의 접합부(111B)가 배치된다. 여기서 A는 제2 접합부(111B)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 제2 접합부(111B)는 마찬가지로 공지의 방법으로 형성할 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
도 12d를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 그 후, 절연부(150)를 이용하여 전자부품(120)을 캡슐화한다. 절연부(150)는 프레임(110) 및 전자부품(120)의 상부를 적어도 덮으며, 관통 홀(110X) 내의 공간을 채운다. 절연부(150)는 마찬가지로, 예를 들면, 절연부(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 테이프(미도시) 등을 이용하여 하부를 막아둔 상태에서 전자부품(120)을 캡슐화할 수 있도록 절연부(150)를 도포한 후 경화하여 형성할 수도 있다.
도 12e를 참조하면, 프레임(110) 및 전자부품(120) 하부에 재배선부(130, 140)를 형성한다. 구체적으로, 프레임(110) 및 전자부품(120) 하부에 절연층(131)를 형성하고, 그 후 도전성 패턴(132) 및 도전성 비아(133)를 형성하여 재배선부(130)을 형성한다. 다음으로, 상기 절연층(131) 하부에 다시 절연층(141)를 형성하고, 그 후 도전성 패턴(142) 및 도전성 비아(143)를 형성하여 재배선부(140)을 형성한다. 재배선부(130, 140)를 형성한 후에는, 그 하부에 외부층(160)을 형성한다. 그 후, 외부층(160)에 도전성 패턴(142) 중 적어도 일부가 노출되도록 제1 개구부(161)를 형성한다. 외부층(160)에 제1 개구부(161)를 형성한 후, 제1 개구부(161)에 배치되는 제1 외부 접속 단자(165)를 형성한다. 경우에 따라서는, 제1 개구부(161) 만을 형성할 수도 있으며, 제1 외부 접속 단자(165)는 패키지(100C) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 13은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 14는 도 13의 전자부품 패키지의 개략적인 Ⅳ-Ⅳ' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100D)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 상기 프레임(110)를 관통하는 관통배선(113), 및 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 프레임(110) 및/또는 접합부(111)와 관통배선(113) 사이에는 절연 물질이 배치된다.
프레임(110)의 상면(110A) 및 하면(110B)를 관통하는 관통배선(113)은 서로 다른 층에 배치된 도전성 패턴들을 전기적으로 연결시키기 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통배선(113)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 관통배선(113)은 프레임(110) 및/또는 접합부(111)와의 전기적 절연을 위하여 그 사이에 절연 물질이 개재되며, 절연 물질은 도면에서와 같이 절연부(150)와 동일한 물질일 수 있고, 또는 이와 달리 추가로 배치한 상이한 절연 물질일 수도 있다.
다른 일례에 따른 전자부품 패키지(100D)는 상기 절연부(150) 상에 배치되는 외곽 도전성 패턴(152)을 더 포함할 수 있다. 절연부(150) 상에 배치되는 외곽 도전성 패턴(152)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 구체적인 예는 상술한 바와 같다. 외곽 도전성 패턴(152)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 절연부(150) 상의 전면에 외곽 도전성 패턴(152)를 배치할 수 있으며, 제2 외부 접속 단자(175) 역시 이에 맞춰 후술하는 커버층(170)의 전 면에 배치할 수 있는바, 다양한 설계가 가능하다. 외곽 도전성 패턴(152)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 외곽 도전성 패턴(152) 중 노출된 외곽 도전성 패턴(152)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 상기 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
다른 일례에 따른 전자부품 패키지(100D)는 절연부(150) 상부에 배치되는 커버층(170); 을 더 포함할 수 있다. 커버층(170)은 절연부(150)나 외곽 도전성 패턴(152) 등을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 커버층(170)은 절연부(150) 상에 배치된 외곽 도전성 패턴(152) 중 적어도 일부를 노출시키는 제2 개구부(171)를 갖는다. 제2 개구부(171)는 외곽 도전성 패턴(152)의 일부의 상면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다. 커버층(170)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 다양한 PID 수지를 사용할 수 있다. 커버층(170)은 필요에 따라 다층으로 구성될 수도 있다.
다른 일례에 따른 전자부품 패키지(100D)는 커버층(170)의 제2 개구부(171)에 배치되는 제2 외부 접속 단자(175); 를 더 포함할 수 있다. 제2 외부 접속 단자(175)는 제2 개구부(171)에 배치되며, 제2 개구부(171)를 통하여 노출된 외곽 도전성 패턴(152)과 연결된다. 제2 외부 접속 단자(175)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제2 외부 접속 단자(175)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제2 외부 접속 단자(175)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 다른 일례에 따른 전자부품 패키지(100D)에 포함되는 다른 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다.
도 15는 일례에 따른 전자부품 패키지(100D)의 개략적인 제조 공정 일례를 도시한다. 전자부품 패키지(100D)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 15a를 참조하면, 프레임(110)를 준비한다. 여기서 A는 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 마찬가지로, 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다. 또한, 프레임(110)에는 우수한 정합성(Pick-and-Place: P&P)을 위한 기준 마크(fiducial mark)가 있을 수 있다.
도 15b를 참조하면, 프레임(110)를 관통하는 관통 홀(110X) 및 관통 홀(110Y)를 형성한다. 여기서 A는 관통 홀(110X) 및 관통 홀(110Y) 가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 관통 홀(110X) 및 관통 홀(110Y)을 형성하는 방법은 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 에칭액을 이용한 습식 에칭법 등에 의하여 수행될 수 있다. 관통 홀(110X) 및/또는 관통 홀(110Y)를 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통 홀(110X) 및/또는 관통 홀(110Y) 내의 수지 스미어를 제거한다. 관통 홀(110X)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다. 관통 홀(110Y)의 사이즈나 모양 등은 형성하고자 하는 관통배선(113)의 사이즈나 모양, 개수 등에 맞게 설계한다.
도 15c를 참조하면, 프레임(110)의 상면(110A) 및 하면(110B)과 관통 홀(110X) 및 관통 홀(110Y)의 내벽에 접합부(111)를 형성한다. 여기서 A는 접합부(111)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 마찬가지로, 접합부(111)는 공지의 방법으로 형성할 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
도 15d를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 그 후, 절연부(150)를 이용하여 전자부품(120)을 캡슐화한다. 절연부(150)는 프레임(110) 및 전자부품(120)의 상부를 적어도 덮으며, 관통 홀(110X) 및 관통 홀(110Y) 내의 공간을 채운다. 절연부(150)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 절연부(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 테이프(미도시) 등을 이용하여 하부를 막아둔 상태에서 전자부품(120)을 캡슐화할 수 있도록 절연부(150)를 도포한 후 경화하여 형성할 수도 있다.
도 15e를 참조하면, 관통 홀(110Y) 내에 관통배선(113)을 형성한다. 구체적으로, 관통 홀(110Y) 내에 그 보다 직경이 작은 관통 홀(미도시)을 형성한 후 도전성 물질을 채워 관통배선(113)을 형성한다. 관통배선(113)은 공지의 방법으로 형성할 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 15f를 참조하면, 프레임(110) 및 전자부품(120) 하부에 재배선부(130, 140)를 형성한다. 구체적으로, 프레임(110) 및 전자부품(120) 하부에 절연층(131)을 형성하고, 그 후 도전성 패턴(132) 및 도전성 비아(133)를 형성하여 재배선부(130)을 형성한다. 다음으로, 상기 절연층(131) 하부에 다시 절연층(141)을 형성하고, 그 후 도전성 패턴(142) 및 도전성 비아(143)를 형성하여 재배선부(140)을 형성한다. 재배선부(130, 140)를 형성한 후에는, 그 하부에 외부층(160)을 형성한다. 그 후, 외부층(160)에 도전성 패턴(142) 중 적어도 일부가 노출되도록 제1 개구부(161)를 형성한다. 외부층(160)에 제1 개구부(161)를 형성한 후, 제1 개구부(161)에 배치되는 제1 외부 접속 단자(165)를 형성한다. 또한, 절연부(150) 상에 외곽 도전성 패턴(152)를 형성한다. 그 후, 절연부(150) 상부에 커버층(170)을 형성한다. 그 후, 커버층(170)에 도전성 패턴(142) 중 적어도 일부가 노출되도록 제2 개구부(171)를 형성한다. 커버층(170)의 제2 개구부(171)를 형성한 후, 제2 개구부(171)에 배치되는 제2 외부 접속 단자(175)를 형성한다. 외곽 도전성 패턴(152), 커버층(170), 제2 개구부(171), 제2 외부 접속 단자(175)의 형성 방법은 도전성 패턴(132, 142), 외부층(160), 제1 개구부(161), 제1 외부 접속 단자(165)의 형성 방법과 설명이 중복되는바 생략한다. 경우에 따라서는, 커버층(170)의 제2 개구부(181)에 배치되는 제2 외부 접속 단자(175) 만을 형성할 수 있으며, 외부층(160)에는 제1 개구부(161) 만을 형성하고, 제1 개구부(161)에 배치되는 제1 외부 접속 단자(165)는 패키지(100D) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
한편, 상술한 예시와 달리 다른 일례에 따른 패키지(100B)의 제조 방법을 참조하여 상면(110A) 및 하면(110B)에 접합부(111)가 형성된 프레임(110)을 먼저 준비한 후, 관통 홀(110X) 및 관통 홀(110Y)을 형성하는 것도 가능하며, 이 경우 제조되는 패키지는 관통 홀(110X) 및 관통 홀(110Y) 내벽에는 접합부(111)가 배치되지 않은 형태일 수 있다.
또한, 상술한 예시와 달리 다른 일례에 따른 패키지(100C)의 제조 방법을 참조하여 상면(110A) 및 하면(110B)에 제1 접합부(111A)가 형성된 프레임(110)을 준비한 후, 관통 홀(110X) 및 관통 홀(110Y)를 형성하고, 다시 제2 접합부(111B)를 도금하는 경우, 제조되는 패키지는 프레임(110)의 상면(110A) 및 하면(110B)에는 두 층의 접합부(111A, 111B)가 형성되고, 관통 홀(110X) 및 관통 홀(110Y) 내벽에는 단층의 접합부(111B)가 형성되는 형태일 수 있다.
도 16은 일례에 따른 전자부품 패키지(100D)에 있어서, 관통배선(113)의 다양한 단면 모양을 도시한다. 관통배선(113)의 단면 모양은 관통 홀(110Y) 내의 작은 관통 홀(110Y)를 형성할 때 CNC 드릴, 펀칭 공법 등을 이용할 경우 A 에서와 같이 수직을 이룰 수 있고, 단면 레이저 드릴, 에칭 등을 이용할 경우 B 에서와 같이 사면을 이룰 수 있으며, 양면 레이저 드릴, 에칭 등을 이용할 경우, 이중 사면을 이룰 수도 있으나, 이에 한정되는 것도 아니다.
도 17은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 18은 도 17의 전자부품 패키지의 개략적인 V-V' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100E)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 절연부(150)가 나아가 상기 프레임(110)를 바깥쪽 측부를 둘러싼다. 이와 같이 프레임(110)이 절연부(150)에 의하여 둘러싸이게 되면 프레임(110)이 외부로 노출되지 않는바 산화 방지 등 신뢰성 향상을 도모할 수 있다. 다른 일례에 따른 전자부품 패키지(100E)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다.
도 19는 일례에 따른 전자부품 패키지(100E)의 개략적인 제조 공정 일례를 도시한다. 전자부품 패키지(100E)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 19a를 참조하면, 상면(110A) 및 하면(110B)에 접합부(111)가 형성된 프레임(110)를 준비한다. 그리고, 프레임(110)의 하면(110B)에 배치된 접합부(111)에 점착성 고분자층(190)을 부착시킨다. 접합부(111)는 프레임(110)의 상면(110A) 및 하면(110B) 전면에 형성할 수 있다. 마찬가지로, 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다.
도 19b를 참조하면, 접합부(111) 및 프레임(110)를 관통하는 관통 홀(110X) 및 더미 홀(110Z)을 형성한다. 더미 홀(110Z)는 관통 홀(110X)를 갖는 프레임(100)을 둘러싸도록 형성한다. 관통 홀(110X) 및 더미 홀(110Z)의 형성 방법은 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 에칭액을 이용한 습식 에칭법 등에 의하여 수행될 수 있다. 관통 홀(110X) 및 더미 홀(110Z)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다.
도 19c를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 그 후, 절연부(150)를 이용하여 전자부품(120)을 캡슐화한다. 점착성 고분자층(190)은 박리한다. 절연부(150)는 프레임(110) 및 전자부품(120)의 상부를 적어도 덮으며, 관통 홀(110X) 내의 공간을 채운다. 더불어, 프레임(110)이 외부로 노출되지 않도록 프레임(110)의 바깥쪽 측부를 둘러싼다. 절연부(150)는 마찬가지로, 예를 들면, 절연부(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 전자부품(120)을 캡슐화할 수 있도록 절연부(150)를 도포한 후 경화하여 형성할 수도 있다.
도 19d를 참조하면, 프레임(110) 및 전자부품(120) 하부에 재배선부(130, 140)를 형성한다. 구체적으로, 프레임(110) 및 전자부품(120) 하부에 절연층(131)를 형성하고, 그 후 도전성 패턴(132) 및 도전성 비아(133)를 형성하여 재배선부(130)을 형성한다. 다음으로, 상기 절연층(131) 하부에 다시 절연층(141)를 형성하고, 그 후 도전성 패턴(142) 및 도전성 비아(143)를 형성하여 재배선부(140)을 형성한다. 재배선부(130, 140)를 형성한 후에는, 그 하부에 외부층(160)을 형성한다. 그 후, 외부층(160)에 도전성 패턴(142) 중 적어도 일부가 노출되도록 제1 개구부(161)를 형성한다. 외부층(160)에 제1 개구부(161)를 형성한 후, 제1 개구부(161)에 배치되는 제1 외부 접속 단자(165)를 형성한다. 경우에 따라서는, 제1 개구부(161) 만을 형성할 수도 있으며, 제1 외부 접속 단자(165)는 패키지(100E) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
한편, 상술한 예시와 달리 일례에 따른 패키지(100A)의 제조 방법을 참조하여 프레임(110)에 먼저 관통 홀(110X) 및 더미 홀(110Z)을 형성한 후, 접합부(111)을 도금하고, 절연부(150)을 형성하는 경우, 제조되는 패키지는 관통 홀(110X) 및 더미 홀(110Z) 내벽에 접합부(111)가 연장 배치된 형태일 수 있다.
또한, 상술한 예시와 달리 다른 일례에 따른 패키지(100C)의 제조 방법을 참조하여 상면(110A) 및 하면(110B)에 제1 접합부(111A)가 형성된 프레임(110)에 관통 홀(110X) 및 더미 홀(110Z)을 형성한 후, 관통 홀(110X) 및 관통 홀(110Y)를 형성하고, 다시 제2 접합부(111B)를 도금하는 경우, 제조되는 패키지는 프레임(110)의 상면(110A) 및 하면(110B)에는 두 층의 접합부(111A, 111B)가 형성되고, 관통 홀(110X) 및 더미 홀(110Y) 내벽에는 단층의 접합부(111B)가 형성되는 형태일 수 있다.
도 20은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 21는 도 20의 전자부품 패키지의 개략적인 Ⅵ-Ⅵ' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100F)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120, 122), 상기 프레임(110) 및 상기 전자부품(120, 122)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120, 122) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 전자부품(120, 122)가 복수 개이다.
복수의 전자부품(120, 122)은 서로 동일하거나 또는 서로 다를 수 있다. 복수의 전자부품(120, 122)은 각각 재배선부(130, 140)와 전기적으로 연결되는 전극 패드(120P, 122P)를 가진다. 전극 패드(120P, 122P)는 각각 재배선부(130, 140)에 의하여 재배선 된다. 복수의 전자부품(120, 122)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 전자부품(120, 122)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상 더 배치될 수 있음은 물론이다. 다른 일례에 따른 전자부품 패키지(100F)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다. 또한, 다른 일례에 따른 전자부품 패키지(100F)의 제조 방법은 상술한 전자부품 패키지(100A ~ 100E)의 제조 방법에 있어서 복수의 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다. 한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100F)의 경우도 상술한 전자부품 패키지(100B ~ 100E)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다.
도 22는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 23은 도 22의 전자부품 패키지의 개략적인 Ⅶ-Ⅶ' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100G)는 관통 홀(110X1, 110X2)를 갖는 프레임(110), 상기 관통 홀(110X1, 110X2) 내에 배치된 전자부품(120, 122), 상기 프레임(110) 및 상기 전자부품(120, 122)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120, 122) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 관통 홀(110X1, 110X2)가 복수 개이고, 각각의 관통 홀(110X1, 110X2) 내에 각각의 전자부품(120, 122)이 배치된다.
복수의 관통 홀(110X1, 110X2)의 면적이나 모양 등은 서로 동일하거나 또는 서로 다를 수 있으며, 각각의 관통 홀(110X1, 110X2)에 배치되는 전자부품(120, 122) 역시 서로 동일하거나 또는 서로 다를 수 있다. 복수의 관통 홀(110X1, 110X2) 및 이에 각각 배치되는 전자부품(120, 122)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 관통 홀(110X1, 110X2)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상일 수 있음은 물론이다. 또한, 각각의 관통 홀(110X1, 110X2) 내에 배치되는 전자부품(120, 122)은 도면에서와 같이 1개일 수 있으나, 이에 한정되는 것은 아니며, 2개, 3개 등 그 이상일 수 있음은 물론이다. 다른 일례에 따른 전자부품 패키지(100G)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다. 또한, 다른 일례에 따른 전자부품 패키지(100G)의 제조 방법은 상술한 전자부품 패키지(100A ~ 100E)의 제조 방법에 있어서 복수의 관통 홀(110X1, 110X2)를 형성한 후 각각의 관통 홀(110X1, 110X2)에 각각의 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다. 한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100G)의 경우도 상술한 전자부품 패키지(100B ~ 100F)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다.
도 24는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도 25은 도 24의 전자부품 패키지의 개략적인 Ⅷ-Ⅷ' 면 절단 평면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100H)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120, 124), 상기 프레임(110) 및 상기 전자부품(120, 124)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120, 122) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 전자부품(120, 124) 중 적어도 하나는 집적회로(120)이고, 다른 적어도 하나는 수동 부품(124)이다.
집적회로(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 칩을 말하며, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 수동 부품(124)은, 예를 들면, 인덕터, 콘덴서, 저항기 등일 수 있으나, 이에 한정되는 것은 아니다. 집적회로(120)은 전극 패드(120P)를 통하여 재배선부(130, 140)와 전기적으로 연결된다. 수동 부품(124)은 전극 패드(미도시), 예를 들면, 외부 전극을 통하여 재배선부(130, 140)와 전기적으로 연결된다. 집적회로(120) 및 수동 부품(124)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 집적회로(120)은 관통 홀(110X)의 중앙 부근에 배치될 수 있으며, 수동 부품(124)은 관통 홀(110X)의 내벽 부근에 배치될 수 있으나, 이에 한정되는 것은 아니다. 또한, 집적회로(120)은 하나만 배치되고, 수동 부품(124)는 복수개가 배치될 수 있으나, 역시 이에 한정되는 것은 아니며, 그 반대일 수도 있고, 모두 하나씩만 배치될 수도 있으며, 모두 복수개가 배치될 수도 있다. 다른 일례에 따른 전자부품 패키지(100H)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다. 또한, 다른 일례에 따른 전자부품 패키지(100H)의 제조 방법은 상술한 전자부품 패키지(100A ~ 100E)의 제조 방법에 있어서 복수의 전자부품(120, 124)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다. 한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100H)의 경우도 상술한 전자부품 패키지(100B ~ 100G)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다.
도 26은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100I)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120, 122) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 프레임(110)는 내부에 배치되는 방열층(116)을 포함하며, 상기 방열층(116)에 의하여 상기 프레임(110)을 구성하는 금속 또는 세라믹 계열의 물질이 복수의 층(115A, 115B)로 나뉘어진다.
방열층(116)은 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등으로 이루어지며, 따라서 방열층(116)을 갖는 경우 방열 특성을 더욱 향상시킬 수 있다. 다른 일례에 따른 전자부품 패키지(100I)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다. 또한, 다른 일례에 따른 전자부품 패키지(100I)의 제조 방법은 상술한 전자부품 패키지(100A ~ 100E)의 제조 방법에 있어서 패키지(110) 내부에 방열층(116)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다. 한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100I)의 경우도 상술한 전자부품 패키지(100B ~ 100H)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다.
도 27은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100J)는 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 및 상기 프레임(110) 및 전자부품(120, 122) 하부에 배치된 재배선부(130, 140)를 포함하되, 상기 프레임(110)는 내부에 배치되는 복수의 방열층(116A, 116B)을 포함하며, 상기 복수의 방열층(116A, 116B)에 의하여 상기 프레임(110)을 구성하는 금속 또는 세라믹 계열의 물질이 복수의 층(115A, 115B, 115C)로 나뉘어진다.
각각의 방열층(116A, 116B)은 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등으로 이루어지며, 따라서 이들 방열층(116A, 116B)을 갖는 경우 방열 특성을 더욱 향상시킬 수 있다. 방열층(116A, 116B)이 도면에 도시한바 보다 더 많을 수 있음은 물론이다. 다른 일례에 따른 전자부품 패키지(100J)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다. 또한, 다른 일례에 따른 전자부품 패키지(100J)의 제조 방법은 상술한 전자부품 패키지(100A ~ 100E)의 제조 방법에 있어서 패키지(110) 내부에 복수의 방열층(116A, 116B)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다. 한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100J)의 경우도 상술한 전자부품 패키지(100B ~ 100H)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다.
패키지 온 패키지 구조
도 28은 패키지 온 패키지 구조의 일례를 개략적으로 나타내는 단면도이다. 상술한 다양한 예시에 따른 전자부품 패키지(100A ~ 100H)는 패키지 온 패키지 구조에 다양한 형태로 적용될 수 있다. 예를 들면, 도면을 참조하면, 일례에 따른 패키지 온 패키지 구조는 상술한 전자부품 패키지(100D) 상부에 다른 전자부품 패키지(200)가 배치된 형태이다.
제1 전자부품 패키지(100D)는 상술한 바와 같이, 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 상기 프레임(110)를 관통하는 관통배선(113), 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140), 상기 재배선부(130, 140)의 하부에 배치된 제1 외부 접속 단자(165), 상기 절연부(150) 상부에 배치된 제2 외부 접속 단자(175)를 포함한다. 각 구성에 대한 내용은 상술한 바와 동일한바 생략한다.
제2 전자부품 패키지(200)는 상기 제1 전자부품 패키지(100D)의 상부에 배치되며, 상기 제2 외부 접속 단자(175)를 통하여 상기 제1 전자부품 패키지(100D)와 연결된다. 제2 전자부품 패키지(200)은 공지의 전자부품 패키지일 수 있으며, 그 구조나 형태가 특별히 제한되는 것은 아니다. 일례로서, 제2 전자부품 패키지(200)은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩이 플립칩 형태로 실장된 메모리 칩 패키지일 수 있으나, 이에 한정되는 것도 아니다.
도 29는 패키지 온 패키지 구조의 다른 일례를 개략적으로 나타내는 단면도이다. 도면을 참조하면, 다른 일례에 따른 패키지 온 패키지 구조는 상술한 전자부품 패키지(100D) 상부 및 하부에 다른 전자부품 패키지(200, 300)가 배치된 형태이다.
제1 전자부품 패키지(100D)는 상술한 바와 같이, 관통 홀(110X)를 갖는 프레임(110), 상기 관통 홀(110X) 내에 배치된 전자부품(120), 상기 프레임(110) 및 상기 전자부품(120)의 상부를 적어도 덮는 절연부(150), 상기 프레임(110) 및 상기 절연부(150) 사이에 적어도 일부가 배치된 접합부(111), 상기 프레임(110)를 관통하는 관통배선(113), 상기 프레임(110) 및 전자부품(120) 하부에 배치된 재배선부(130, 140), 상기 재배선부(130, 140)의 하부에 배치된 제1 외부 접속 단자(165), 상기 절연부(150) 상부에 배치된 제2 외부 접속 단자(175)를 포함한다. 각 구성에 대한 내용은 상술한 바와 동일한바 생략한다.
제2 전자부품 패키지(200)는 상술한 바와 같이, 상기 제1 전자부품 패키지(100D)의 상부에 배치되며, 상기 제2 외부 접속 단자(175)를 통하여 상기 제1 전자부품 패키지(100D)와 연결된다. 제2 전자부품 패키지(200)은 공지의 전자부품 패키지일 수 있으며, 그 구조나 형태가 특별히 제한되는 것은 아니다. 일례로서, 제2 전자부품 패키지(200)은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩이 실장된 메모리 칩 패키지일 수 있으나, 이에 한정되는 것도 아니다. 또는, 제2 전자부품 패키지(200)는 상술한 전자부품 패키지(100A~100H) 중 어느 하나의 형태를 가지는 것일 수도 있다.
제3 전자부품 패키지(300)은 상기 제1 전자부품 패키지(100D)이 하부에 배치되며, 상기 제1 외부 접속 단자(165)를 통하여 상기 제1 전자부품 패키지(100D)와 연결된다. 제3 전자부품 패키지(300) 역시 공지의 전자부품 패키지일 수 있으며, 그 구조나 형태가 특별히 제한되는 것은 아니다. 일례로서, 제3 전자부품 패키지(300) 역시 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩이 실장된 메모리 칩 패키지일 수 있으나, 이에 한정되는 것도 아니다. 또는, 제3 전자부품 패키지(300)는 상술한 전자부품 패키지(100A~100H) 중 어느 하나의 형태를 가지는 것일 수도 있다.
도면으로 도시하지는 않았으나, 제1 전자부품 패키지(100D) 표면 상에 다양한 별도의 수동 부품(미도시), 예컨대 표면 실장형(SMT) 부품이 배치될 수 있다. 더불어, 여러 형태의 전자부품 패키지(100A ~ 100H) 또는 도면에 도시하지 않은 다른 여러 가지 형태의 전자부품 패키지가 상부 패키지로 수동 부품과 함께 배치될 수 있음은 물론이다. 수동 부품(미도시) 역시 제2 개구부(181) 내에 배치되며, 이를 통하여 노출된 각종 도전성 패턴들과 물리적 및/또는 전기적으로 연결될 수 있다.
한편, 본 개시에서 하부는 패키지의 전자 기기에의 실장 방향을 의미하고, 상부는 하부와 반대 방향을 의미하며, 측부는 상부 및 하부와 대략 수직하는 방향을 의미한다. 여기서, 상부, 하부 또는 측부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우, 즉 간접적으로 접촉하는 경우도 포함한다.
한편, 본 개시에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
한편, 본 개시에서 사용된 일례라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
한편, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자 기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100, 200, 300: 전자부품 패키지
100A ~ 100Q: 전자부품 패키지 110: 프레임
110A: 상면 110B: 하면
110Y: 관통 홀 133Y: 비아 홀
111, 111A, 111B: 접합부 113: 관통배선
120, 122, 124: 전자부품 120P, 122P: 전극 패드
110X, 110X1, 110X2: 관통 홀 130, 140: 재배선부
131, 141: 절연층 132, 142, 152: 도전성 패턴
133, 143: 도전성 비아 150: 절연부
161, 171: 개구부 165, 175: 외부 접속 단자
160: 외부층 170: 커버층
190: 점착성 고분자층

Claims (15)

  1. 금속 또는 세라믹 계열의 물질을 포함하며, 관통 홀을 갖는 프레임;
    상기 관통 홀 내에 배치된 전자부품;
    상기 프레임 및 상기 전자부품의 상부를 적어도 덮는 절연부;
    상기 프레임 및 상기 절연부 사이에 적어도 일부가 배치된 접합부; 및
    상기 프레임 및 상기 전자부품의 하부에 배치된 재배선부; 를 포함하며,
    상기 접합부는 제1 접합부 및 제2 접합부를 포함하며,
    상기 제1 접합부는 상기 프레임의 마주보는 양면에 배치되고,
    상기 제2 접합부는 상기 제1 접합부 상에 배치되어 상기 관통 홀의 내벽으로 연장되는 전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 금속 계열의 물질은 Fe-Ni계 합금(Invar)인 전자부품 패키지.
  3. 제 1 항에 있어서,
    상기 세라믹 계열의 물질은 지르코니아계(ZrO2), 알루미나(Al2O3)계, 실리콘 카바이드계(SiC) 및 실리콘 나이트라이드계(Si3N4) 물질로 이루어진 군으로부터 선택되는 적어도 하나인 전자부품 패키지.
  4. 제 1 항에 있어서,
    상기 금속 또는 세라믹 계열의 물질은 열도전성이 1 W/mk 이상이고, 열팽창계수가 10 ppm/℃ 이하이며, 엘라스틱 모듈러스가 100 GPa 이상인 전자부품 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 접합부는 도전성 물질을 포함하는 전자부품 패키지.
  9. 제 1 항에 있어서,
    상기 프레임을 관통하는 관통배선; 을 더 포함하며,
    상기 프레임과 상기 관통배선 사이 또는 상기 접합부와 상기 관통배선 사이에는 절연 물질이 배치된 전자부품 패키지.
  10. 제 1 항에 있어서,
    상기 절연부가 상기 프레임의 바깥쪽 측부를 둘러싸며,
    상기 프레임은 외부로 노출되지 않는 전자부품 패키지.
  11. 금속 또는 세라믹 계열의 물질을 포함하며, 관통 홀을 갖는 프레임;
    상기 관통 홀 내에 배치된 전자부품;
    상기 프레임 및 상기 전자부품의 상부를 적어도 덮는 절연부;
    상기 프레임 및 상기 절연부 사이에 적어도 일부가 배치된 접합부; 및
    상기 프레임 및 상기 전자부품의 하부에 배치된 재배선부; 를 포함하며,
    상기 프레임은 내부에 배치되는 하나 이상의 방열층을 포함하며,
    상기 방열층에 의하여 상기 금속 또는 세라믹 계열의 물질이 복수의 층으로 나뉘어 지는 전자부품 패키지.
  12. 제 1 항에 있어서,
    상기 재배선부의 하부에 배치되며 제1 개구부를 갖는 외부층; 및
    상기 제1 개구부에 배치된 제1 외부 접속 단자; 를 더 포함하며,
    상기 제1 외부 접속 단자는 적어도 하나가 팬-아웃 영역에 배치된,
    전자부품 패키지.
  13. 제 1 항에 있어서,
    상기 절연부의 상부에 배치되며 제2 개구부를 갖는 커버층; 및
    상기 제2 개구부에 배치된 제2 외부 접속 단자; 를 더 포함하며,
    상기 제2 외부 접속 단자는 상기 전자부품과 전기적으로 연결된,
    전자부품 패키지.
  14. 금속 또는 세라믹 계열의 물질을 포함하며 관통 홀을 갖는 프레임, 상기 관통 홀 내에 배치된 전자부품, 상기 프레임 및 상기 전자부품의 상부를 적어도 덮는 절연부, 상기 프레임 및 상기 절연부 사이에 적어도 일부가 배치된 접합부, 상기 프레임을 관통하는 관통배선, 상기 프레임 및 상기 전자부품 하부에 배치된 재배선부, 상기 재배선부의 하부에 배치된 제1 외부 접속 단자, 및 상기 절연부의 상부에 배치된 제2 외부 접속 단자를 포함하며, 상기 접합부는 제1 접합부 및 제2 접합부를 포함하며, 상기 제1 접합부는 상기 프레임의 마주보는 양면에 배치되고, 상기 제2 접합부는 상기 제1 접합부 상에 배치되어 상기 관통 홀의 내벽으로 연장되는 제1 전자부품 패키지; 및
    상기 제1 전자부품 패키지의 상부에 배치되며, 상기 제2 외부 접속 단자를 통하여 상기 제1 전자부품 패키지와 연결되는 제2 전자부품 패키지;
    를 포함하는 패키지 온 패키지 구조.
  15. 제 14 항에 있어서,
    상기 제1 전자부품 패키지의 하부에 배치되며, 상기 제1 외부 접속 단자를 통하여 상기 제1 전자부품 패키지와 연결되는 제3 전자부품 패키지;
    를 더 포함하는 패키지 온 패키지 구조.
KR1020150142626A 2015-05-15 2015-10-13 전자부품 패키지 및 패키지 온 패키지 구조 KR102021886B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/151,885 US10109588B2 (en) 2015-05-15 2016-05-11 Electronic component package and package-on-package structure including the same
TW105114641A TWI658545B (zh) 2015-05-15 2016-05-12 電子構件封裝以及包括其的堆疊封裝結構
JP2016096403A JP6521529B2 (ja) 2015-05-15 2016-05-12 電子部品パッケージ及びパッケージオンパッケージ構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150067999 2015-05-15
KR1020150067999 2015-05-15

Publications (2)

Publication Number Publication Date
KR20160134435A KR20160134435A (ko) 2016-11-23
KR102021886B1 true KR102021886B1 (ko) 2019-09-18

Family

ID=57541641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150142626A KR102021886B1 (ko) 2015-05-15 2015-10-13 전자부품 패키지 및 패키지 온 패키지 구조

Country Status (3)

Country Link
JP (1) JP6521529B2 (ko)
KR (1) KR102021886B1 (ko)
TW (1) TWI658545B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
KR102081086B1 (ko) * 2017-07-07 2020-02-25 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
KR102038602B1 (ko) * 2017-07-14 2019-10-31 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
KR102061850B1 (ko) 2018-02-26 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
KR102086361B1 (ko) 2018-06-04 2020-03-09 삼성전자주식회사 반도체 패키지
KR102138012B1 (ko) * 2018-08-28 2020-07-27 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513085B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
US11251099B2 (en) 2019-07-31 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of packages using embedded core frame
CN114582828A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 封装基板及通信设备
KR102609629B1 (ko) * 2021-07-22 2023-12-04 한국전자기술연구원 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법
WO2023038757A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Stiffener frame for semiconductor device packages
WO2023209861A1 (ja) * 2022-04-27 2023-11-02 日本電信電話株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251225A (ja) * 2007-07-09 2007-09-27 Nec Corp 半導体パッケージ及び積層型半導体パッケージ
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011211099A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4028749B2 (ja) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 配線基板
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004071698A (ja) * 2002-08-02 2004-03-04 Hitachi Metals Ltd 半導体パッケージ
JP4310467B2 (ja) * 2004-10-22 2009-08-12 株式会社村田製作所 複合多層基板及びその製造方法
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
TWI343110B (en) * 2007-06-20 2011-06-01 Unimicron Technology Corp Process of embedded circuit board having a conductive hole
JP4862871B2 (ja) * 2008-09-18 2012-01-25 株式会社デンソー 半導体装置
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP2013211480A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251225A (ja) * 2007-07-09 2007-09-27 Nec Corp 半導体パッケージ及び積層型半導体パッケージ
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011211099A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
JP2016219798A (ja) 2016-12-22
KR20160134435A (ko) 2016-11-23
TW201709439A (zh) 2017-03-01
JP6521529B2 (ja) 2019-05-29
TWI658545B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
KR102021886B1 (ko) 전자부품 패키지 및 패키지 온 패키지 구조
JP6494122B2 (ja) ファン−アウト半導体パッケージ
US10109588B2 (en) Electronic component package and package-on-package structure including the same
KR102065943B1 (ko) 팬-아웃 반도체 패키지 및 그 제조 방법
KR102052900B1 (ko) 팬-아웃 반도체 패키지
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
KR102012443B1 (ko) 팬-아웃 반도체 패키지
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
JP6497684B2 (ja) ファン−アウト半導体パッケージ
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
US10818621B2 (en) Fan-out semiconductor package
KR101973425B1 (ko) 전자부품 패키지 및 그 제조방법
KR101999625B1 (ko) 팬-아웃 반도체 패키지
KR102017635B1 (ko) 팬-아웃 반도체 패키지
JP2017220659A (ja) ファン−アウト半導体パッケージ
KR20170051968A (ko) 전자부품 패키지 및 그 제조방법
KR102008344B1 (ko) 반도체 패키지
KR102045236B1 (ko) 팬-아웃 반도체 패키지
KR20200022155A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant