CN114582828A - 封装基板及通信设备 - Google Patents

封装基板及通信设备 Download PDF

Info

Publication number
CN114582828A
CN114582828A CN202011377915.6A CN202011377915A CN114582828A CN 114582828 A CN114582828 A CN 114582828A CN 202011377915 A CN202011377915 A CN 202011377915A CN 114582828 A CN114582828 A CN 114582828A
Authority
CN
China
Prior art keywords
moisture
circuit layer
frame
layer
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011377915.6A
Other languages
English (en)
Inventor
康琛
沈超
廖小景
王军鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011377915.6A priority Critical patent/CN114582828A/zh
Priority to PCT/CN2021/094104 priority patent/WO2022110682A1/zh
Priority to EP21896197.7A priority patent/EP4246568A4/en
Publication of CN114582828A publication Critical patent/CN114582828A/zh
Priority to US18/324,329 priority patent/US20230299018A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

本申请提供一种封装基板及通信设备。封装基板包括封装体、第一线路层、第二线路层、电子元件和防潮结构。所述封装体包括相背设置的顶面和底面，所述第一线路层设置于所述封装体的顶面，所述第二线路层设置于所述封装体的底面。所述电子元件封装于所述封装体内部。所述防潮结构设于所述封装体且连接在所述第一线路层和所述第二线路层之间，所述防潮结构包围所述电子元件。本申请的技术方案能够阻止外界水汽从封装基板的周侧进入封装基板内部，有效防止封装基板因吸湿而导致的失效。

Description

封装基板及通信设备
技术领域
本申请涉及封装技术领域，尤其涉及一种封装基板及通信设备。
背景技术
随着电子产品朝着微型化、轻便化和多功能化方向发展，芯片埋入式封装基板成为电子元件封装技术领域的研究热点。现有的芯片埋嵌到基板内后，外界水汽容易从封装基板的周侧进入到封装基板内部，使得封装基板因吸湿而导致失效。
发明内容
本申请的实施例提供一种封装基板及通信设备，能够阻止外界水汽从封装基板的周侧进入封装基板内部，有效防止封装基板因吸湿而导致的失效。
第一方面，本申请提供一种封装基板，包括：
封装体，所述封装体包括相背设置的顶面和底面；
第一线路层和第二线路层，所述第一线路层设置于所述封装体的顶面，所述第二线路层设置于所述封装体的底面；
电子元件，所述电子元件封装于所述封装体内部；
防潮结构，所述防潮结构设于所述封装体且连接在所述第一线路层和所述第二线路层之间，所述防潮结构包围所述电子元件。
可以理解的是，采用封装材料制成的封装体具有一定的吸湿性，其可能会吸收外部环境中的潮气。而电子元件为封装于封装体内的结构，在电子元件的引脚与封装体的结合处，容易产生细微的分层，这些细微的分层在吸收潮气后，易形成漏电通道而使封装基板在上电应用时失效。故而设置防潮结构并使防潮结构能够呈现包围式结构设置在电子元件的外围，能够使得电子元件处于防潮结构的保护范围内，也即，电子元件位于防潮结构的内侧，能够因防潮结构的保护而具备良好的防潮性能，有利于更好的保证其电性能。另外，包围式结构可以充分发挥其可阻挡多方位外部潮气的特性，最大限度的起到防潮保护作用。又因防潮结构还连接在第一线路层和第二线路层之间，故而防潮结构的高度能够完全占据第一线路层和第二线路层之间的高度区间，也即防潮结构的高度能够完全适配封装体的高度区间，起到严密的阻挡作用，将外部潮气会越过防潮结构而进一步深入封装体内部的可能性降低到最小。
换言之，防潮结构的设置，一方面界定了防潮结构的内侧为潮气不能进入的区域，使得潮气即使从防潮结构的外侧汇聚到防潮结构的位置处，由于防潮结构的防潮特性，也不能越过防潮结构的保护而进入防潮结构所划定保护的区域，能够有效阻止外部潮气从封装基板的侧边进入封装基板内部，防止封装基板因吸湿而导致的失效，防潮性能优异。另一方面，能够使得封装基板整体具备较佳的环境适应能力而能够应对复杂多变的环境变化，使得封装基板即使在湿热的外部环境中，也能够具有良好的防潮性能而有效将外部潮气、灰尘等隔绝，可靠性强，实用性佳。
一种可能的实施方式中，所述防潮结构为连续延伸的封闭环状结构。
由此，防潮结构能够呈现连续式包围架构，连续式包围架构能够充分发挥其封闭性能，将外部潮气严实的阻挡于其外，有利于保证封装基板整体的电学性能。
或者，所述防潮结构包括多个子防潮结构，多个所述子防潮结构交错分布，相邻两个所述子防潮结构的至少部分重叠设置。
示例性地，多个子防潮结构的排布形式可呈现四边交错形态。应当理解，位于同一边的相邻两个子防潮结构的至少部分重叠设置可理解为在平行于其的参考面上，一个子防潮结构在此参考面的正投影至少部分落入另一个子防潮结构在此参考面的正投影范围内。而相邻两个子防潮结构的至少部分重叠设置，不仅可以指位于同一边的相邻两个子防潮结构的至少部分重叠设置，也可以指位于拐角处的相邻两个子防潮结构的至少部分重叠设置。
由此，多个子防潮结构能够呈现断续式包围结构，相邻两个子防潮结构并不存在直接的连接关系，能够呈现位置错开的排布形式。而相邻两个子防潮结构的至少部分重叠设置能够使得多个子防潮结构所构成的外轮廓大体呈现环状包围形态，即多个子防潮结构能够呈现交错阻挡形态，有利于将外部潮气渗入而导致封装基板吸潮失效的可能性降低到最小。
需说明的是，多个子防潮结构的排布形态并不局限于以上所描述的可能性，其还可以是一边连续三边交错，也可以是两边连续两边交错，或者是三边连续一边交错，对于交错和连续的排列组合形式在此不再列举，但应当理解，并不以此为限。
一种可能的实施方式中，所述防潮结构内嵌于所述封装体。应当理解，内嵌于封装体可理解为防潮结构完全设于封装体内部。即防潮结构的内侧为电子元件，防潮结构的外侧仍设置有一圈封装体的封装材料。也即，防潮结构距离封装体的周侧面仍具有一定距离。
由此，防潮结构完全设于封装体内部，使得潮气即使从设于防潮结构外侧的封装体的部分聚合到防潮结构的位置处，因防潮结构的防潮特性，也不能越过防潮结构的保护而进入到电子元件的引脚与封装体的细微分层处，能够有效防止封装基板因吸湿而导致的失效，防潮性能优异。
或者，所述防潮结构的至少部分外露在所述封装体的侧部。
由此，防潮结构能够严实的将外部环境的潮气阻挡于封装体外，进一步避免外部环境的潮气进入封装体内部，有利于保证封装基板的电性能。
一种可能的实施方式中，所述封装体包括框架和封装层，所述框架设有腔室，所述电子元件收容于所述腔室，所述框架还包括相背设置的第一表面和第二表面，所述封装层填充于所述腔室以包覆所述电子元件并覆盖所述第一表面和所述第二表面，所述封装层远离所述框架的表面形成所述顶面和所述底面；
所述防潮结构包括框架挡墙和封装挡墙，所述框架挡墙设于所述框架，所述封装挡墙设于所述封装层；
所述封装挡墙连接于所述框架挡墙和所述第一线路层之间及所述框架挡墙和所述第二线路层之间，所述封装挡墙在所述第一表面的正投影至少部分落入所述框架挡墙在所述第一表面的正投影的范围内；或者，
所述封装挡墙连接于所述第一表面和所述第一线路层之间及所述第二表面和所述第二线路层之间，所述封装挡墙与所述框架挡墙错位设置；或者，
所述封装挡墙连接于所述第一表面和所述第一线路层之间及所述第二表面和所述第二线路层之间，所述封装挡墙与所述框架挡墙邻接。
可以理解的是，使框架挡墙和封装挡墙共同构成防潮结构，由于防潮结构可以仅具防潮作用而不具电连接第一线路层和第二线路层的作用，故而框架挡墙和封装挡墙的具体设置的位置可以具有多样化的可能性，此设置能够使得防潮结构的制作自由度进一步增大，有利于降低封装基板的制作难度。
由此，一方面能够保证防潮结构能够严实的设置在第一线路层和第二线路层之间，将因防潮结构与第一线路层和第二线路层连接不紧密而导致封装基板的外部潮气从连接不紧密的地方渗入，而使封装基板因吸湿而导致失效的问题发生的可能性降低到最小。另一方面能够使得封装体的侧部的每一侧都能因设有防潮结构，而有效的阻挡来自各个方位的潮气，进一步提高封装基板的防潮性能。
一种可能的实施方式中，所述电子元件为芯片，所述封装基板还包括设于所述框架的信号屏蔽结构，所述信号屏蔽结构位于所述封装挡墙和所述腔室之间且包围所述腔室。
可以理解的是，设置信号屏蔽结构能够避免信号干扰，保证芯片信号传输的精度，提高芯片工作时的稳定性，从而将封装基板工作时出现异常的可能性降低到最小，充分保证封装基板工作的稳定性。
一种可能的实施方式中，所述信号屏蔽结构为连续延伸的封闭环状结构。
由此，信号屏蔽结构能够围设于设有芯片的腔室的外围而呈现连续式包围架构，连续式包围架构能够充分发挥其封闭性能，起到良好的屏蔽信号干扰的作用，有利于保证封装基板整体的电学性能。
或者，所述信号屏蔽结构包括屏蔽挡墙和屏蔽顶盖，所述屏蔽挡墙围设于所述腔室外围，所述屏蔽顶盖的至少部分位于所述腔室内且连接于所述屏蔽挡墙的一端。
示例性地，多个子信号屏蔽结构的排布形式可呈现四边交错形态。应当理解，位于同一边的相邻两个子信号屏蔽结构的至少部分重叠设置可理解为在平行于其的参考面上，一个子信号屏蔽结构在此参考面的正投影至少部分落入另一个子信号屏蔽结构在此参考面的正投影范围内。而相邻两个子信号屏蔽结构的至少部分重叠设置，不仅可以指位于同一边的相邻两个子信号屏蔽结构的至少部分重叠设置，也可以指位于拐角处的相邻两个子信号屏蔽结构的至少部分重叠设置。
由此，多个子信号屏蔽结构能够围设于设有芯片的腔室的外围而呈现断续式包围结构，相邻两个子信号屏蔽结构并不存在直接的连接关系，能够呈现位置错开的排布形式。而相邻两个子信号屏蔽结构的至少部分重叠设置能够使得多个子信号屏蔽结构所构成的外轮廓大体呈现环状包围形态，即多个子信号屏蔽结构能够呈现交错阻挡形态，有利于将外部潮气渗入而导致封装基板吸潮失效的可能性降低到最小。
需说明的是，多个子信号屏蔽结构的排布形态并不局限于以上所描述的可能性，其还可以是一边连续三边交错，也可以是两边连续两边交错，或者是三边连续一边交错，对于交错和连续的排列组合形式在此不再列举，但应当理解，并不以此为限。
一种可能的实施方式中，所述封装基板还包括设于所述框架的导接柱，所述框架还包括连接所述第一表面和所述第二表面的周侧面；
所述导接柱位于所述腔室外，且电连接在所述第一线路层和所述第二线路层之间，所述导接柱与所述框架的周侧面之间的距离大于所述防潮挡墙与所述框架之间的距离。
可以理解的是，导接柱又能够在第一线路层和第二线路层之间形成电连接关系，故而电子元件能够通过导接柱实现双面互连。
由此，设置导接柱能够实现电子元件的双面互连，有利于缩短布线距离，最大限度的实现短距传输路径，可以有效地以更小的面积或体积承载更好的功率，能够提高封装基板整体的功率密度、排布密度和集成化程度。
一种可能的实施方式中，所述封装体还包括金属层，所述金属层嵌设于所述框架的厚度方向的中间位置，所述金属层沿平行于所述封装基板的方向延伸。
由此，在框架的厚度方向的中间位置多加一层金属层，能够因金属层的结构特性，一方面使得框架整体具备良好的散热性能，从而使得封装基板整体的散热性能和稳定性能够得到显著提升，另一方面，可以增加框架整体的机械强度，能够使得框架受外力作用而不易产生变形，从而使得封装基板整体的机械强度得以提升。
一种可能的实施方式中，所述金属层与所述导接柱相交，且所述金属层电连接至所述导接柱。
可以理解的是，金属层能够作为线路层布置，并提供一定的走线设计，又因金属层与能够实现双面互连功效的导接柱连接，故而金属层可根据实际设计需要制作成为互连线路，并形成上下面(第一表面和第二表面)的信号屏蔽层。由此，金属层能够兼顾提高散热性能、提高机械强度以及提供走线设计的功效，性能多元，灵活性强，应用范围广泛。
需说明的是，金属层作为线路层布置的时候，其可为非连续延伸的层结构设计，也即断续的层结构设计，断续的结构设计能够为双面互连留有一定的回路，保证双面互连的可靠性。
一种可能的实施方式中，所述封装基板还包括第一防焊层和第二防焊层；
所述第一防焊层设于所述第一线路层背离所述封装体的表面并覆盖未被所述第一线路层覆盖的封装体的顶面，所述第一防焊层设有第一开窗，所述第一开窗暴露出部分所述第一线路层，以使暴露出的所述部分第一线路层形成所述封装基板的第一焊盘；
所述第二防焊层设于所述第二线路层背离所述封装体的表面并覆盖未被所述第二线路层覆盖的封装体的底面，所述第二防焊层设有第二开窗，所述第二开窗暴露出部分所述第二线路层，以使暴露出的所述部分第二线路层形成所述封装基板的第二焊盘。
通过设置第一线路层和第二线路层，一方面，能够使得第一线路层遮挡部分封装体的顶面，第二线路层遮挡部分封装体的底面，起到阻挡外部潮气进入封装体的作用，另一方面，能够使得封装体的双面(顶面和底面)均具有能够起到电性连接的线路层，能够为后续实现封装于封装体内的电子元件的双面互连提供良好的基础，有利于在局限化的空间布局内实现最短的互连路径及实现封装基板的薄型封装，实用性强，可靠性佳。
通过设置第一防焊层和第二防寒层，并在第一防焊层上设置第一开窗，在第二防焊层设置第二开窗，能够使得封装基板中需要焊接的线路和基材被暴露而形成第一焊盘和第二焊盘，并使得封装基板中不需要焊接的线路和基材能够因第一防焊层和第二防焊层的阻焊作用而被遮挡。一方面能够避免焊料浪费，防止焊接工艺中因焊料桥接而产生的电气短路问题，有利于长期保护所形成的线路图形。另一方面因第一防焊层和第二防焊层具有良好的绝缘性能，有利于防止因灰尘、水汽等外界环境因素造成的绝缘恶化、腐蚀等问题的发生，能够使得电路的高密度化成为可能。
基于上述描述，应当理解，封装体的顶面可以被第一线路层和第一防焊层共同覆盖而将外部潮气止挡于其外。封装体的底面也可以被第二线路层和第二防焊层共同覆盖而将外部潮气止挡于其外。由此，能够使得封装基板的顶面和底面均能够因可有效阻挡外部潮气而具有较佳的防潮性能。
第二方面，本申请还提供一种通信设备，所述通信设备包括电路板和如上所述的封装基板，所述封装基板设于所述电路板。
附图说明
图1是本申请实施例提供的通信设备的示意简图；
图2是本申请实施例提供的封装基板的第一种剖面示意图；
图3是本申请实施例提供的封装基板的第二种剖面示意图；
图4是本申请实施例提供的封装基板的第三种剖面示意图；
图5是本申请实施例提供的封装基板的第四种剖面示意图；
图6是本申请实施例提供的封装基板的第五种剖面示意图；
图7是本申请实施例提供的封装基板的第六种剖面示意图；
图8是本申请实施例提供的封装基板的防潮结构的一种剖面示意图；
图9是本申请实施例提供的封装基板的防潮结构的另一种剖面示意图；
图10是本申请实施例提供的封装基板的防潮结构的又一种剖面示意图；
图11是本申请实施例提供的封装基板的防潮结构的再一种剖面示意图；
图12是本申请实施例提供的封装基板的防潮结构的第五种剖面示意图；
图13是本申请实施例提供的封装基板的第七种剖面示意图；
图14是本申请实施例提供的封装基板的第八种剖面示意图；
图15是本申请实施例提供的封装基板的信号屏蔽结构的一种剖面示意图；
图16是本申请实施例提供的封装基板的信号屏蔽结构的另一种剖面示意图。
具体实施方式
下面将结合附图，对本申请的具体实施方式进行清楚地描述。
本申请的实施例提供一种通信设备200，通信设备200可以为但不仅限于为功率电源模块、通讯信号发射基站、室外网络交换设备等设备。
请参阅图1，通信设备200包括电路板210和封装基板100。电路板210可理解为封装基板100的载体，其能够承载封装基板100并与封装基板100组装，进而实现与封装基板100的电气互联。封装基板100可理解为半导体芯片封装的载体，其可以为芯片、阻容器件等电子元器件提供电连接、保护、支撑、散热、组装等功效。
需说明的是，图1的目的仅在于示意性的描述电路板210和封装基板100的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例所示意的结构并不构成对通信设备200的具体限定。在本申请另一些实施例中，通信设备200可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
本申请的实施例中，封装基板100将以埋入式基板为例进行具体说明。可以理解的是，埋入式基板可理解为在基板内部贴装芯片，再将芯片通过封装材料双面封装后通过相关工艺实现双面互连的封装架构。
可以理解的是，封装材料与封装于其内的如芯片、阻容器件等电子元器件的引脚之间可能会存在细微分层，又因封装材料还具有一定的吸潮性(也可称为吸湿性，指封装材料具有一定的吸收外界水汽/潮气的能力)，故而当外部的潮气进入到封装基板100内部时，容易在细微分层处形成漏电通道，漏电通道会致使封装基板100在上电应用时失效。而对于封装基板100整体来说，外部潮气相对而言不易从封装基板100的上下面进入封装基板100的内部，而更易从封装基板100的侧面进入封装基板100的内部，也即为，封装基板100的侧面的防潮性能相对较差。其中，封装基板100的上下面可理解为将封装基板100放置于一平面时，其平行于平面的外表面，封装基板100的侧面可理解为将封装基板100放置于一参考面时，其垂直于参考面的外表面。基于上述描述，需对封装基板100做相应的结构设计，以保证封装基板100整体能够具备较佳的防潮性能。
由此，本申请的实施例所提供的封装基板100，能够阻止外部潮气从封装基板100的周侧进入封装基板100内部，有效防止封装基板100因吸湿而导致的失效，保证封装基板100的电路系统的正常工作过程中的高可靠性和高稳定性，具体将在下文进一步描述。
请结合参阅图2-图7，封装基板100包括封装体10、第一线路层21、第一防焊层31、第一连接柱61、第二线路层22、第二防焊层32、第二连接柱62、电子元件40、防潮结构50、导接柱70和金属层80。
封装体10包括顶面101、底面102和连接于顶面101和底面102之间的周侧面103，封装体10的顶面101、底面102和周侧面103彼此连接而共同构成封装体10的外观结构。可以理解的是，将封装体10放置于一参考面，封装体10的顶面101为远离参考面的表面，封装体10的底面102为贴合参考面的表面，封装体10的周侧面103为垂直于参考面的表面。
由于封装体10的顶面101、底面102和周侧面103为封装体10可能会暴露在外部的外观结构，为避免外部潮气从其各自所在位置处进入封装体10内部，影响封装体10内部的电气性能，故而需做相应的结构设计，以阻挡可能会从封装体10的顶面101、底面102和周侧面103进入封装体10内部的潮气，实现封装体10的良好的防潮性能。
第一线路层21设置于封装体10的顶面101，第二线路层22设置于封装体10的底面102。可以理解的是，第一线路层21的图案设计可根据封装体10封装的电子元件40的需要进行设置，而第二线路层22的图案设计也可根据封装体10封装的电子元件40的需要进行设置。另外，第一线路层21和第二线路层22的图案设计可具有差异化的可能，也即为，第一线路层21和第二线路层22的图案设计可以不同，本申请的实施例对此不做严格限制。示例性地，第一线路层21和第二线路层22的材质可以为铜。
通过设置第一线路层21和第二线路层22，一方面，能够使得第一线路层21遮挡部分封装体10的顶面101，第二线路层22遮挡部分封装体10的底面102，起到阻挡外部潮气进入封装体10的作用，另一方面，能够使得封装体10的双面(顶面101和底面102)均具有能够起到电性连接的线路层，能够为后续实现封装于封装体10内的电子元件40的双面互连提供良好的基础，有利于在局限化的空间布局内实现最短的互连路径及实现封装基板100的薄型封装，实用性强，可靠性佳。
而第一防焊层31设于第一线路层21背离封装体10的表面，并覆盖未被第一线路层21覆盖的封装体10的顶面101。第一防焊层31设有第一开窗33，第一开窗33暴露出部分第一线路层21，以使暴露出的部分第一线路层21形成封装基板100的第一焊盘35。
通过设置第一防焊层31，并在第一防焊层31上设置第一开窗33，能够使得封装基板100中需要焊接的线路和基材被暴露而形成第一焊盘35，并使得封装基板100中不需要焊接的线路和基材能够因第一防焊层31的阻焊作用而被遮挡。一方面能够避免焊料浪费，防止焊接工艺中因焊料桥接而产生的电气短路问题，有利于长期保护所形成的线路图形。另一方面因第一防焊层31具有良好的绝缘性能，有利于防止因灰尘、水汽等外界环境因素造成的绝缘恶化、腐蚀等问题的发生，能够使得电路的高密度化成为可能。
需说明的是，第一开窗33的数量、形状和尺寸可根据封装基板100的实际焊接情况进行设计，其数量可以为一个、两个或多个，其形状可以为矩形、圆形或多边形等形状，本申请的实施例对此不做严格限制。示例性地，第一开窗33的数量为多个时，所形成的第一焊盘35的数量也为多个，多个第一焊盘35的尺寸可以各不一致，多个第一焊盘35的形状也可以为矩形、圆形或多边形中的一种或多种的组合。
而第二防焊层32设于第二线路层22背离封装体10的表面，并覆盖未被第二线路层22覆盖的封装体10的顶面101。第二防焊层32设有第二开窗34，第二开窗34暴露出部分第二线路层22，以使暴露出的部分第二线路层22形成封装基板100的第二焊盘36。
通过设置第二防焊层32，并在第二防焊层32上设置第二开窗34，能够使得封装基板100中需要焊接的线路和基材被暴露而形成第二焊盘36，并使得封装基板100中不需要焊接的线路和基材能够因第二防焊层32的阻焊作用而被遮挡。一方面能够避免焊料浪费，防止焊接工艺中因焊料桥接而产生的电气短路问题，有利于长期保护所形成的线路图形。另一方面因第二防焊层32具有良好的绝缘性能，有利于防止因灰尘、水汽等外界环境因素造成的绝缘恶化、腐蚀等问题的发生，能够使得电路的高密度化成为可能。
需说明的是，第二开窗34的数量、形状和尺寸可根据封装基板100的实际焊接情况进行设计，其数量可以为一个、两个或多个，其形状可以为矩形、圆形或多边形等形状，本申请的实施例对此不做严格限制。示例性地，第二开窗34的数量为多个时，所形成的第二焊盘36的数量也为多个，多个第二焊盘36的尺寸可以各不一致，多个第二焊盘36的形状也可以为矩形、圆形或多边形中的一种或多种的组合。
基于上述描述，应当理解，封装体10的顶面101可以被第一线路层21和第一防焊层31共同覆盖而将外部潮气止挡于其外。封装体10的底面102也可以被第二线路层22和第二防焊层32共同覆盖而将外部潮气止挡于其外。由此，能够使得封装基板100的顶面101和底面102均能够因可有效阻挡外部潮气而具有较佳的防潮性能。
请结合参阅图2、图3和图4，电子元件40封装于封装体10内部，防潮结构50设于封装体10内且连接于第一线路层21和第二线路层22之间，防潮结构50包围电子元件40。也即为，防潮结构50与封装体10的周侧面103之间的距离小于电子元件40与封装体10的周侧面103之间的距离。防潮结构50能够呈现包围电子元件40的包围式结构而设置在封装体10，且防潮结构50的一端与第一线路层21连接，防潮结构50的另一端与第二线路层22连接。
示例性地，封装体10可采用具有一定吸湿性的树脂材料制成，防潮结构50可采用铜材料制成。
可以理解的是，采用封装材料制成的封装体10具有一定的吸湿性，其可能会吸收外部环境中的潮气。而电子元件40为封装于封装体10内的结构，在电子元件40的引脚与封装体10的结合处，容易产生细微的分层，这些细微的分层在吸收潮气后，易形成漏电通道而使封装基板100在上电应用时失效。故而设置防潮结构50并使防潮结构50能够呈现包围式结构设置在电子元件40的外围，能够使得电子元件40处于防潮结构50的保护范围内，也即，电子元件40位于防潮结构50的内侧，能够因防潮结构50的保护而具备良好的防潮性能，有利于更好的保证其电性能。另外，包围式结构可以充分发挥其可阻挡多方位外部潮气的特性，最大限度的起到防潮保护作用。又因防潮结构50还连接在第一线路层21和第二线路层22之间，故而防潮结构50的高度能够完全占据第一线路层21和第二线路层22之间的高度区间，也即防潮结构50的高度能够完全适配封装体10的高度区间，起到严密的阻挡作用，将外部潮气会越过防潮结构50而进一步深入封装体10内部的可能性降低到最小。
换言之，防潮结构50的设置，一方面界定了防潮结构50的内侧为潮气不能进入的区域，使得潮气即使从防潮结构50的外侧汇聚到防潮结构50的位置处，由于防潮结构50的防潮特性，也不能越过防潮结构50的保护而进入防潮结构50所划定保护的区域，能够有效阻止外部潮气从封装基板100的侧边进入封装基板100内部，防止封装基板100因吸湿而导致的失效，防潮性能优异。另一方面，能够使得封装基板100整体具备较佳的环境适应能力而能够应对复杂多变的环境变化，使得封装基板100即使在湿热的外部环境中，也能够具有良好的防潮性能而有效将外部潮气、灰尘等隔绝，可靠性强，实用性佳。
由于防潮结构50需设于封装体10且包围电子元件40，故而防潮结构50的位置设置具有多样化的可能性，如下将结合附图对防潮结构50的位置可能性进行描述。
一种可能的实施方式中，防潮结构50内嵌于封装体10。应当理解，内嵌于封装体10可理解为防潮结构50完全设于封装体10内部。即防潮结构50的内侧为电子元件40，防潮结构50的外侧仍设置有一圈封装体10的封装材料。也即，防潮结构50距离封装体10的周侧面103仍具有一定距离。示例性地，防潮结构50可呈现如图2所示的内嵌形态。
由此，防潮结构50完全设于封装体10内部，使得潮气即使从设于防潮结构50外侧的封装体10的部分聚合到防潮结构50的位置处，因防潮结构50的防潮特性，也不能越过防潮结构50的保护而进入到电子元件40的引脚与封装体10的细微分层处，能够有效防止封装基板100因吸湿而导致的失效，防潮性能优异。
另一种可能的实施方式中，防潮结构50的部分外露在封装体10的侧部，其中，侧部可理解为封装体10的周侧部，即封装体10沿四侧依次环绕的边沿区域。
示例性地，如图3所示，防潮结构50的外表面可以恰好露出，以形成封装体10的周侧面103。或者，防潮结构50可一部分设置在封装体10内，另一部分设置在封装体10外。
由此，一方面，防潮结构50能够严实的将外部环境的潮气阻挡于封装体10外，进一步避免外部环境的潮气进入封装体10内部，有利于保证封装基板100的电性能。另一方面，在封装体10的制备工艺中，多个封装体10可形成阵列式排布，相邻两个封装体10可共用一个防潮结构50，故而在后续工艺过程中，每一封装体10的防潮结构50都可呈现部分外露在封装体10的侧部的形态，有利于在保证防潮性能的基础上节省物料和生产管理成本，提高封装基板100的生产效率。
又一种可能的实施方中，防潮结构50连接于封装体10的周侧面103，而呈现全部设置在封装体10外的结构形态。示例性地，防潮结构50可呈现如图4所示的外露形态。
由此，防潮结构50能够严实的将外部环境的潮气阻挡于封装体10外，进一步避免外部环境的潮气进入封装体10内部，有利于保证封装基板100的电性能。
需说明的是，防潮结构50的位置设置可不局限于上述描述的可能性，只要能够连接在第一线路层21和第二线路层22之间且包围电子元件40即可，本申请的实施例对此不做严格限制。
如上对防潮结构50的位置可能性进行了描述，如下将结合图8-图12对防潮结构50的结构可能性进行描述。
一种可能的实施方式中，防潮结构50为连续延伸的封闭环状结构。
示例性地，防潮结构50的排布形式可呈现如图8所示的四边封闭形态，其中，图8所示的截面为沿平行于封装基板100方向剖切的截面。
由此，防潮结构50能够呈现连续式包围架构，连续式包围架构能够充分发挥其封闭性能，将外部潮气严实的阻挡于其外，有利于保证封装基板100整体的电学性能。
另一种可能的实施方式中，防潮结构50包括多个子防潮结构53，多个子防潮结构53交错分布，相邻两个子防潮结构53的至少部分重叠设置。也即，多个子防潮结构53交错分布在周侧部内。
示例性地，多个子防潮结构53的排布形式可呈现如图9所示的四边交错形态，其中，图9所示的截面为沿平行于封装基板100方向剖切的截面。应当理解，位于同一边的相邻两个子防潮结构53的至少部分重叠设置可理解为在平行于其的参考面上，一个子防潮结构53在此参考面的正投影至少部分落入另一个子防潮结构53在此参考面的正投影范围内。而相邻两个子防潮结构53的至少部分重叠设置，不仅可以指位于同一边的相邻两个子防潮结构53的至少部分重叠设置，也可以指位于拐角处的相邻两个子防潮结构53的至少部分重叠设置。
由此，多个子防潮结构53能够呈现断续式包围结构，相邻两个子防潮结构53并不存在直接的连接关系，能够呈现位置错开的排布形式。而相邻两个子防潮结构53的至少部分重叠设置能够使得多个子防潮结构53所构成的外轮廓大体呈现环状包围形态，即多个子防潮结构53能够呈现交错阻挡形态，有利于将外部潮气渗入而导致封装基板100吸潮失效的可能性降低到最小。
需说明的是，多个子防潮结构53的排布形态并不局限于以上所描述的可能性，其还可以是如图10所示的一边连续三边交错，也可以是如图11所示的两边连续两边交错，或者是如图12所示的三边连续一边交错，对于交错和连续的排列组合形式在此不再列举，但应当理解，本申请的实施例并不以此为限。
如上对防潮结构50的位置和结构可能性进行了介绍，如下将结合封装体10的具体结构对电子元件40、第一连接柱61、第二连接柱62、导接柱70、防潮结构50、金属层80的结构、位置及连接形态进行详细说明。
请结合参阅图2-图7，封装体10包括框架11和封装层12。通过将封装体10划分为框架11和封装层12，能够有针对性的对设置在封装体10内的结构进行布局，进而保证防潮基板能够实现良好的防潮性能，具体将在下文进行描述。
框架11包括相背设置的第一表面111、第二表面112和周侧面113，框架11的第一表面111、第二表面112和周侧面113共同形成框架11的外观结构。框架11还设有能够容置电子元件40的腔室114。通过在框架11内设置腔室114，能够实现电子元件40埋嵌入电子基板的封装形式，从而提高封装基板100的排布密度和集成化程度。
示例性地，框架11可采用绝缘的树脂材料制成，树脂材料可以为酚醛树脂、环氧树脂、双马来酰亚胺三嗪树脂、环氧丙烯酸酯、聚丙二醇(Poly propylene glycol，PPG)、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等。
需说明的是，腔室114可凹设于第一表面111，也可凹设于第二表面112，也可贯通第一表面111和第二表面112，腔室114的数量也可以为一个、两个或多个，仅需满足一个腔室114对应收容一个电子元件40即可，本申请的实施例对此不做严格限制。
可以理解的是，电子元件40可以为如芯片(例如CPU芯片、射频驱动芯片或其他处理器的芯片)、二极管或晶体管等有源电子元件40。也可以为如电阻器、电感器或电容器等无源电子元件40。也可以为芯片、二极管、晶体管、电阻器、电感器和电容器中的至少两种的组合。
电子元件40收容于腔室114内，并通过封装层12而封装。具体而言，封装层12填充于腔室114内并包覆电子元件40，且覆盖框架11的第一表面111和框架11的第二表面112。由此，封装层12能够与框架11共同构成封装体10。也即为，封装层12远离框架11的表面分别形成封装体10的顶面101和底面102，封装层12和框架11的周侧面113共同构成封装体10的周侧面103。
示例性地，封装层12可采用绝缘的树脂材料制成，树脂材料可以为酚醛树脂、环氧树脂、双马来酰亚胺三嗪树脂、环氧丙烯酸酯、聚丙二醇(Poly propylene glycol，PPG)、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等。
一种可能的实施方式中，封装层12采用与框架11相同的材料制成，采用与框架11相同的材料填充腔室114，能够使得形成的封装层12与框架11之间具有较佳的结合力，进而提高对电子元件40的封装效果。
另一种可能的实施方式中，封装层12也可与框架11采用不同的材料制成。
可以理解的是，由于制成框架11和封装层12的材料具有一定的吸湿性，故而框架11和封装层12可能会吸收外部的潮气，导致在电子元件40的引脚与封装层12之间的细微分层处形成漏电通道。由此，设置防潮结构50并包围电子元件40，能够将外部潮气止挡于防潮结构50之外，使得封装层12与电子元件40的引脚之间的细微分层处不易因吸潮而导致形成漏电通道，将封装基板100因产生漏电通道而失效的可能性降低到最小，充分保证封装基板100上电应用时的高可靠性和高稳定性。
本申请的实施例以腔室114和电子元件40的数量为两个，两个电子元件40分别为芯片和阻容器件(指电阻、电容类元件)为例进行说明，但应当理解，并不以此为限。
具体而言，芯片和阻容器件分别收容于两个腔室114内，并通过封装层12而封装(图2-图7中左边为芯片，右边为阻容器件)。第一连接柱61穿设于封装层12内，并连接于芯片的引脚和第二线路层22之间，以导通芯片和第二线路层22。第二连接柱62穿设于封装层12内，并连接于阻容器件的引脚和第二线路层22之间，以导通阻容器件和第二线路层22。
换言之，芯片可通过第一连接柱61电连接至第二线路层22，阻容器件可通过第二连接柱62电连接至第二线路层22。需说明的是，第一连接柱61的数量可与芯片的引脚数量对应，第二连接柱62的数量可与阻容器件的引脚数量对应，本申请的实施例对此不做严格限制。
本申请的实施例中，导接柱70位于腔室114的外围，且电连接于第一线路层21和第二线路层22之间，导接柱70与框架11的周侧面113之间的距离大于防潮结构50与框架11之间的距离。换言之，导接柱70能够导通第一线路层21和第二线路层22，且导接柱70处于防潮结构50的保护范围内，也即，导接柱70位于防潮结构50的内侧，能够因防潮结构50的保护而具备良好的防潮性能，有利于更好的保证其电性能。
可以理解的是，电子元件40(芯片和阻容器件)能够电连接至第二线路层22，而导接柱70又能够在第一线路层21和第二线路层22之间形成电连接关系，故而电子元件40能够通过导接柱70实现双面互连。
由此，设置导接柱70能够实现电子元件40的双面互连，有利于缩短布线距离，最大限度的实现短距传输路径，可以有效地以更小的面积或体积承载更好的功率，能够提高封装基板100整体的功率密度、排布密度和集成化程度。
可以理解的是，导接柱70不仅电连接在第一线路层21和第二线路层22之间，同时，导接柱70也物理连接在第一线路层21和第二线路层22之间。也即为，导接柱70位于框架11和封装层12内。
具体而言，导接柱70包括第一部分71和第二部分72，第一部分71设置于框架11内，第二部分72设置于封装层12内且连接于第一部分71和第一线路层21以及第一部分71和第二线路层22之间。具体为，第二部分72的一部分设置在位于第一表面111的封装层12内且连接在第一部分71的一端和第一线路层21之间，第二部分72的另一部分设置在位于第二表面112的封装层12内且连接在第一部分71的另一端和第二线路层22之间。
由此，能够充分保证封装基板100的线路穿设在框架11和封装层12内，进而使得第一线路层21和第二线路层22可以以较短的布线距离实现可靠的电性连接。
示例性地，第一部分71和第二部分72可采用不同的制程工艺制成，例如，第一部分71可通过加法电镀的工艺制成，第二部分72可通过填孔电镀的工艺制成。
需说明的是，导接柱70的位置可根据实际情况进行设计，仅需满足位于腔室114的外围，能够导通第一线路层21和第二线路层22，且处于防潮结构50的内侧即可，本申请的实施例对此不做严格限制。
请结合参阅图5、图6和图7，防潮结构50还可包括框架挡墙51和封装挡墙52，框架挡墙51设于框架11，封装挡墙52设于封装层12。换言之，框架挡墙51和封装挡墙52共同构成防潮结构50，以阻挡外部环境的潮气进入封装体10内。
可以理解的是，使框架挡墙51和封装挡墙52共同构成防潮结构50，由于防潮结构50可以仅具防潮作用而不具电连接第一线路层21和第二线路层22的作用，故而框架挡墙51和封装挡墙52的具体设置的位置可以具有多样化的可能性，此设置能够使得防潮结构50的制作自由度进一步增大，有利于降低封装基板100的制作难度。
一种可能的实施方式中，封装挡墙52连接于框架挡墙51和第一线路层21之间及框架挡墙51和第二线路层22之间，封装挡墙52在第一表面111的正投影至少部分落入框架挡墙51在第一表面111的正投影的范围内。也即为，封装挡墙52的至少部分与框架挡墙51重叠设置。而封装挡墙52的一部分设置在位于第一表面111的封装层12内且连接在框架11的一端和第一线路层21之间，封装挡墙52的另一部分设置在位于第二表面112的封装层12内且连接在框架11的另一端和第二线路层22之间。示例性地，框架挡墙51与封装挡墙52可呈现如图5所示的结构形态。
应当理解，封装挡墙52在第一表面111的正投影至少部分落入框架挡墙51在第一表面111的正投影的范围内，可以为封装挡墙52在第一表面111的正投影部分落入框架挡墙51在第一表面111的正投影的范围内，也可以为封装挡墙52在第一表面111的正投影全部落入框架挡墙51在第一表面111的正投影的范围内，可根据实际情况进行设计，对此不做严格设计。
另一种可能的实施方式中，封装挡墙52连接于第一表面111和第一线路层21之间及第二表面112和第二线路层22之间，封装挡墙52与框架挡墙51错位设置。也即为，封装挡墙52在第一表面111的正投影与框架挡墙51在第一表面111的正投影不重合。而封装挡墙52的一部分设置在位于第一表面111的封装层12内且连接在框架11的一端和第一线路层21之间，封装挡墙52的另一部分设置在位于第二表面112的封装层12内且连接在框架11的另一端和第二线路层22之间。示例性地，框架挡墙51与封装挡墙52可呈现如图6所示的结构形态。
又一种可能的实施方式中，封装挡墙52连接于第一表面111和第一线路层21之间及第二表面112和第二线路层22之间，封装挡墙52与框架挡墙51邻接。也即为，封装挡墙52与框架挡墙51之间的关系为临界接触的关系。而封装挡墙52的一部分设置在位于第一表面111的封装层12内且连接在框架11的一端和第一线路层21之间，封装挡墙52的另一部分设置在位于第二表面112的封装层12内且连接在框架11的另一端和第二线路层22之间。示例性地，框架挡墙51与封装挡墙52可呈现如图7所示的结构形态。
需说明的是，封装挡墙52和框架挡墙51的位置可能性和排布形态可参照前述描述的防潮结构50的位置可能性和排布形态，例如框架挡墙51可嵌设于框架11内部，也可外露在框架11的侧部，其可呈连续环状结构，也可呈断续式包围结构。框架挡墙51可嵌设于封装层12内部，也可外露在框架11的侧部，其可呈连续环状结构，也可呈断续式包围结构。两者之间的排列组合形式可具有多样化的可能性，在此不再赘述。
由此，一方面能够保证防潮结构50能够严实的设置在第一线路层21和第二线路层22之间，将因防潮结构50与第一线路层21和第二线路层22连接不紧密而导致封装基板100的外部潮气从连接不紧密的地方渗入，而使封装基板100因吸湿而导致失效的问题发生的可能性降低到最小。另一方面能够使得封装体10的侧部的每一侧都能因设有防潮结构50，而有效的阻挡来自各个方位的潮气，进一步提高封装基板100的防潮性能。
可以理解的是，封装挡墙52和框架挡墙51可采用同种金属材料制成，或者，封装挡墙52和框架挡墙51也可采用不同金属材料制成，采用金属制成的封装挡墙52和框架挡墙51能够进一步提高封装体10的机械强度，有利于保证封装基板100在受到外力时不易产生变形。
示例性地，封装挡墙52和框架挡墙51均可采用金属材料制成，例如铜。而框架挡墙51和封装挡墙52也可采用不同的制程工艺制成，例如，框架挡墙51可通过加法电镀的工艺制成，封装挡墙52可通过填孔电镀的工艺制成。
请参阅图5，金属层80嵌设于框架11的厚度方向的中间位置，金属层80沿平行于封装基板100的方向延伸。其中，框架11的厚度方向可理解为垂直于框架11的方向，也即垂直于封装体10的方向，也即垂直于封装基板100的方向。应当理解，金属层80并不设置在腔室114内部。
由此，在框架11的厚度方向的中间位置多加一层金属层80，能够因金属层80的结构特性，一方面使得框架11整体具备良好的散热性能，从而使得封装基板100整体的散热性能和稳定性能够得到显著提升，另一方面，可以增加框架11整体的机械强度，能够使得框架11受外力作用而不易产生变形，从而使得封装基板100整体的机械强度得以提升。
需说明的是，金属层80沿框架11的厚度方向的尺寸可根据实际情况进行设计，在保证框架11整体性能以及金属层80的可加工范围内，金属层80沿框架11的厚度方向的尺寸越大，框架11的散热性能就越好。
一种可能的实施方式中，如图5所示，金属层80与导接柱70相交，且金属层80电连接至导接柱70。示例性地，金属层80与导接柱70垂直。
可以理解的是，金属层80能够作为线路层布置，并提供一定的走线设计，又因金属层80与能够实现双面互连功效的导接柱70连接，故而金属层80可根据实际设计需要制作成为互连线路，并形成上下面(第一表面111和第二表面112)的信号屏蔽层。由此，金属层80能够兼顾提高散热性能、提高机械强度以及提供走线设计的功效，性能多元，灵活性强，应用范围广泛。
需说明的是，金属层80作为线路层布置的时候，其可为非连续延伸的层结构设计，也即断续的层结构设计，断续的结构设计能够为双面互连留有一定的回路，保证双面互连的可靠性。
请结合参阅图13和图14，本申请的实施例中，封装基板100还可包括设于框架11的信号屏蔽结构90，信号屏蔽结构90位于封装挡墙52和设有芯片的腔室114之间且包围设有芯片的腔室114。信号屏蔽结构90与框架11的周侧面113之间的距离大于导接柱70与框架11之间的距离。换言之，在设有芯片的腔室114的外围，信号屏蔽结构90、导接柱70和防潮结构50依次设置。而金属层80可与信号屏蔽结构90、导接柱70和防潮结构50均连接。
可以理解的是，设置信号屏蔽结构90能够避免信号干扰，保证芯片信号传输的精度，提高芯片工作时的稳定性，从而将封装基板100工作时出现异常的可能性降低到最小，充分保证封装基板100工作的稳定性。
一种可能的实施方式中，信号屏蔽结构90为连续延伸的封闭环状结构。
示例性地，信号屏蔽结构90的排布形式可呈现如图15所示的四边封闭形态，其中，图15所示的截面为沿平行于封装基板100方向剖切的截面。
由此，信号屏蔽结构90能够围设于设有芯片的腔室114的外围而呈现连续式包围架构，连续式包围架构能够充分发挥其封闭性能，起到良好的屏蔽信号干扰的作用，有利于保证封装基板100整体的电学性能。
另一种可能的实施方式中，信号屏蔽结构90包括多个子信号屏蔽结构91，多个子信号屏蔽结构91错位分布在周侧部内，相邻两个子信号屏蔽结构91的至少部分重叠设置。也即，多个子信号屏蔽结构91交错分布在周侧部内。
示例性地，多个子信号屏蔽结构91的排布形式可呈现如图16所示的四边交错，其中，图16所示的截面为沿平行于封装基板100方向剖切的截面。应当理解，位于同一边的相邻两个子信号屏蔽结构91的至少部分重叠设置可理解为在平行于其的参考面上，一个子信号屏蔽结构91在此参考面的正投影至少部分落入另一个子信号屏蔽结构91在此参考面的正投影范围内。而相邻两个子信号屏蔽结构91的至少部分重叠设置，不仅可以指位于同一边的相邻两个子信号屏蔽结构91的至少部分重叠设置，也可以指位于拐角处的相邻两个子信号屏蔽结构91的至少部分重叠设置。
由此，多个子信号屏蔽结构91能够围设于设有芯片的腔室114的外围而呈现断续式包围结构，相邻两个子信号屏蔽结构91并不存在直接的连接关系，能够呈现位置错开的排布形式。而相邻两个子信号屏蔽结构91的至少部分重叠设置能够使得多个子信号屏蔽结构91所构成的外轮廓大体呈现环状包围形态，即多个子信号屏蔽结构91能够呈现交错阻挡形态，有利于将外部潮气渗入而导致封装基板100吸潮失效的可能性降低到最小。
需说明的是，信号屏蔽结构90的结构形态并不局限于以上所描述的可能性，其还可以是一边连续三边交错，也可以是两边连续两边交错，或者是三边连续一遍交错，对于交错和连续的排列组合形式在此不再列举，但应当理解，本申请的实施例并不以此为限、又一种可能的实施方式中，如图14所示，信号屏蔽结构90包括屏蔽挡墙92和屏蔽顶盖93，屏蔽挡墙92围设于设有芯片的腔室114的外围，屏蔽顶盖93的至少部分位于设有芯片的腔室114内且连接于屏蔽挡墙92的一端。应当理解，屏蔽挡墙92可以为连续延伸的封闭环状结构，也可以像前述实施方式中为错位排布的断续包围形态。
由此，信号屏蔽结构90可形成类似无盖的盒状形态，有利于进一步保证其信号屏蔽性能。
需说明的是，信号屏蔽结构90的结构形态并不局限于以上所描述的可能性，其还可以是为嵌设于框架11内且将设有芯片的腔室114包裹的一个矩形六面体，其中，仅在靠近第二线路层22的一面开设用于供第一连接柱61穿过的孔，本申请的实施例对此不做具体限制。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种封装基板，其特征在于，包括：
封装体，所述封装体包括相背设置的顶面和底面；
第一线路层和第二线路层，所述第一线路层设置于所述封装体的顶面，所述第二线路层设置于所述封装体的底面；
电子元件，所述电子元件封装于所述封装体内部；
防潮结构，所述防潮结构设于所述封装体且连接在所述第一线路层和所述第二线路层之间，所述防潮结构包围所述电子元件。
2.如权利要求1所述的封装基板，其特征在于，所述防潮结构为连续延伸的封闭环状结构；或者，
所述防潮结构包括多个子防潮结构，多个所述子防潮结构交错分布，相邻两个所述子防潮结构的至少部分重叠设置。
3.如权利要求1所述的封装基板，其特征在于，所述防潮结构内嵌于所述封装体；或者，
所述防潮结构的至少部分外露在所述封装体的侧部。
4.如权利要求1-3任一项所述的封装基板，其特征在于，所述封装体包括框架和封装层，所述框架设有腔室，所述电子元件收容于所述腔室，所述框架还包括相背设置的第一表面和第二表面，所述封装层填充于所述腔室以包覆所述电子元件并覆盖所述第一表面和所述第二表面，所述封装层远离所述框架的表面形成所述顶面和所述底面；
所述防潮结构包括框架挡墙和封装挡墙，所述框架挡墙设于所述框架，所述封装挡墙设于所述封装层；
所述封装挡墙连接于所述框架挡墙和所述第一线路层之间及所述框架挡墙和所述第二线路层之间，所述封装挡墙在所述第一表面的正投影至少部分落入所述框架挡墙在所述第一表面的正投影的范围内；或者，
所述封装挡墙连接于所述第一表面和所述第一线路层之间及所述第二表面和所述第二线路层之间，所述封装挡墙与所述框架挡墙错位设置；或者，
所述封装挡墙连接于所述第一表面和所述第一线路层之间及所述第二表面和所述第二线路层之间，所述封装挡墙与所述框架挡墙邻接。
5.如权利要求4所述的封装基板，其特征在于，所述电子元件为芯片，所述封装基板还包括设于所述框架的信号屏蔽结构，所述信号屏蔽结构位于所述封装挡墙和所述腔室之间且包围所述腔室。
6.如权利要求5所述的封装基板，其特征在于，所述信号屏蔽结构为连续延伸的封闭环状结构；或者，
所述信号屏蔽结构包括屏蔽挡墙和屏蔽顶盖，所述屏蔽挡墙围设于所述腔室外围，所述屏蔽顶盖的至少部分位于所述腔室内且连接于所述屏蔽挡墙的一端。
7.如权利要求4所述的封装基板，其特征在于，所述封装基板还包括设于所述框架的导接柱，所述框架还包括连接所述第一表面和所述第二表面的周侧面；
所述导接柱位于所述腔室外，且电连接在所述第一线路层和所述第二线路层之间，所述导接柱与所述框架的周侧面之间的距离大于所述防潮挡墙与所述框架之间的距离。
8.如权利要求1-7任一项所述的封装基板，其特征在于，所述封装体还包括金属层，所述金属层嵌设于所述框架的厚度方向的中间位置，所述金属层沿平行于所述封装基板的方向延伸。
9.如权利要求8所述的封装基板，其特征在于，所述金属层与所述导接柱相交，且所述金属层电连接至所述导接柱。
10.如权利要求1所述的封装基板，其特征在于，所述封装基板还包括第一防焊层和第二防焊层；
所述第一防焊层设于所述第一线路层背离所述封装体的表面并覆盖未被所述第一线路层覆盖的封装体的顶面，所述第一防焊层设有第一开窗，所述第一开窗暴露出部分所述第一线路层，以使暴露出的所述部分第一线路层形成所述封装基板的第一焊盘；
所述第二防焊层设于所述第二线路层背离所述封装体的表面并覆盖未被所述第二线路层覆盖的封装体的底面，所述第二防焊层设有第二开窗，所述第二开窗暴露出部分所述第二线路层，以使暴露出的所述部分第二线路层形成所述封装基板的第二焊盘。
11.一种通信设备，其特征在于，所述通信设备包括电路板和如权利要求1-10任一项所述的封装基板，所述封装基板设于所述电路板。
CN202011377915.6A 2020-11-30 2020-11-30 封装基板及通信设备 Pending CN114582828A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011377915.6A CN114582828A (zh) 2020-11-30 2020-11-30 封装基板及通信设备
PCT/CN2021/094104 WO2022110682A1 (zh) 2020-11-30 2021-05-17 封装基板及通信设备
EP21896197.7A EP4246568A4 (en) 2020-11-30 2021-05-17 PACKAGING SUBSTRATE AND COMMUNICATION DEVICE
US18/324,329 US20230299018A1 (en) 2020-11-30 2023-05-26 Package substrate and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011377915.6A CN114582828A (zh) 2020-11-30 2020-11-30 封装基板及通信设备

Publications (1)

Publication Number Publication Date
CN114582828A true CN114582828A (zh) 2022-06-03

Family

ID=81755314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011377915.6A Pending CN114582828A (zh) 2020-11-30 2020-11-30 封装基板及通信设备

Country Status (4)

Country Link
US (1) US20230299018A1 (zh)
EP (1) EP4246568A4 (zh)
CN (1) CN114582828A (zh)
WO (1) WO2022110682A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614939B (zh) * 2023-07-21 2023-10-20 淄博芯材集成电路有限责任公司 印刷电路板芯板层外边框防渗药水结构及其设计方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264671A (ja) * 1995-03-27 1996-10-11 Sumise Device:Kk パッケージの防湿装置
WO2005013645A1 (ja) * 2003-08-05 2005-02-10 Matsushita Electric Industrial Co., Ltd. 有機発光素子とその製造方法、表示装置および照明装置
JP2006041288A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US20100090286A1 (en) * 2008-10-09 2010-04-15 Seung-Jun Lee Vertical-type semiconductor device and method of manufacturing the same
TW201037799A (en) * 2009-04-10 2010-10-16 Ind Tech Res Inst Package of environmental sensitive element and packaging method using the same
CN102171821A (zh) * 2011-04-19 2011-08-31 华为技术有限公司 焊盘的防水结构、防水焊盘和形成该防水结构的方法
CN107611114A (zh) * 2017-07-31 2018-01-19 华为技术有限公司 一种嵌入式基板
CN110491865A (zh) * 2018-05-14 2019-11-22 相丰科技股份有限公司 发光二极管结构
CN111933532A (zh) * 2020-09-22 2020-11-13 甬矽电子(宁波)股份有限公司 扇出型封装工艺和扇出型封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
US7957154B2 (en) * 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
CN201110859Y (zh) * 2007-09-20 2008-09-03 昆山维信诺显示技术有限公司 一种湿敏电子器件
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5617846B2 (ja) * 2009-11-12 2014-11-05 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
US9173299B2 (en) * 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US9200973B2 (en) * 2012-06-28 2015-12-01 Intel Corporation Semiconductor package with air pressure sensor
CN104576575B (zh) * 2013-10-10 2017-12-19 日月光半导体制造股份有限公司 半导体封装件及其制造方法
EP2940729A1 (en) * 2014-04-28 2015-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly comprising a carrier structure made from a printed circuit board
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
US10314171B1 (en) * 2017-12-29 2019-06-04 Intel Corporation Package assembly with hermetic cavity
CN110299329A (zh) * 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264671A (ja) * 1995-03-27 1996-10-11 Sumise Device:Kk パッケージの防湿装置
WO2005013645A1 (ja) * 2003-08-05 2005-02-10 Matsushita Electric Industrial Co., Ltd. 有機発光素子とその製造方法、表示装置および照明装置
JP2006041288A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US20100090286A1 (en) * 2008-10-09 2010-04-15 Seung-Jun Lee Vertical-type semiconductor device and method of manufacturing the same
TW201037799A (en) * 2009-04-10 2010-10-16 Ind Tech Res Inst Package of environmental sensitive element and packaging method using the same
CN102171821A (zh) * 2011-04-19 2011-08-31 华为技术有限公司 焊盘的防水结构、防水焊盘和形成该防水结构的方法
CN107611114A (zh) * 2017-07-31 2018-01-19 华为技术有限公司 一种嵌入式基板
CN110491865A (zh) * 2018-05-14 2019-11-22 相丰科技股份有限公司 发光二极管结构
CN111933532A (zh) * 2020-09-22 2020-11-13 甬矽电子(宁波)股份有限公司 扇出型封装工艺和扇出型封装结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIE YISHUI: "Three-proofing design of shipborne electronic equipment", 《CHINESE JOURNAL OF MECHANICAL ENGINEERING》, vol. 43, 31 January 2007 (2007-01-31), pages 83 - 86 *
王建冈;阮新波;: "集成电力电子模块封装的关键技术", 电子元件与材料, no. 04, 5 April 2008 (2008-04-05), pages 4 - 8 *

Also Published As

Publication number Publication date
EP4246568A4 (en) 2024-06-12
EP4246568A1 (en) 2023-09-20
WO2022110682A1 (zh) 2022-06-02
US20230299018A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US5583378A (en) Ball grid array integrated circuit package with thermal conductor
US10211190B2 (en) Semiconductor packages having reduced stress
KR100282027B1 (ko) 적층기판및볼그리드어레이모듈
KR100319495B1 (ko) 반도체 장치
KR101454884B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
CN107680917B (zh) 一种板级架构及其制备方法、移动终端
CN110896068B (zh) 半导体封装件及用于安装半导体封装件的板
JPH0846136A (ja) 半導体装置
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
JP2010199286A (ja) 半導体装置
US20040113271A1 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
KR102451167B1 (ko) 반도체 패키지
KR101477392B1 (ko) 전자 소자 모듈
US20230299018A1 (en) Package substrate and communication device
CN103635999A (zh) 半导体装置
JP2003324183A (ja) 半導体装置
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
CN113056098A (zh) 电子元件封装体、电子元件组装结构及电子设备
JP2015079777A (ja) 部品内蔵基板
CN111243967A (zh) 一种堆叠式封装方法
WO2022252478A1 (zh) 电子元件封装体、电子元件封装组件及电子设备
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
CN112768426B (zh) 一种多芯片模块
KR20110030090A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination