JP4862871B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4862871B2 JP4862871B2 JP2008238973A JP2008238973A JP4862871B2 JP 4862871 B2 JP4862871 B2 JP 4862871B2 JP 2008238973 A JP2008238973 A JP 2008238973A JP 2008238973 A JP2008238973 A JP 2008238973A JP 4862871 B2 JP4862871 B2 JP 4862871B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat dissipation
- multilayer substrate
- resin layers
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
導体チップ(20)の表面のうち半導体チップ(20)の厚さ方向に延びる面である側面
(23)に熱的に接続された放熱層(15)を設け、半導体チップ(20)は、その厚さ方向が、多層基板(10)における樹脂層(1〜8)の積層方向に沿った状態にて配置されたものとし、多層基板(10)に、樹脂層(1〜8)の積層方向に沿って凹んだ凹部(11)を設け、この凹部(11)に半導体チップ(20)が収納されて、凹部(11)の側面と半導体チップ(20)の側面(23)とを対向させた状態とし、放熱層(15)は、複数の樹脂層(1〜8)の間に設けられるとともに、凹部(11)を構成する樹脂層(1〜4)の間から凹部(11)の側面に露出するものとし、この放熱層(15)の露出部と半導体チップ(20)の側面(23)とが凹部(11)内にて接触し、熱的に接続されたものとし、
さらに、個々の樹脂層(1〜8)に、その厚さ方向に貫通する熱伝導性のビア(16)を設け、複数の樹脂層(1〜8)の間に設けられている放熱層(15)は、ビア(16)を介して樹脂層(1〜8)の積層方向にて互いに熱的に接続されているとともに、放熱部材(30)に熱的に接続されたものとしたことを特徴とする。
図1において(a)は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図であり、(b)はこの半導体装置100における放熱層15の平面パターンを示す概略平面図である。なお、図1(b)では、多層基板10の凹部11に突出する放熱層15の部分は、折り曲げられる前の状態にて示されている。
図9は、本発明の第2実施形態に係る半導体装置110の概略断面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図11(a)は、本発明の第3実施形態に係る半導体装置120の概略断面構成を示す図であり、図11(b)は、同半導体装置120中のバネ部材50の単体構成を示す外観図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図12(a)は、本発明の第4実施形態に係る半導体装置130の概略断面構成を示す図であり、図12(b)は、同半導体装置130中のバネ部材50の単体構成を示す外観図である。本実施形態は、上記第3実施形態と同様に、バネ部材50を有するものであり、このバネ部材50の形状を変更したものである。
図13(a)は、本発明の第5実施形態に係る半導体装置140の概略断面構成を示す図であり、図13(b)は、バネ部材50を半導体チップ20に取り付けた状態を示す外観図である。
図14は、本発明の第6実施形態に係る半導体装置150の概略断面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べることとするが、本実施形態は、上記各実施形態に適用可能なものである。
なお、上記各実施形態では、半導体チップ20を収納した凹部11を、上記1番目の樹脂層1で閉塞しているが、この1番目の樹脂層1を省略して、半導体チップ20と放熱部材30とをダイボンド材などを介して直接接触させるようにしてもよい。
10 多層基板
11 凹部
15 放熱層
16 熱伝導性のビア
20 半導体チップ
21 半導体チップの一方の板面
22 半導体チップの他方の板面
23 半導体チップの側面
30 放熱部材
40 はんだボール
50 バネ部材
Claims (8)
- 樹脂よりなる複数の樹脂層(1〜8)が積層されてなる多層基板(10)と、
前記多層基板(10)の内部に設けられた板状をなす半導体チップ(20)とを備え、
前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向と直交する面である一方の板面(21)には、前記半導体チップ(20)の熱を放熱する放熱部材(30)が熱的に接続されており、
前記多層基板(10)の内部には、前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向に延びる面である側面(23)に熱的に接続された放熱層(15)が設けられており、
前記半導体チップ(20)は、その厚さ方向が、前記多層基板(10)における前記樹脂層(1〜8)の積層方向に沿った状態にて配置されており、
前記多層基板(10)には、前記樹脂層(1〜8)の積層方向に沿って凹んだ凹部(11)が設けられており、
この凹部(11)に前記半導体チップ(20)が収納されて、前記凹部(11)の側面と前記半導体チップ(20)の側面(23)とを対向させた状態とされており、
前記放熱層(15)は、複数の前記樹脂層(1〜8)の間に設けられるとともに、前記凹部(11)を構成する前記樹脂層(1〜4)の間から前記凹部(11)の側面に露出するものであり、
この放熱層(15)の露出部と前記半導体チップ(20)の側面(23)とが前記凹部(11)内にて接触し、熱的に接続されており、
個々の前記樹脂層(1〜8)には、その厚さ方向に貫通する熱伝導性のビア(16)が設けられており、
複数の前記樹脂層(1〜8)の間に設けられている前記放熱層(15)は、前記ビア(16)を介して前記樹脂層(1〜8)の積層方向にて互いに熱的に接続されているとともに、前記放熱部材(30)に熱的に接続されていることを特徴とする半導体装置。 - 樹脂よりなる複数の樹脂層(1〜8)が積層されてなる多層基板(10)と、
前記多層基板(10)の内部に設けられた板状をなす半導体チップ(20)とを備え、
前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向と直交する面である一方の板面(21)には、前記半導体チップ(20)の熱を放熱する放熱部材(30)が熱的に接続されており、
前記多層基板(10)の内部には、前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向に延びる面である側面(23)に熱的に接続された放熱層(15)が設けられており、
前記放熱層(15)は、前記多層基板(10)の表面から外方に突出している部位を有することを特徴とする半導体装置。 - 前記放熱層(15)と前記半導体チップ(20)の側面(23)との間には、当該両部(15、23)が隔てられる方向にバネ弾性を有するバネ部材(50)が介在しており、当該両部(15、23)は、前記バネ部材(50)を介して熱的に接続されていることを特徴とする請求項2に記載の半導体装置。
- 樹脂よりなる複数の樹脂層(1〜8)が積層されてなる多層基板(10)と、
前記多層基板(10)の内部に設けられた板状をなす半導体チップ(20)とを備え、
前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向と直交する面である一方の板面(21)には、前記半導体チップ(20)の熱を放熱する放熱部材(30)が熱的に接続されており、
前記多層基板(10)の内部には、前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向に延びる面である側面(23)に熱的に接続された放熱層(15)が設けられており、
前記放熱層(15)と前記半導体チップ(20)の側面(23)との間には、当該両部(15、23)が隔てられる方向にバネ弾性を有するバネ部材(50)が介在しており、当該両部(15、23)は、前記バネ部材(50)を介して熱的に接続されていることを特徴とする半導体装置。 - 前記半導体チップ(20)は、その厚さ方向が、前記多層基板(10)における前記樹脂層(1〜8)の積層方向に沿った状態にて配置されており、
前記多層基板(10)には、前記樹脂層(1〜8)の積層方向に沿って凹んだ凹部(11)が設けられており、
この凹部(11)に前記半導体チップ(20)が収納されて、前記凹部(11)の側面と前記半導体チップ(20)の側面(23)とを対向させた状態とされており、
前記放熱層(15)は、複数の前記樹脂層(1〜8)の間に設けられるとともに、前記凹部(11)を構成する前記樹脂層(1〜4)の間から前記凹部(11)の側面に露出するものであり、
この放熱層(15)の露出部と前記半導体チップ(20)の側面(23)とが前記凹部(11)内にて接触し、熱的に接続されていることを特徴とする請求項2ないし4のいずれか1つに記載の半導体装置。 - 個々の前記樹脂層(1〜8)には、その厚さ方向に貫通する熱伝導性のビア(16)が設けられており、
複数の前記樹脂層(1〜8)の間に設けられている前記放熱層(15)は、前記ビア(16)を介して前記樹脂層(1〜8)の積層方向にて互いに熱的に接続されているとともに、前記放熱部材(30)に熱的に接続されていることを特徴とする請求項5に記載の半導体装置。 - 前記多層基板(10)には、外部と接続するためのはんだよりなるはんだボール(40)が設けられており、
前記放熱層(15)は前記ビア(16)を介して前記はんだボール(40)にも熱的に接続されていることを特徴とする請求項1または6に記載の半導体装置。 - さらに、前記放熱層(15)は、前記多層基板(10)の内部にて、前記半導体チップ(20)の表面のうち前記一方の板面(21)とは反対側の他方の板面(22)にも熱的に接続されていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008238973A JP4862871B2 (ja) | 2008-09-18 | 2008-09-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008238973A JP4862871B2 (ja) | 2008-09-18 | 2008-09-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073851A JP2010073851A (ja) | 2010-04-02 |
JP4862871B2 true JP4862871B2 (ja) | 2012-01-25 |
Family
ID=42205375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008238973A Expired - Fee Related JP4862871B2 (ja) | 2008-09-18 | 2008-09-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4862871B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5760260B2 (ja) * | 2011-08-11 | 2015-08-05 | 株式会社フジクラ | 部品内蔵プリント基板及びその製造方法 |
JP2013123031A (ja) * | 2011-11-07 | 2013-06-20 | Denso Corp | 導電性材料および半導体装置 |
JP2013211480A (ja) * | 2012-03-30 | 2013-10-10 | Fujikura Ltd | 部品内蔵基板 |
JP2013243263A (ja) * | 2012-05-21 | 2013-12-05 | Internatl Business Mach Corp <Ibm> | 3次元積層パッケージにおける電力供給と放熱(冷却)との両立 |
WO2014171403A1 (ja) * | 2013-04-17 | 2014-10-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP5999022B2 (ja) * | 2013-05-09 | 2016-09-28 | 株式会社デンソー | 多層基板およびその製造方法 |
US10109588B2 (en) | 2015-05-15 | 2018-10-23 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and package-on-package structure including the same |
KR102021886B1 (ko) * | 2015-05-15 | 2019-09-18 | 삼성전자주식회사 | 전자부품 패키지 및 패키지 온 패키지 구조 |
KR102164795B1 (ko) | 2018-09-06 | 2020-10-13 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
CN109085898A (zh) * | 2018-09-30 | 2018-12-25 | 贵州大学 | 一种抗震防尘式电脑机箱 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3908157B2 (ja) * | 2002-01-24 | 2007-04-25 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
JP4110189B2 (ja) * | 2006-12-13 | 2008-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージ |
-
2008
- 2008-09-18 JP JP2008238973A patent/JP4862871B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010073851A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4862871B2 (ja) | 半導体装置 | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
JP5436614B2 (ja) | パッケージ構造とその製造方法 | |
JP3655242B2 (ja) | 半導体パッケージ及び半導体実装装置 | |
JP5100878B1 (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
JP2010080572A (ja) | 電子装置 | |
JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
US9271388B2 (en) | Interposer and package on package structure | |
US20140048313A1 (en) | Thermally enhanced wiring board with thermal pad and electrical post | |
JP4545022B2 (ja) | 回路装置およびその製造方法 | |
JP2019067872A (ja) | 回路基板及び回路モジュール | |
US20140048319A1 (en) | Wiring board with hybrid core and dual build-up circuitries | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
KR100919539B1 (ko) | 방열기판 및 그 제조방법 | |
CN112040629B (zh) | 电路板及其制作方法 | |
JP5884611B2 (ja) | 電子装置 | |
WO2014181509A1 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP3611957B2 (ja) | 積層型実装体 | |
JP5358515B2 (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP2002043510A (ja) | 半導体パワーモジュールおよびその製造方法 | |
KR101011746B1 (ko) | 집적회로 모듈들의 역 교번 적층구조체 | |
JP4942452B2 (ja) | 回路装置 | |
JP5146016B2 (ja) | 電子装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |