JP4862871B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4862871B2
JP4862871B2 JP2008238973A JP2008238973A JP4862871B2 JP 4862871 B2 JP4862871 B2 JP 4862871B2 JP 2008238973 A JP2008238973 A JP 2008238973A JP 2008238973 A JP2008238973 A JP 2008238973A JP 4862871 B2 JP4862871 B2 JP 4862871B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat dissipation
multilayer substrate
resin layers
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008238973A
Other languages
English (en)
Other versions
JP2010073851A (ja
Inventor
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008238973A priority Critical patent/JP4862871B2/ja
Publication of JP2010073851A publication Critical patent/JP2010073851A/ja
Application granted granted Critical
Publication of JP4862871B2 publication Critical patent/JP4862871B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、樹脂よりなる多層基板の内部に半導体チップを設けてなる半導体装置に関し、特に、半導体チップの放熱性の向上に関する。
従来より、この種の半導体装置としては、樹脂よりなる複数の樹脂層が積層されてなる多層基板と、多層基板の内部に設けられた半導体チップとを備えたものが提案されている(たとえば、特許文献1参照)。
ここで、半導体チップの放熱性を確保するために、従来では、一般に板状である半導体チップの表面のうち半導体チップの厚さ方向と直交する面である一方の板面に、導体膜やヒートシンクなどの放熱部材を熱的に接続している。
特開2002−329803号公報
しかしながら、従来では、半導体チップの一方の板面に放熱部材を熱的に接続しているだけなので、この従来構成にて、さらなる放熱性の向上を図るべく、放熱部材の熱容量を大きくすることは、放熱部材の大型化を招くことになり、好ましくない。
また、上記特許文献1では、放熱部材をCu箔などの金属箔などよりなるものとしているが、この金属箔の厚みは、たとえば通常18〜35μm程度の非常に薄いものであり熱容量が小さい。そのため、たとえば10msec〜100msecの過渡的な熱抵抗が大きくなり、瞬時に大きな電力がかかる車載デバイスなどには適用できないという問題がある。
本発明は、上記問題に鑑みてなされたものであり、樹脂よりなる多層基板の内部に半導体チップを設けてなる半導体装置において、放熱部材の大型化を招くことなく、半導体チップの放熱性を向上させることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、多層基板(10)の内部に、半
導体チップ(20)の表面のうち半導体チップ(20)の厚さ方向に延びる面である側面
(23)に熱的に接続された放熱層(15)を設け、半導体チップ(20)は、その厚さ方向が、多層基板(10)における樹脂層(1〜8)の積層方向に沿った状態にて配置されたものとし、多層基板(10)に、樹脂層(1〜8)の積層方向に沿って凹んだ凹部(11)を設け、この凹部(11)に半導体チップ(20)が収納されて、凹部(11)の側面と半導体チップ(20)の側面(23)とを対向させた状態とし、放熱層(15)は、複数の樹脂層(1〜8)の間に設けられるとともに、凹部(11)を構成する樹脂層(1〜4)の間から凹部(11)の側面に露出するものとし、この放熱層(15)の露出部と半導体チップ(20)の側面(23)とが凹部(11)内にて接触し、熱的に接続されたものとし、
さらに、個々の樹脂層(1〜8)に、その厚さ方向に貫通する熱伝導性のビア(16)を設け、複数の樹脂層(1〜8)の間に設けられている放熱層(15)は、ビア(16)を介して樹脂層(1〜8)の積層方向にて互いに熱的に接続されているとともに、放熱部材(30)に熱的に接続されたものとしたことを特徴とする。
それによれば、半導体チップ(20)の一方の板面(21)から放熱部材(30)によって従来と同様の放熱が行われることに加えて、さらに、半導体チップ(20)の側面(23)からも放熱層(15)による放熱が行われるため、放熱経路の増加が図れることから、放熱部材の大型化を招くことなく、半導体チップ(20)の放熱性を向上させることができる。
また、本発明によれば、上記の如く多層基板(10)に設けた凹部(11)に半導体チップ(20)を収納して、凹部(11)の側面に露出する放熱層(15)と半導体チップ(20)の側面(23)とを凹部(11)内にて接触させ、熱的に接続することで、多層基板(10)の内部にて、半導体チップ(20)の側面(23)と放熱層(15)との熱的な接続を適切に行える。
また、本発明によれば、上記の如く熱伝導性のビア(16)を設けることにより、樹脂層(1〜8)の各層間に設けられている放熱層(15)同士を熱的に接続するとともに、放熱層(15)の熱を放熱部材(30)に逃がすことができ、効率的な放熱が可能となる。
また、このように熱伝導性のビア(16)を設けた場合、さらに、請求項に記載の発明のように、多層基板(10)に、外部と接続するためのはんだよりなるはんだボール(40)を設け、放熱層(15)を、ビア(16)を介してはんだボール(40)にも熱的に接続してもよい。
それによれば、放熱層(15)の熱を、はんだボール(40)を介して外部にも逃がすことが可能となり、効率的な放熱のために好ましい。
また、請求項2に記載の発明では、放熱層(15)は、多層基板(10)の表面から外方に突出する部位を有していることを特徴とする。
それによれば、放熱層(15)は、その突出する部位を有することによって外部への放熱面積が大きくなり、放熱性の向上に好ましい。
また、請求項に記載の発明では、放熱層(15)と半導体チップ(20)の側面(23)との間に、当該両部(15、23)が隔てられる方向にバネ弾性を有するバネ部材(50)を介在させ、当該両部(15、23)を、バネ部材(50)を介して熱的に接続したことを特徴とする。
それによれば、バネ部材(50)のバネ弾性によって放熱層(15)と半導体チップ(20)の側面(23)との接触性が向上し、当該両部(15、23)の熱的接続の確保のために好ましいものとなる。
また、請求項に記載の発明では、さらに、放熱層(15)は、多層基板(10)の内部にて、半導体チップ(20)の表面のうち一方の板面(21)とは反対側の他方の板面(22)にも熱的に接続されていることを特徴とする。
それによれば、さらに、半導体チップ(20)の他方の板面(22)からも放熱層(15)による放熱が可能となり、好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。以下の各実施形態に示される半導体装置は、車載用半導体装置であり、エンジンECUなどの車載電子製品に搭載されるものである。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1において(a)は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図であり、(b)はこの半導体装置100における放熱層15の平面パターンを示す概略平面図である。なお、図1(b)では、多層基板10の凹部11に突出する放熱層15の部分は、折り曲げられる前の状態にて示されている。
本実施形態の半導体装置100は、大きくは、多層基板10と、多層基板10の内部に設けられた半導体チップ20と、半導体チップ20の一方の板面21に熱的に接続された放熱部材30とを備えて構成されている。
多層基板10は、樹脂よりなる複数の樹脂層1〜8が積層されてなるPALAP(Patterned prepreg LAy up Process)基板である。これら樹脂層1〜8は、一般のPALAP基板と同様に、液晶ポリマーなどの熱可塑性樹脂よりなり、熱プレスにより接合されている。
樹脂層1〜8の積層数は限定するものではないが、ここでは、8層構成とされている。この樹脂層1〜8の平面サイズは、例えば10mm×10mm程度であり、厚さは1層あたり25〜100μmである。
半導体チップ20は、一般的な半導体プロセスよりなるシリコン半導体などよりなるICチップやトランジスタ素子などのチップであり、板状をなす。ここでは、一般のものと同様に矩形板状のチップであり、たとえば5×5mm程度である。また、半導体チップ20の厚さは、個々の樹脂層1〜8の厚さよりも厚いものであり、たとえば0.1〜0.4mmである。
また、多層基板10には、樹脂層1〜8の積層方向(図1(a)の上下方向)に沿って凹んだ凹部11が設けられており、この凹部11内に半導体チップ20が収納されている。ここでは、凹部11は、多層基板10の一面(図1(a)の上面)寄りに設けられている。
半導体チップ20の厚さは、1つの樹脂層の厚さよりも大きいため、凹部11に半導体チップ20を収納するためには、凹部11の深さは、2以上の樹脂層の厚さの分、凹んでいる必要がある。ここでは、凹部11は、多層基板10の一面側から2番目、3番目、4番目の3つの樹脂層2〜4の厚さ分、凹んだものとなっている。
また、凹部11の平面形状は、図1に示されるように、半導体チップ20が挿入可能なように半導体チップ20よりも若干大きな矩形をなす。そして、凹部11は、多層基板10の一面を構成する樹脂層1、すなわち多層基板10の一面側の1番目に位置する樹脂層1により閉塞され、多層基板10の内部の空洞として構成されている。以下、この樹脂層1を1番目の樹脂層1という。
このような閉塞された凹部11内にて、半導体チップ20は、半導体チップ20の厚さ方向を樹脂層1〜8の積層方向に沿った状態で配置されている。言い換えれば、半導体チップ20の板面21、22と当該積層方向とが実質的に直交している。
そして、半導体チップ20の一方の板面21は、半導体チップ20の表面のうち半導体チップ20の厚さ方向と直交する面であるが、凹部11内においては、この一方の板面21が、1番目の樹脂層1に対向している。
また、当該一方の板面21と反対側の面である半導体チップ20の他方の板面22は、凹部11の底部、すなわち多層基板10の一面側から5番目に位置する樹脂層5に対向している。また、半導体チップ20の側面23は、半導体チップ20の表面のうち半導体チップ20の厚さ方向に延びる面であるが、この半導体チップ20の側面23は、凹部11内にて、当該凹部11の側面と対向している。
ここで、多層基板10には、一般的なPALAP基板と同様に、半導体チップ20から信号を取り出すための電気配線12、13が形成されている。ここでは、電気配線12、13は多層基板10の他面(図1(a)の下面)側に位置する4つの樹脂層5〜8に設けられている。
この電気配線12、13は一般のものと同様、樹脂層5〜8の層間に位置し所望のパターンに形成された層間配線12と、個々の樹脂層5〜8を貫通して設けられ各層間配線12を電気的に接続するビア13とにより構成されている。
層間配線12は、エッチングなどでパターニングされたCuなどの金属箔よりなり、ビア13は、樹脂層5〜8を貫通する貫通穴に充填されて硬化された金属ペーストなどの導電性および熱伝導性に優れた材料よりなる。
より具体的には、層間配線12は、たとえば厚さが9〜35μm程度のCu箔であり、ビア13は、たとえば径が一般的な75〜300μmでAg−Snなどのはんだよりも融点の高い金属ペーストよりなる。
そして、電気配線12、13は、半導体チップ20の他方の板面22に設けられたパッド24に接して電気的に接続されている。このパッド24は、Au、Cu、はんだなどよりなる。たとえば、電気配線のビア13とパッド24とは、お互いが合金反応することによって電気的に接続されている。
次に、半導体装置100における放熱構成について述べる。まず、1番目の樹脂層1のうち半導体チップ20の一面21と対向する部位には、放熱用ビア14が設けられている。この放熱用ビア14は、当該1番目の樹脂層1をその厚さ方向に貫通する熱伝導性のビアである。
この放熱用ビア14は、上記電気配線のビア13と同様の導電性および熱伝導性に優れた材料よりなる。なお、ここでは、放熱用ビア14は、半導体チップ20と同一の平面形状を持つものであるが、これに限定されるものではなく、たとえば、上記電気配線のビア13と同様の75〜300μmの径を持つ円柱状のものが、1番目の樹脂層1のうち半導体チップ20の一面21と対向する部位に、複数個、規則的もしくはランダムに点在した構成であってもよい。
そして、この放熱用ビア14を介して、半導体チップ20の一方の板面21と放熱部材30とが熱的に接続されている。ここで、半導体チップ20の一方の板面21には、AuやNiなどのメッキを施し、当該一方の板面21と放熱用ビア14との接続性を確保することが好ましい。
この放熱部材30としては、一般的な板状のヒートシンクが採用される。ここでは、放熱部材30は、多層基板10とほぼ同じ平面サイズであって、たとえば厚さが0.1〜1mmで、材質はCuやAlなどの熱伝導の良い金属材料とする。
この放熱部材30によって、半導体チップ20の一方の板面21から、半導体チップ20の熱が放熱される。さらに、本実施形態では、半導体チップ20の熱を放熱する構成として、多層基板10の内部に、半導体チップ20の側面23に熱的に接続された放熱層15が設けられている。
ここでは、放熱層15は、複数の樹脂層1〜8の間に設けられている層状のものである。この放熱層15は、上記電気配線の層間配線12と同様の材質、厚さ、作製方法とすることができる。また、その平面パターンは、図1(b)に示されるように、一端が凹部11側に位置し、他端側が多層基板10の周辺部に延びる配線形状とされている。
放熱層15のなかでも、凹部11を構成する樹脂層1〜4の間に位置するものは、その一端が凹部11の側面にて凹部11内に露出している。この凹部11の側面には、当該凹部11を構成する樹脂層1〜4同士の層間が位置しており、当該層間にて放熱層15が露出している。
そして、この放熱層15の露出部と半導体チップ20の側面23とが凹部11内にて接触し、放熱層15と半導体チップ20とが熱的に接続されている。この放熱層15の露出部は、元々は、図1(b)に示されるように凹部11内に突出したものであり、これが、図1(a)のように、凹部11の底部側へ向かって折り曲げられた状態で半導体チップ20の側面23に接している。
また、図1(a)に示されるように、個々の樹脂層1〜8には、その厚さ方向に貫通する熱伝導性のビア16が設けられている。この熱伝導性のビア16は、上記電気信号のビア13と同様の材質、形状、作製方法とされるものである。
そして、複数の樹脂層1〜8の間に設けられている各放熱層15は、熱伝導性のビア16を介して個々の樹脂層1〜8を越えて熱的に接続されている。つまり、これら各放熱層15は、樹脂層1〜8の積層方向にて互いに熱的に接続されている。
さらに、各放熱層15は、1番目の放熱層1に設けられた熱伝導性のビア16を介して、放熱部材30に熱的に接続されている。なお、この放熱層15のビア16を介した熱的接続の構成は、図1(b)において凹部11の辺部から延びる配線形状の放熱層15だけでなく、多層基板10の四隅部に位置する矩形の放熱層15についても同様のものとされている。
また、これら放熱層15、熱伝導性のビア16は、それぞれ電気配線の層間配線12、ビア13と同様の材質により、各層間、各樹脂層に設けられているが、その機能は電気配線12、13とは異なり、半導体チップ20を動作させるための電気的信号の接続には寄与しないものである。
また、多層基板10の他面には、はんだよりなるはんだボール40が設けられており、半導体装置100は、このはんだボール40を介して外部の部材と接続されるようになっている。それぞれの層間配線12は、電気配線のビア13を介して、はんだボール40に電気的に接続されている。また、それぞれの放熱層15は、熱伝導性のビア16を介して、はんだボール40に熱的に接続されている。
次に、本半導体装置100の製造方法について、図2、図3を参照して述べる。図2は本製造方法を示す工程図、図3は図2に続く製造方法の工程図であり、各工程におけるワークを図1(a)に対応した断面にて示してある。
まず、1番目の樹脂層1を除く7つの樹脂層2〜8において、凹部11を形成するための開口部、電気配線12、13、放熱層15、熱伝導性のビア16を形成しておく。ここで、電気配線12、13および放熱層15、熱伝導性のビア16の作製方法は、樹脂層への穴開け加工、金属箔のエッチング、金属ペーストの印刷・硬化などの一般的な方法によって行われる。
そして、図2(a)に示されるように、これら7つの樹脂層2〜8を位置あわせして積層する。このとき、凹部11を構成する3つの樹脂層2〜4に設けられている放熱層15は、凹部11内に個々の樹脂層の厚さ程度(たとえば25〜100μm)、突出させておく。それにより、図2(b)に示されるようなワークができあがる。なお、この図2(b)のワークの平面構成は上記図1(b)に示されるものに相当する。
次に、図2(c)に示されるように、凹部11の開口部から半導体チップ20を挿入し、凹部11内に半導体チップ20を設置する。このとき、半導体チップ20により、凹部11に突出する放熱層15の部分を押し倒しながら、半導体チップ20を凹部11に挿入していく。
図4は、この放熱層15が半導体チップ20によって押し倒された部分を示す拡大図である。こうすることで、上述のように、放熱層15は凹部11内にて折り曲げられた状態で半導体チップ20の側面23に接し、半導体チップ20の側面23と放熱層15とが強固に接触する。
また、この半導体チップ20の設置においては、凹部11の底部では、半導体チップ20のパッド24と電気配線のビア13とを接触させる。こうして多層基板10への半導体チップ20の搭載が終了すると、図3(a)に示されるワークができあがる。
次に、図3(b)に示されるように、その上に、放熱用ビア14が形成された1番目の樹脂層1を積層し、凹部11を閉塞する。次に、図3(c)に示されるように、その上に放熱部材30を積み重ねる。
その後、このワークを、所定の熱と圧力をもって一括してプレスする。それにより、各樹脂層1〜8同士、樹脂層と放熱部材30との間、および、半導体チップ20のパッド24と熱伝導性のビア16との間、半導体チップ20と放熱用ビア14との間が、熱圧着や合金反応などにより接合される。
その後は、一般の方法により多層基板10の他面に、はんだボール40を装着する。こうして、本実施形態の半導体装置100ができあがる。そして、この半導体装置100は、はんだボール40を介して、外部の部材に接続されて使用される。
図5は、本半導体装置100を外部の部材に取り付けた一具体例を示すものであり、本半導体装置100を外部の部材としてのマザーボード200およびケース300に搭載した例を示す概略断面図である。
マザーボード200は、たとえば一般的な回路基板などであり、ケース300は、このマザーボード200を納めるAlなどの金属ケースである。半導体装置100は、多層基板10の他面側にて、はんだボール40を介してマザーボード200に電気的・熱的に接続されており、多層基板10の一面側では、放熱部材30が、シリコーンゲルなどよりなる熱伝導性のゲル310を介して接着される。
ところで、本実施形態によれば、半導体チップ20の一方の板面21に、放熱部材30が熱的に接続されているだけでなく、多層基板10の内部に、半導体チップ20の側面23に熱的に接続された放熱層15が設けられている。つまり、放熱部材30による放熱経路に加えて、さらに、半導体チップ20の側面23からの放熱層15による放熱経路が形成されることになる。
そのため、本実施形態によれば、従来に比べて放熱部材を大型化することなく、半導体チップ20の放熱性を向上させることができる。具体的に放熱層15による放熱経路について、上記図5の例を採って述べると、半導体チップ20の熱は、その側面23から放熱層15を介して熱伝導性のビア16に到達し、放熱部材30という放熱層15よりも熱容量の大きい放熱体へ逃がすことができる。
そして、放熱部材30からは、ゲル310を介してケース300というさらに熱容量の大きい放熱体へ放熱が行われる。また、上記図5では、チップ20の側面23からの熱は、放熱層15から熱伝導性のビア16を介して、はんだボール40、さらにはマザーボード200に逃がすことも可能である。
さらに、半導体チップ20の側面23と接触する放熱層15、および熱伝導性のビア16を可能な限り多く配置することで、多層基板10全体としての熱伝導率が大きくなるので半導体装置100全体としての放熱性が向上する。
ここで、図6、図7は、放熱層15の他の平面形状を示す概略平面図である。放熱層15の平面形状としては、上記図1(b)に示されるような凹部11の辺部から延びる配線形状とされたもの以外にも、種々の形態が可能であり、たとえば図6や図7に示されるような形状が可能である。
図6に示される放熱層15は、凹部11内に突出する部位は上記図1(b)と同様であるが、凹部11以外の部位すなわち樹脂層の層間に位置する部分では、放熱層15が連続的につながった形状となっている。
また、図7に示される放熱層15では、さらに凹部11内に突出する部位も連続的につながった形状となっている。これら図6、図7に示される放熱層15においても、上記同様に熱伝導性のビア16により各層間で接続され、上記同様の効果が発揮される。
また、図8は、熱伝導性のビア16の他の形状を示す概略断面図である。図8では、熱伝導性のビア16を、上記図1のものに比べて大口径としたものである。このように、熱伝導性のビア16のサイズや数については、特に限定されるものではない。
(第2実施形態)
図9は、本発明の第2実施形態に係る半導体装置110の概略断面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
上記第1実施形態と同様に、放熱層15は、一端が凹部11側に位置し、他端側が多層基板10の周辺部に延びる配線形状とされているが、本実施形態では、当該放熱層15の他端は、多層基板10の側面から外方に突出している。つまり、放熱層15のうち半導体チップ20の側面23と熱的に接続された一端とは反対側の部位である他端が、多層基板10の表面から外方に突出している。
本実施形態によれば、放熱層15の他端が、多層基板10の外部に突出している部位となっているため、その分、放熱層15の外部への放熱面積が大きくなる。そのため、半導体チップ20の側面23からの熱の放熱効率が大きくなり、放熱性の向上が図れるという利点がある。
さらに、図10は、本第2実施形態に係る半導体装置110に別の放熱部材31を取り付けた例を示す概略断面図である。図10では、多層基板10の側面から突出する放熱層15の他端に対して、さらに別の放熱部材31を熱的に接触させたものである。この別の放熱部材31は、放熱部材30と同様の板材であり、図示しない締結手段などにより固定される。これにより、放熱層15の他端から別の放熱部材31に放熱がなされ、放熱性の向上が期待できる。
(第3実施形態)
図11(a)は、本発明の第3実施形態に係る半導体装置120の概略断面構成を示す図であり、図11(b)は、同半導体装置120中のバネ部材50の単体構成を示す外観図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図11に示されるように、本実施形態の半導体装置120は、上記第1実施形態の半導体装置において、放熱層15と半導体チップ20の側面23との間に、バネ部材50を介在させている。このバネ部材50は、当該両部15、23が隔てられる方向、つまり図11(a)中の左右方向にバネ弾性を有するものである。
ここでは、バネ部材50は、当該隔てられる方向に凹凸を持つ波形の板状をなしており、CuやAlなどの熱伝導の高い金属よりなる。そして、放熱層15と半導体チップ20の側面23とは、同方向に発揮されるバネ弾性によりバネ部材50を介して接触し、熱的に接続されている。
本構成は、バネ部材50を凹部11内に配置した後で、このバネ部材50を凹部11の側面に押しつけるように、半導体チップ20を凹部11に挿入することにより、形成される。本実施形態によれば、バネ部材50のバネ弾性によって放熱層15と半導体チップ20の側面23との接触性が向上し、当該両部15および23の熱的接続を確保しやすくなる。
また、本実施形態では、さらに、凹部11内にて放熱層15と半導体チップ20の側面23との間には、バネ部材50を封止するように熱伝導性を有する樹脂60が充填されており、さらなる放熱性の向上が期待できる。この樹脂60は、たとえばアルミナフィラー入りエポキシ樹脂などであり、半導体チップ20を凹部11に挿入した後、半導体チップ20と凹部11の側面との間に注入することで形成される。
(第4実施形態)
図12(a)は、本発明の第4実施形態に係る半導体装置130の概略断面構成を示す図であり、図12(b)は、同半導体装置130中のバネ部材50の単体構成を示す外観図である。本実施形態は、上記第3実施形態と同様に、バネ部材50を有するものであり、このバネ部材50の形状を変更したものである。
本実施形態のバネ部材50は、図12に示されるように、板バネ形状をなすものである。この場合も、バネ部材50の配置方法は、上記第3実施形態と同様であり、バネ部材50による効果も同様である。
(第5実施形態)
図13(a)は、本発明の第5実施形態に係る半導体装置140の概略断面構成を示す図であり、図13(b)は、バネ部材50を半導体チップ20に取り付けた状態を示す外観図である。
本実施形態は、上記第4実施形態のバネ部材50を、あらかじめ半導体チップ20に取り付けた後に、半導体チップ20を凹部11に挿入することにより、製造される。そして、このバネ部材50による効果は、上記同様である。
(第6実施形態)
図14は、本発明の第6実施形態に係る半導体装置150の概略断面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べることとするが、本実施形態は、上記各実施形態に適用可能なものである。
図14に示されるように、さらに、多層基板10の内部にて、半導体チップ20の他方の板面22に正対して、放熱層15が設けられており、この放熱層15は熱伝導性のビア16を介して、半導体チップ20の他方の板面22に接して熱的に接続されている。
そして、当該放熱層15は、上記実施形態に示した放熱層15と同様に、はんだボール40に熱的に接続されている。本実施形態によれば、上記各実施形態における放熱層15の効果に加えて、さらに、半導体チップ20の他方の板面22からも放熱層15による放熱が可能となる。
(他の実施形態)
なお、上記各実施形態では、半導体チップ20を収納した凹部11を、上記1番目の樹脂層1で閉塞しているが、この1番目の樹脂層1を省略して、半導体チップ20と放熱部材30とをダイボンド材などを介して直接接触させるようにしてもよい。
また、上記各実施形態においては、熱伝導性のビア16により各層間の放熱層15が接続され、さらに放熱部材30にまで接続されて放熱性の向上が図られているが、この熱伝導性のビア16が無い構成であってもよい。
また、上記各実施形態のように、放熱層15が、はんだボール40に熱的に接続されていれば、放熱性の点で好ましいが、特に接続されていなくてもよい。つまり、放熱層15に接続されるはんだボール40は無い構成であってもよい。
また、上記各実施形態では、放熱層15は、隣り合う樹脂層1〜8の層間に設けるものであったが、それ以外にも、樹脂成形などにより、個々の樹脂層1〜8の内部に放熱層が埋め込まれたものであってもよい。
(a)は、本発明の第1実施形態に係る半導体装置の概略断面図であり、(b)は同半導体装置における放熱層の平面パターンを示す概略平面図である。 第1実施形態の半導体装置の製造方法を示す工程図である。 図2に続く製造方法の工程図である。 放熱層が半導体チップによって押し倒された部分を示す拡大図である。 第1実施形態に係る半導体装置を外部の部材に取り付けた一具体例を示す概略断面図である。 第1実施形態における放熱層の他の平面形状を示す概略平面図である。 第1実施形態における放熱層の他の平面形状を示す概略平面図である。 第1実施形態における熱伝導性のビアの他の形状を示す概略断面図である。 本発明の第2実施形態に係る半導体装置の概略断面図である。 第2実施形態に係る半導体装置に別の放熱部材を取り付けた例を示す概略断面図である。 (a)は、本発明の第3実施形態に係る半導体装置の概略断面図であり、(b)は、同半導体装置中のバネ部材の単体構成を示す外観図である。 (a)は、本発明の第4実施形態に係る半導体装置の概略断面図であり、(b)は、同半導体装置中のバネ部材の単体構成を示す外観図である。 (a)は、本発明の第5実施形態に係る半導体装置の概略断面図であり、(b)は、バネ部材を半導体チップに取り付けた状態を示す外観図である。 本発明の第6実施形態に係る半導体装置の概略断面図である。
符号の説明
1〜8 樹脂層
10 多層基板
11 凹部
15 放熱層
16 熱伝導性のビア
20 半導体チップ
21 半導体チップの一方の板面
22 半導体チップの他方の板面
23 半導体チップの側面
30 放熱部材
40 はんだボール
50 バネ部材

Claims (8)

  1. 樹脂よりなる複数の樹脂層(1〜8)が積層されてなる多層基板(10)と、
    前記多層基板(10)の内部に設けられた板状をなす半導体チップ(20)とを備え、
    前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向と直交する面である一方の板面(21)には、前記半導体チップ(20)の熱を放熱する放熱部材(30)が熱的に接続されており、
    前記多層基板(10)の内部には、前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向に延びる面である側面(23)に熱的に接続された放熱層(15)が設けられており、
    前記半導体チップ(20)は、その厚さ方向が、前記多層基板(10)における前記樹脂層(1〜8)の積層方向に沿った状態にて配置されており、
    前記多層基板(10)には、前記樹脂層(1〜8)の積層方向に沿って凹んだ凹部(11)が設けられており、
    この凹部(11)に前記半導体チップ(20)が収納されて、前記凹部(11)の側面と前記半導体チップ(20)の側面(23)とを対向させた状態とされており、
    前記放熱層(15)は、複数の前記樹脂層(1〜8)の間に設けられるとともに、前記凹部(11)を構成する前記樹脂層(1〜4)の間から前記凹部(11)の側面に露出するものであり、
    この放熱層(15)の露出部と前記半導体チップ(20)の側面(23)とが前記凹部(11)内にて接触し、熱的に接続されており、
    個々の前記樹脂層(1〜8)には、その厚さ方向に貫通する熱伝導性のビア(16)が設けられており、
    複数の前記樹脂層(1〜8)の間に設けられている前記放熱層(15)は、前記ビア(16)を介して前記樹脂層(1〜8)の積層方向にて互いに熱的に接続されているとともに、前記放熱部材(30)に熱的に接続されていることを特徴とする半導体装置。
  2. 樹脂よりなる複数の樹脂層(1〜8)が積層されてなる多層基板(10)と、
    前記多層基板(10)の内部に設けられた板状をなす半導体チップ(20)とを備え、
    前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向と直交する面である一方の板面(21)には、前記半導体チップ(20)の熱を放熱する放熱部材(30)が熱的に接続されており、
    前記多層基板(10)の内部には、前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向に延びる面である側面(23)に熱的に接続された放熱層(15)が設けられており、
    前記放熱層(15)は、前記多層基板(10)の表面から外方に突出している部位を有することを特徴とする半導体装置。
  3. 前記放熱層(15)と前記半導体チップ(20)の側面(23)との間には、当該両部(15、23)が隔てられる方向にバネ弾性を有するバネ部材(50)が介在しており、当該両部(15、23)は、前記バネ部材(50)を介して熱的に接続されていることを特徴とする請求項2に記載の半導体装置。
  4. 樹脂よりなる複数の樹脂層(1〜8)が積層されてなる多層基板(10)と、
    前記多層基板(10)の内部に設けられた板状をなす半導体チップ(20)とを備え、
    前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向と直交する面である一方の板面(21)には、前記半導体チップ(20)の熱を放熱する放熱部材(30)が熱的に接続されており、
    前記多層基板(10)の内部には、前記半導体チップ(20)の表面のうち前記半導体チップ(20)の厚さ方向に延びる面である側面(23)に熱的に接続された放熱層(15)が設けられており、
    前記放熱層(15)と前記半導体チップ(20)の側面(23)との間には、当該両部(15、23)が隔てられる方向にバネ弾性を有するバネ部材(50)が介在しており、当該両部(15、23)は、前記バネ部材(50)を介して熱的に接続されていることを特徴とする半導体装置。
  5. 前記半導体チップ(20)は、その厚さ方向が、前記多層基板(10)における前記樹脂層(1〜8)の積層方向に沿った状態にて配置されており、
    前記多層基板(10)には、前記樹脂層(1〜8)の積層方向に沿って凹んだ凹部(11)が設けられており、
    この凹部(11)に前記半導体チップ(20)が収納されて、前記凹部(11)の側面と前記半導体チップ(20)の側面(23)とを対向させた状態とされており、
    前記放熱層(15)は、複数の前記樹脂層(1〜8)の間に設けられるとともに、前記凹部(11)を構成する前記樹脂層(1〜4)の間から前記凹部(11)の側面に露出するものであり、
    この放熱層(15)の露出部と前記半導体チップ(20)の側面(23)とが前記凹部(11)内にて接触し、熱的に接続されていることを特徴とする請求項2ないし4のいずれか1つに記載の半導体装置。
  6. 個々の前記樹脂層(1〜8)には、その厚さ方向に貫通する熱伝導性のビア(16)が設けられており、
    複数の前記樹脂層(1〜8)の間に設けられている前記放熱層(15)は、前記ビア(16)を介して前記樹脂層(1〜8)の積層方向にて互いに熱的に接続されているとともに、前記放熱部材(30)に熱的に接続されていることを特徴とする請求項に記載の半導体装置。
  7. 前記多層基板(10)には、外部と接続するためのはんだよりなるはんだボール(40)が設けられており、
    前記放熱層(15)は前記ビア(16)を介して前記はんだボール(40)にも熱的に接続されていることを特徴とする請求項1または6に記載の半導体装置。
  8. さらに、前記放熱層(15)は、前記多層基板(10)の内部にて、前記半導体チップ(20)の表面のうち前記一方の板面(21)とは反対側の他方の板面(22)にも熱的に接続されていることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置。
JP2008238973A 2008-09-18 2008-09-18 半導体装置 Expired - Fee Related JP4862871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008238973A JP4862871B2 (ja) 2008-09-18 2008-09-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238973A JP4862871B2 (ja) 2008-09-18 2008-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2010073851A JP2010073851A (ja) 2010-04-02
JP4862871B2 true JP4862871B2 (ja) 2012-01-25

Family

ID=42205375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238973A Expired - Fee Related JP4862871B2 (ja) 2008-09-18 2008-09-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4862871B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5760260B2 (ja) * 2011-08-11 2015-08-05 株式会社フジクラ 部品内蔵プリント基板及びその製造方法
JP2013123031A (ja) * 2011-11-07 2013-06-20 Denso Corp 導電性材料および半導体装置
JP2013211480A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> 3次元積層パッケージにおける電力供給と放熱(冷却)との両立
WO2014171403A1 (ja) * 2013-04-17 2014-10-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5999022B2 (ja) * 2013-05-09 2016-09-28 株式会社デンソー 多層基板およびその製造方法
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
KR102164795B1 (ko) 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN109085898A (zh) * 2018-09-30 2018-12-25 贵州大学 一种抗震防尘式电脑机箱

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Necエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP4110189B2 (ja) * 2006-12-13 2008-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ

Also Published As

Publication number Publication date
JP2010073851A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP4862871B2 (ja) 半導体装置
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JP5436614B2 (ja) パッケージ構造とその製造方法
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
JP5100878B1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2010080572A (ja) 電子装置
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
US9271388B2 (en) Interposer and package on package structure
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
JP4545022B2 (ja) 回路装置およびその製造方法
JP2019067872A (ja) 回路基板及び回路モジュール
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP2009135391A (ja) 電子装置およびその製造方法
KR100919539B1 (ko) 방열기판 및 그 제조방법
CN112040629B (zh) 电路板及其制作方法
JP5884611B2 (ja) 電子装置
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP3611957B2 (ja) 積層型実装体
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
JP2002043510A (ja) 半導体パワーモジュールおよびその製造方法
KR101011746B1 (ko) 집적회로 모듈들의 역 교번 적층구조체
JP4942452B2 (ja) 回路装置
JP5146016B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees