JP4545022B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP4545022B2
JP4545022B2 JP2005066828A JP2005066828A JP4545022B2 JP 4545022 B2 JP4545022 B2 JP 4545022B2 JP 2005066828 A JP2005066828 A JP 2005066828A JP 2005066828 A JP2005066828 A JP 2005066828A JP 4545022 B2 JP4545022 B2 JP 4545022B2
Authority
JP
Japan
Prior art keywords
circuit board
metal substrate
circuit
back surface
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005066828A
Other languages
English (en)
Other versions
JP2006253354A (ja
Inventor
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005066828A priority Critical patent/JP4545022B2/ja
Priority to US11/308,035 priority patent/US20070102190A1/en
Priority to KR20060020287A priority patent/KR100758761B1/ko
Priority to CNA2006100093923A priority patent/CN1832659A/zh
Publication of JP2006253354A publication Critical patent/JP2006253354A/ja
Application granted granted Critical
Publication of JP4545022B2 publication Critical patent/JP4545022B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/05—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using mechanical effects
    • G01F1/06—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using mechanical effects using rotating vanes with tangential admission
    • G01F1/07—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using mechanical effects using rotating vanes with tangential admission with mechanical coupling to the indicating device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H35/00—Switches operated by change of a physical condition
    • H01H35/14—Switches operated by change of acceleration, e.g. by shock or vibration, inertia switch
    • H01H35/147—Switches operated by change of acceleration, e.g. by shock or vibration, inertia switch the switch being of the reed switch type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、放熱性と耐圧性を両立させた回路装置およびその製造方法に関するものである。
図７を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。そして、導電パターン１０３の所望の箇所に回路素子１０５が固着されることで、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
封止樹脂１０８の構造は、２通りの構造がある。第１の構造は、基板１０１の裏面を露出させて封止樹脂１０８を形成する方法である。この構造によると、外部に露出する基板１０１を介して、良好な放熱を行うことができる。第２の構造は、基板１０１の裏面を含めて全体が被覆されるように封止樹脂１０８を形成する方法である。この構造によると、基板１０１の耐圧性および耐湿性を確保することができる。この図では、基板１０１の裏面も含めて全体を封止している。基板１０１の裏面を被覆する部分の封止樹脂１０８の厚みは、例えば０．５ｍｍ程度である。特に、基板１０１が接地電位に接続される場合は、上述した第２の構造が適用され、基板１０１は外部と絶縁される。
特開平５−１０２６４５号公報
しかしながら、基板１０１の裏面が被覆されるように封止樹脂１０８が形成された場合、基板１０１の裏面を被覆する封止樹脂１０８の熱伝導率が悪いために、装置全体の放熱性が低下する問題があった。
基板１０１の裏面を被覆する封止樹脂１０８の厚み（Ｔ５）を薄く形成すると、放熱性の向上が期待される。しかしながら、封止樹脂１０８の厚みＴ５を０．５ｍｍ以下に設定すると、射出成形により封止樹脂１０８を形成するモールド工程にて、基板１０１の裏面に樹脂が行き渡らない問題があった。
更に、放熱性を向上させるために基板１０１の裏面を外部に露出させると、基板１０１と基板１０１が接する放熱フィンとの絶縁性を確保できない問題があった。また、基板１０１と封止樹脂との接続強度を低下させる問題もあった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、放熱性と耐圧性とを両立させた回路装置およびそうの製造方法を提供することにある。
本発明の回路装置では、表面に第１の絶縁層が設けられ、裏面に第２の絶縁層が設けられた回路基板と、第１の絶縁層の表面に形成された導電パターンおよび回路素子から成る電気回路と、第２の絶縁層の表面に貼着された金属基板と、電気回路を封止する封止樹脂とを具備し、封止樹脂は、少なくとも回路基板の表面、側面および裏面の周辺部を被覆することを特徴とする。
また、本発明の回路装置では、金属基板はＢステージ樹脂が硬化することにより貼着されることを特徴とする。
また、本発明の回路装置では、金属基板を規定の形状に分割する際に、金属基板の周辺端部にバリが形成さ、バリの突出する面と対向する面が第２の絶縁層の表面に貼着されることを特徴とする。
また、本発明の回路装置では、金属基板の裏面は、封止樹脂から露出することを特徴とする。
また、本発明の回路装置では、金属基板の裏面および封止樹脂から成る平坦面が形成されることを特徴とする。
また、本発明の回路装置の製造方法では、回路基板の裏面に絶縁層を介して金属基板を貼着し、回路基板の表面に絶縁層を介して導電箔を貼着する工程と、導電箔をパターニングして導電パターンを形成する工程と、回路基板の表面の導電パターンおよび回路素子から成る電気回路を構成する工程と、少なくとも回路基板の表面が被覆されるようにモールド金型を用いて封止樹脂を形成する工程とを具備し、金属基板はＢステージ樹脂を介して回路基板の裏面に貼着されることを特徴とする。
また、本発明の回路装置の製造方法では、金属基板の表面にはＢステージ樹脂が塗布されており、前記金属基板は熱圧着により回路基板に貼着されることを特徴とする。
更に、本発明の回路装置の製造方法では、金属基板の表面にはＢステージ樹脂が塗布されており、金属基板は金属基板の裏面にバリが形成されるように所望の形状に切断され、前記金属基板の表面と回路基板の裏面とが貼着されることを特徴とする。
本発明によれば、回路装置の裏面に金属基板が貼着されている。従って、回路装置に内蔵された回路素子から発生する熱の放熱性を向上させることができる。また、封止樹脂は金属基板が露出するように、回路基板の表面、側面および裏面の周辺部を被覆している。従って、封止樹脂によりアンカー効果が発生し、封止樹脂と回路基板との接着強度を向上させることができる。
また、本発明によれば、金属基板と回路基板との固着材としてＢステージ樹脂を用いているため、固着材のはみ出しまたはムラなどが生じないので、回路装置の品質向上に寄与する。
また、金属基板のバリが形成された面と対向する面を回路基板と接着しているので、バリが絶縁層を破壊し、金属基板と回路基板とが導通することにより、絶縁耐圧が劣化することを抑止している。
更に、本発明に依れば、金属基板の裏面を封止樹脂から露出させた状態で、金属基板と外部との耐圧性を十分に確保することができる。従って、放熱性と耐圧性とを両立させた回路装置を提供することができる。
また、本発明の回路装置の製造方法によれば、Ｂステージ状の樹脂が塗布されたシート状の金属基板を回路基板に貼着している、従って、金属基板と樹脂から成る厚みを安定させることができるので、回路装置の寸法安定性を向上させることができる。
また、本発明の回路装置の製造方法に依れば、回路基板の裏面の周辺部を封止樹脂により被覆する。従って、裏面を被覆する封止樹脂によりアンカー効果が発生し、封止樹脂と回路基板との接着強度を向上させることができる。
図１を参照して、本発明の回路装置について説明する。ここでは複数の半導体チップが同一基板上に実装された混成集積回路装置１０を例にとって説明していく。
先ず、矩形の回路基板１１の表面には、第１の絶縁層１２Ａが形成されている。そして、所定の形状の導電パターン１３が、第１の絶縁層１２Ａの表面に形成されている。更に、導電パターン１３の所定の箇所には、半田、導電性ペーストまたは金属細線を介して、半導体素子１５Ａおよびチップ素子１５Ｂが電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。更に、回路基板１１の裏面の周辺部のみが封止樹脂１４により被覆され、回路基板１１に貼着された金属基板１６が外部に露出している。具体的には、封止樹脂１４から露出する金属基板１６は、樹脂１９を介して回路基板１１の裏面を被覆する第２の絶縁層１２Ｂに貼着されている。
回路基板１１は、アルミや銅等の金属から成る基板である。例えば回路基板１１としてアルミより成る基板を採用した場合、回路基板１１の表面はアルマイト処理または化成処理される。このことにより、第１の絶縁層１２Ａと回路基板１１との接着性が向上される。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝６１ｍｍ×４２．５ｍｍ×１．５ｍｍ程度である。またＣｕから成る回路基板を採用した場合、接着性向上を目的として表面を粗面化してもよい。特に裏面は、金属基板との接着性を考慮し、粗面化が有効である。
第１の絶縁層１２Ａは、回路基板１１の表面全域を覆うように形成されている。絶縁層１２は、Ａｌ２Ｏ３、ＳｉＯ２等の熱伝導性がエポキシより良好なフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。第１の絶縁層１２Ａの具体的な厚みは、例えば５０μｍ程度である。この厚みの絶縁層１２により、４ＫＶの耐圧（絶縁破壊耐圧）を確保することができる。
第２の絶縁層１２Ｂは、回路基板１１の裏面を覆うように形成されている。第２の絶縁層１２Ｂの組成は、第１の絶縁層１２Ａと同様でもよい。回路基板１１の裏面を第２の絶縁層１２Ｂにて被覆することで、回路基板１１の裏面の耐圧性を確保することができる。従って、放熱フィン等の放熱手段が回路基板１１の裏面に当接した場合でも、第２の絶縁層１２Ｂにより、放熱フィンと回路基板１１とは絶縁される。
導電パターン１３は銅等の金属から成り、所定の電気回路が実現されるように第１の絶縁層１２Ａの表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッドが形成される。
半導体素子１５Ａおよびチップ素子１５Ｂの回路素子は、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗やチップコンデンサ等が採用される。更に、チップ素子１５Ｂとしては、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。
リード２５は、回路基板１１の周辺部に設けられたパッドに固着され、外部との入力・出力を行う働きを有する。ここでは、一つの側辺に多数個のリード２５が固着されている。尚、リード２５は回路基板１１の４辺から導出させることも可能であり、対向する２辺から導出させることも可能である。
また図面では開示されないが、導電パターン１３は、多層であってもよい。当然ながら第１層目の配線層とその上の第２の配線層、この第２の配線層と第３の配線層、・・・とは、層間絶縁膜が配置される。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。そして、回路基板１１の表面および側面も封止樹脂１４により被覆されている。更に、回路基板１１の裏面においては、周辺部、そして金属基板の側面が封止樹脂１４により被覆されており、金属基板１６の裏面は封止樹脂１４から露出している。このように、回路基板１１裏面の周辺部を封止樹脂１４により被覆することで、アンカー効果が発生し、回路基板１１と封止樹脂１４との接着強度が向上する効果がある。そして、金属基板１６の裏面を露出させることにより、半導体素子１５Ａ等が駆動することにより発生する熱は、金属基板１６を介して良好に外部に放出される。本来、第２の絶縁層１２Ａ、樹脂１９は、熱伝導性が劣るが、その膜厚が薄いこと、それに必要により前記フィラーが入ることにより改善される。
金属基板１６の材料としては、銅、アルミニウム等の熱伝導性に優れた金属が採用される。本形態では、アルミニウムを採用し、樹脂１９を介して回路基板１１の裏面に貼着されている。また、表面にＢステージ（半硬化）の樹脂１９が塗布されたシート状のアルミニウム基板（厚みは、約０．５ｍｍ）を用いて回路基板１１に貼着することにより、樹脂のムラやはみ出しが抑止されている。更に、樹脂１９が塗布されたシート状で回路基板に貼着されるため、金属基板１６と樹脂１９から成る厚みが安定しており、回路装置の寸法安定性に優れている。このシート状の樹脂付きアルミニウム基板はプレスカットによって、所望の形状に形成されている。このとき、アルミニウム基板の片面にはバリが形成されるが、樹脂１９が塗布された面と対向する面にバリが突出するようにプレスカットされている。従って、バリが第２の絶縁層１２Ｂを貫通して回路基板１１と接触し、絶縁耐圧の劣化が生じることを防止している。
また、回路装置の裏面は、回路基板１１の周辺部を被覆する封止樹脂１４と、金属基板１６の裏面から成る平坦面が形成されている。従って、混成集積回路装置１０の裏面を、放熱フィン等の放熱手段と容易に当接させることができる。
本形態では金属基板の裏面には絶縁層が形成されていない。
上述したように、本形態では金属基板１６の裏面に絶縁層が設けられていないが、酸化膜などの絶縁層を設けることも可能である。例えば、酸化膜は陽極酸化により形成されたアルマイト膜から成る。ここで、回路基板１１の厚みが１．５ｍｍ程度であるのに対し、金属基板１６の厚みは例えば０．５ｍｍ程度である。そして、酸化膜の厚みは、例えば１０μｍ程度に形成される。金属基板１６の裏面に酸化膜２９が形成されることにより、露出する金属基板１６の裏面が損傷するのを抑止することができる。
本形態では、回路基板１１裏面の周辺部を封止樹脂１４により被覆することで、回路基板１１の端部Ｐの耐電圧性を確保することができる。具体的には、回路基板１１の表面および裏面には、第１の絶縁層１２Ａおよび第２の絶縁層１２Ｂが全面的に形成されている。従って、回路基板１１の表面および裏面の耐圧性は確保されている。それに対して回路基板１１の側面は、樹脂層により被覆されておらず、金属面が露出している。このことから、回路基板１１の絶縁を確保するためには、回路基板１１の側面（特に端部Ｐ）が、回路基板１１と封止樹脂１４との境界面を介して外部（金属基板と固定されたシャーシーまたは放熱フィン等）とショートすることを防止する必要がある。そこで、本形態では、端部Ｐが外部と離間されるように、回路基板１１裏面の周辺部に封止樹脂１４を形成している。即ち、端部Ｐを包み込むように封止樹脂１４が形成されている。具体的には、図１（Ｂ）を参照して、封止樹脂１４により覆われる領域の幅をＬ１で示しており、このＬ１の長さは要求される耐圧により変化するが、２ｍｍ〜３ｍｍ程度以上にすることが好ましい。このことにより、回路基板１１の端部Ｐの耐圧を確保することができる。例えば、Ｌ１の長さが２ｍｍの場合は、端部Ｐの耐圧を２ＫＶ確保することができる。また、Ｌ１の長さが３ｍｍの場合は、端部Ｐの耐圧を３ＫＶ確保することができる。尚、回路基板１１の裏面を被覆する部分の封止樹脂１４の厚みＴ１は、例えば金属基板１６と同等になるので、０．５ｍｍ程度である。このようにして、回路基板１１全体の耐圧性が確保されている。
上述したように、２枚の金属基板を採用した回路装置は、放熱性が優れるため、例えば車載等のモジュールに適用される。つまり高出力のパワー素子とこのパワー素子を制御する回路、またマイコン等が高密度にモジュール化される場合、放熱性も高く、封止性も優れたパッケージを必要とされる。
図２から図６を参照して、上述した構成の混成集積回路装置１０の製造方法を説明する。
図２（Ａ）を参照して、先ず、回路基板１１の表面に第１の絶縁層１２Ａを形成し、回路基板の裏面に第２の絶縁層１２Ｂを形成する。
回路基板１１の大きさは、例えば数十個程度のユニット３２をマトリックス状に配置できるような大きさとなっている。ここで、ユニットとは、一つの混成集積回路装置を構成する部位を指す。回路基板１１としては、アルミニウム、銅、鉄などを採用することができる。ここでは一実施例として、アルミニウム基板が回路基板１１として採用されている。また、表面および裏面がアルマイト処理されたアルミニウム基板を採用してもよい。回路基板１１の厚みは１．５ｍｍ程度である。また、第１の絶縁層１２Ａおよび第２の絶縁層１２Ｂの厚みは、５０μｍから６０μｍ程度である。更に、回路基板１１の表面および裏面が、酸化膜により被覆されていてもよい。この酸化膜としては、例えばＡｌ２Ｏ３を含むアルマイト膜が採用され、厚みは１μｍから５μｍ程度である。このように酸化膜を薄く形成することで、熱抵抗を小さくすることができる。
図２（Ｂ）を参照して、第２の絶縁層１２Ｂの表面に樹脂１９を介して金属基板１６を貼着する。ここでは、厚みが０．５ｍｍ程度の金属基板１６の表面にＢステージ（半硬化）状の樹脂１９が設けられたシート状の貼着基板３１が用いられている。この樹脂１９は、例えばエポキシ樹脂であり、熱プレスをすることにより硬化する樹脂である。本形態では、温度１５０度で１時間程度、熱プレスすることにより、樹脂１９を完全に硬化させて第２の絶縁層１２Ｂの表面に金属基板１６を貼着させる。このシート状の貼着基板３１は、所望の形状にカットされた後、各ユニット３２の所定の箇所に貼着される。この樹脂１９は接着剤の役割と絶縁層の役割を担っており、絶縁性を更に高める場合においては、樹脂１９に絶縁フィルムを介在させてもよい。
また金属基板１６の厚みにもよるが、カットせずに貼り付け、硬化させた後にエッチングにより小板にしても良い。
図３および図４を参照して、貼着基板３１の詳細を説明する。
先ず、図３（Ａ）を参照して、金属基板１６の表面に樹脂１９が塗布された貼着基板を用意する。そして、金型２９を用いてプレスカットすることにより、所望の形状の貼着基板３１を形成する。しかし、プレス加工することにより、金属基板１６の周辺端部にはバリが形成される。そこで、バリが樹脂１９の塗布された面と対向する面に形成されるようにプレス加工を行ことにより、図３（Ｂ）に示すような貼着基板３１を形成する。これは図４に示すように、貼着基板３１を回路基板１１に貼着させた際に、バリ３０が第２の絶縁層１２Ｂを貫通することにより、その部分の耐圧性が低下し、短絡が発生するのを防止するためである。
また、樹脂１９はＢステージ状態であるため加工性に優れ、プレスによる破損または剥離などが生じない。従って、金属基板１６と回路基板１１との接着信頼性を向上させることができる。また、たとえ樹脂１９の端面にクラックが生じても、熱圧着の工程で樹脂１９が軟化するのでクラックを除去することができる。このことにより、金属基板１６の表面全体に樹脂１９による絶縁層を確実に形成することができる。
図５（Ａ）を参照して、回路基板１１の表面に導電箔２６を貼着する。ここでは、導電箔２６は第１の絶縁層１２Ａを介して回路基板１１の表面に貼着されている。一例として、導電箔２６の厚みは７０μｍ程度である。また、貼着された金属基板１６間の間隔は図１（Ｂ）で示した距離Ｌ１の２倍程度以上に設定され、具体的には４ｍｍから６ｍｍ程度以上である。
図５（Ｂ）を参照して、エッチングを行うことにより、導電箔２６をパターニングして導電パターン１３を形成する。導電パターン１３は、導電箔２６の上部に形成されたレジストを介してエッチングを行うことにより形成される。本図では、一層の導電パターンが形成されているが、この上に絶縁層を介して２層以上の導電パターンを形成してもよい。
図５（Ｃ）を参照して、各ユニット３２の回路基板１１を分離する。回路基板の分離は、プレスカット、ダイシング、折り曲げ等により行われる。ここで、ダイシングまたは折り曲げにより回路基板１１を分離する場合は、各ユニット３２の境界の回路基板１１に、表面および裏面から分離溝を形成しても良い。このことにより、各々の回路基板を容易に分離できる。
図６（Ａ）を参照して、導電パターン１３に回路素子を電気的に接続する。ここでは、半導体素子１５Ａおよびチップ素子１５Ｂが導電パターンに固着される。また、半導体素子１５Ａは、金属細線１７を介して導電パターン１３と電気的に接続される。また、この工程は、各ユニット３２を分離する前に行っても良い。
図６（Ｂ）を参照して、回路基板１１が被覆されるように封止樹脂を形成する。先ず、回路基板１１の下面に位置する金属基板１６の裏面を、下金型２２Ｂに当接させる。そして、上金型２２Ａと下金型２２Ｂとを当接させることにより、キャビティ２３の内部に回路基板１１を収納させる。ここで金属基板１６は、回路基板よりもそのサイズが小さいため、回路基板１１の周辺部は、金属基板１６の厚みに応じて下金型２２Ｂから離間されている。このことから、キャビティ２３に注入された封止樹脂は、回路基板の下方の領域Ａ１に行き渡る。
上述した工程により、図１に示したような混成集積回路装置１０が製造される。
ここで、更なるメリットを説明する。図７に図示されるように、樹脂１０８を封止する際、下金型と基板１０１の間に樹脂１０８が回りこまなくてはならない。しかし回路基板１０１のサイズが大きくなればなるほど、この樹脂の回りこみが困難になる。これは、面積が大きくなること、基板の放熱性が高く、流動性を示す樹脂が固まり始めるからである。しかし本願は、図６Ｂに示すように、金属基板１６で、樹脂の封止エリアを限定させており、回路基板裏面の周囲にだけ樹脂が封止されれば良いため、未注入部の形成等が抑制できる。
また図１に戻り、本願の効果を説明する。一般にプレスで回路基板１１を打ち抜く場合、どうしても刃が当たる部分およびその近傍には、絶縁樹脂１２Ａ、１２Ｂがあるため、ここにクラックが入りやすい。しかしながら、金属基板１６は、Ｂステージの樹脂１９を採用しているため、プレスで打ち抜いてもクラックが入りにくい。これは常温では固化しているが加熱すると溶融するため、たとえクラックが入っても、過熱して固化した際に埋まってしまうからである。よってショートを起こすパスの一方は、クラックの発生が抑止されていることもあり、更に耐電圧特性が向上できる。しかもＢステージで全面に均一に樹脂１９があるため、ボイドをかむことも無く、回路基板と金属基板の間の間隔を全面に渡り均一にできる。よって熱伝導率のバラつきも抑制できる。
本発明の回路装置を示す（Ａ）斜視図、（Ｂ）断面図である。 （Ａ）（Ｂ）は、本発明の回路装置の製造方法を示す断面図である。 （Ａ）（Ｂ）は、本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す断面図である。 （Ａ）−（Ｃ）は、本発明の回路装置の製造方法を示す断面図である。 （Ａ）（Ｂ）は、本発明の回路装置の製造方法を示す断面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１２Ａ 第１の絶縁層
１２Ｂ 第２の絶縁層
１３ 導電パターン
１４ 封止樹脂
１５ 回路素子
１５Ａ 半導体素子
１５Ｂ チップ素子
１６ 金属基板
１７ 金属細線
１９ 樹脂
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２５ リード
２９ 金型
３０ バリ
３２ ユニット

Claims (8)

  1. 表面に第１の絶縁層が全面的に設けられ、裏面に第２の絶縁層が全面的に設けられた金属からなる回路基板と、
    前記第１の絶縁層の表面に形成された導電パターンと、
    前記導電パターンに固着された回路素子と、
    前記回路基板裏面の前記第２の絶縁層に貼着された前記回路基板よりも平面サイズが小さい平坦な金属基板と、
    前記導電パターンおよび前記回路素子を覆って前記回路基板に設けられた封止樹脂とを具備し、
    前記封止樹脂は、前記回路基板の側面、前記回路基板裏面の周辺部および前記金属基板の側面を被覆し、前記封止樹脂の面と平坦面を成すように前記金属基板の裏面を露出し、前記回路基板裏面の周辺部に設けられた前記封止樹脂は、前記金属基板の厚みであることを特徴とする回路装置。
  2. 前記回路基板と貼着される側の前記金属基板表面には、樹脂が設けられ、前記樹脂と前記第２の絶縁層が貼着されることで、前記回路基板の裏面に前記金属基板が固着されることを特徴とする請求項１記載の回路装置。
  3. 前記樹脂は、Ｂステージの状態で硬化されたものである請求項２に記載の回路装置。
  4. 前記金属基板は、プレスにより形成されたもので、前記プレスにより発生するバリがある面と対向する面が前記第２の絶縁層の表面に貼着されることを特徴とする請求項１、請求項２または請求項３に記載の回路装置。
  5. 前記導電パターンの一つであり、前記回路基板の一側辺の近傍に配置されたパッドと、前記パッドに固着されたリードとを有することを特徴とする請求項１、請求項２または請求項３に記載の回路装置。
  6. 表面に第１の絶縁層が全面的に設けられ、裏面に第２の絶縁層が全面的に設けられ、前記第１の絶縁層の表面に形成された導電パターンと、前記導電パターンに固着された回路素子と、前記第２の絶縁層に貼着された金属基板とを有する金属からなる回路基板を用意し、
    上金型と下金型から成るキャビティに於いて、前記下金型に前記金属基板の裏面が当接された状態で、前記キャビティに前記回路基板を収納し、
    前記キャビティに封止樹脂を注入して、前記回路基板を封止する回路装置の製造方法に於いて、
    前記回路基板裏面の周辺部は、前記金属基板の厚みに応じて、前記下金型から離間され、前記回路基板の側面、前記回路基板裏面の周辺部および前記金属基板の側面を被覆し、前記封止樹脂表面と平坦面を成すように前記金属基板の裏面を露出する事を特徴とする回路装置の製造方法。
  7. 前記金属基板の表面にはＢステージ樹脂が塗布されており、前記金属基板は前記回路基板に貼着されることを特徴とする請求項６記載の回路装置の製造方法。
  8. 前記金属基板の表面にはＢステージ樹脂が塗布されており、前記金属基板は前記金属基板の裏面側にバリが形成されるように所望の形状に切断され、前記金属基板の表面と前記回路基板の裏面とが熱圧着により貼着されることを特徴とする請求項６記載の回路装置の製造方法。
JP2005066828A 2005-03-10 2005-03-10 回路装置およびその製造方法 Expired - Fee Related JP4545022B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005066828A JP4545022B2 (ja) 2005-03-10 2005-03-10 回路装置およびその製造方法
US11/308,035 US20070102190A1 (en) 2005-03-10 2006-03-03 Circuit device and method of manufacturing the same
KR20060020287A KR100758761B1 (ko) 2005-03-10 2006-03-03 회로 장치 및 그 제조 방법
CNA2006100093923A CN1832659A (zh) 2005-03-10 2006-03-07 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005066828A JP4545022B2 (ja) 2005-03-10 2005-03-10 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006253354A JP2006253354A (ja) 2006-09-21
JP4545022B2 true JP4545022B2 (ja) 2010-09-15

Family

ID=36994602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005066828A Expired - Fee Related JP4545022B2 (ja) 2005-03-10 2005-03-10 回路装置およびその製造方法

Country Status (4)

Country Link
US (1) US20070102190A1 (ja)
JP (1) JP4545022B2 (ja)
KR (1) KR100758761B1 (ja)
CN (1) CN1832659A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
FI121592B (fi) * 2008-03-26 2011-01-31 Tecnomar Oy Piirilevylaminaatin, erityisesti rfid-antennilaminaatin valmistusmenetelmä ja piirilevylaminaatti
BR112012031767B8 (pt) 2010-06-14 2023-01-24 Avery Dennison Corp Método de fabricação de uma estrutura de antena, método de fabricação de um marcador de identificação de frequência de rádio e estrutura condutora para uso com um marcador de rfid
JP5607447B2 (ja) 2010-07-22 2014-10-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8987057B2 (en) * 2012-10-01 2015-03-24 Nxp B.V. Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
CN103346138B (zh) * 2013-06-17 2016-09-28 广东美的集团芜湖制冷设备有限公司 智能功率模块及其制造方法
US10665766B2 (en) * 2016-03-15 2020-05-26 Signify Holding B.V. Elongated lead frame and a method of manufacturing an elongated lead frame
JP6477567B2 (ja) * 2016-03-30 2019-03-06 株式会社オートネットワーク技術研究所 回路構成体
CN110829733B (zh) * 2019-10-24 2022-02-01 珠海凯邦电机制造有限公司 一种控制板、电机和空调系统
CN111601453B (zh) * 2020-05-30 2024-03-15 广东航能电路科技有限公司 一种新型柔性电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102645A (ja) * 1991-05-23 1993-04-23 Sanyo Electric Co Ltd 混成集積回路
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2004335493A (ja) * 2003-03-13 2004-11-25 Denso Corp 半導体装置の実装構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5928768A (en) * 1995-03-20 1999-07-27 Kabushiki Kaisha Toshiba Silicon nitride circuit board
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JPH10135377A (ja) 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JPH10163368A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
TW587408B (en) * 2000-10-09 2004-05-11 Huang Yu Ching A structure and its manufacturing method for polymeric circuit protection device
JP2001308241A (ja) 2001-04-02 2001-11-02 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体
JP3846699B2 (ja) 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
US6936855B1 (en) * 2002-01-16 2005-08-30 Shane Harrah Bendable high flux LED array
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN100477513C (zh) * 2004-06-28 2009-04-08 京瓷株式会社 声表面波装置的制造方法以及无线通信设备
US7538424B2 (en) * 2004-07-08 2009-05-26 Rambus Inc. System and method for dissipating heat from a semiconductor module
KR100626380B1 (ko) * 2004-07-14 2006-09-20 삼성전자주식회사 반도체 패키지
TWI246757B (en) * 2004-10-27 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink and fabrication method thereof
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102645A (ja) * 1991-05-23 1993-04-23 Sanyo Electric Co Ltd 混成集積回路
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2004335493A (ja) * 2003-03-13 2004-11-25 Denso Corp 半導体装置の実装構造

Also Published As

Publication number Publication date
JP2006253354A (ja) 2006-09-21
US20070102190A1 (en) 2007-05-10
CN1832659A (zh) 2006-09-13
KR20060097600A (ko) 2006-09-14
KR100758761B1 (ko) 2007-09-14

Similar Documents

Publication Publication Date Title
JP4545022B2 (ja) 回路装置およびその製造方法
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
JP4785139B2 (ja) 回路装置およびその製造方法
US20150008570A1 (en) Semiconductor device
KR20080031446A (ko) 회로 장치 및 그 제조 방법
JP6266168B2 (ja) 半導体装置
JP4722836B2 (ja) 回路装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP4549171B2 (ja) 混成集積回路装置
JP2698278B2 (ja) 混成集積回路装置
JP4845090B2 (ja) 回路装置の製造方法
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP3544757B2 (ja) 半導体装置及びその製造方法
JP2009206406A (ja) パワー半導体装置
JP2002043510A (ja) 半導体パワーモジュールおよびその製造方法
JP4527292B2 (ja) 半導体パワーモジュール
KR102016019B1 (ko) 고열전도성 반도체 패키지
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11330315A (ja) 半導体装置及びその製造方法
JP4610426B2 (ja) 回路装置の製造方法
JP2008172176A (ja) 半導体素子搭載基板及びその製造方法。
JP6154987B2 (ja) 半導体装置
JP2013069911A (ja) 半導体装置
JPH11233692A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees