KR100765604B1 - 회로 장치 및 그 제조 방법 - Google Patents

회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100765604B1
KR100765604B1 KR20050110728A KR20050110728A KR100765604B1 KR 100765604 B1 KR100765604 B1 KR 100765604B1 KR 20050110728 A KR20050110728 A KR 20050110728A KR 20050110728 A KR20050110728 A KR 20050110728A KR 100765604 B1 KR100765604 B1 KR 100765604B1
Authority
KR
South Korea
Prior art keywords
circuit board
insulating layer
sealing resin
mold
circuit
Prior art date
Application number
KR20050110728A
Other languages
English (en)
Other versions
KR20060059177A (ko
Inventor
노리아끼 사까모또
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004342657A external-priority patent/JP4549171B2/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060059177A publication Critical patent/KR20060059177A/ko
Application granted granted Critical
Publication of KR100765604B1 publication Critical patent/KR100765604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

방열성과 내압성을 양립시킨 혼성 집적 회로 장치를 제공한다. 회로 기판(11)의 표면에는 제1 절연층(12A)이 형성되고, 그 이면에는 제2 절연층(12B)이 형성되어 있다. 제1 절연층(12A)의 표면에는, 도전 패턴(13)이 형성되고, 이 도전 패턴(13)에는 회로 소자(15)가 고착되어 있다. 밀봉 수지(14)는, 회로 기판(11)의 표면 및 측면을 피복하고 있다. 또한, 밀봉 수지(14)는, 회로 기판(11)의 이면의 주변부도 피복하고 있다. 이것에 의해, 회로 기판(11)의 이면을 외부로 노출시킨 상태에서, 회로 기판(11)의 내압성을 확보할 수 있다.
혼성 집적 회로 장치, 절연층, 도전 패턴, 반도체 소자, 캐비티

Description

회로 장치 및 그 제조 방법{CIRCUIT DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 혼성 집적 회로 장치를 도시하는 사시도 (A), 단면도 (B), 단면도 (C).
도 2는 본 발명의 혼성 집적 회로 장치를 도시하는 단면도.
도 3은 본 발명의 혼성 집적 회로 장치를 도시하는 단면도 (A) ∼ (C).
도 4는 본 발명의 혼성 집적 회로 장치의 제조 방법을 도시하는 단면도 (A) ∼ (D).
도 5는 본 발명의 혼성 집적 회로 장치의 제조 방법을 도시하는 단면도 (A) ∼ (D).
도 6은 본 발명의 혼성 집적 회로 장치의 제조 방법을 도시하는 단면도 (A) ∼ (E).
도 7은 본 발명의 혼성 집적 회로 장치의 제조 방법을 도시하는 단면도 (A) ∼ (D).
도 8은 본 발명의 혼성 집적 회로 장치의 제조 방법을 도시하는 단면도 (A), 단면도 (B).
도 9는 종래의 혼성 집적 회로 장치를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 혼성 집적 회로 장치
11 : 회로 기판
12 : 절연층
12A : 제1 절연층
12B : 제2 절연층
13 : 도전 패턴
14 : 밀봉 수지
15 : 회로 소자
15A : 반도체 소자
15B : 칩 소자
16 : 금속 기판
17 : 금속 세선
18 : 접속부
19 : 접착제
21 : 방열 핀
22 : 금형
22A : 상부 금형
22B : 하부 금형
23 : 캐비티
24 : 볼록부
25 : 리드
26A : 제1 도전박
26B : 제2 도전박
27 : 레지스트
특허 문헌 1 : 일본 특개평 5-102645호 공보
본 발명은 회로 장치에 관한 것으로, 특히 방열성과 내압성을 양립시킨 회로 장치에 관한 것이다.
도 9를 참조하여, 종래의 혼성 집적 회로 장치(100)의 구성을 설명한다(하기 특허 문헌 1을 참조). 사각형의 기판(101)의 표면에는, 절연층(102)을 개재하여 도전 패턴(103)이 형성되어 있다. 그리고, 도전 패턴(103)의 원하는 개소에 회로 소자(105)가 고착됨으로써 소정의 전기 회로가 형성된다. 여기서는, 회로 소자로서 반도체 소자 및 칩 소자가, 도전 패턴(103)에 접속되어 있다. 리드(104)는, 기판(101)의 주변부에 형성된 도전 패턴(103)에 접속되어, 외부 단자로서 기능하고 있다. 밀봉 수지(103)는, 기판(101)의 표면에 형성된 전기 회로를 밀봉하는 기능을 갖는다.
밀봉 수지(103)의 구조는, 2가지의 구조가 있다. 제1 구조는, 기판(101)의 이면을 노출시켜 밀봉 수지(103)를 형성하는 방법이다. 이 구조에 따르면, 외부로 노출하는 기판(101)을 통하여, 양호한 방열을 행할 수 있다. 제2 구조는, 기판(101)의 이면을 포함해서 전체가 피복되도록 밀봉 수지(103)를 형성하는 방법이다. 이 구조에 의하면, 기판(101)의 내압성 및 내습성을 확보할 수 있다. 이 도면에서는, 기판(101)의 이면도 포함시켜 전체를 밀봉하고 있다. 기판(101)의 이면을 피복하는 부분의 밀봉 수지(103)의 두께는, 예를 들면 0.5㎜ 정도이다. 특히, 기판(101)이 접지 전위에 접속되는 경우에는, 전술한 제2 구조가 적용되어, 기판(101)은 외부와 절연된다.
그러나, 기판(101)의 이면이 피복되도록 밀봉 수지(103)가 형성된 경우, 기판(101)의 이면을 피복하는 밀봉 수지(103)의 열전도율이 나쁘기 때문에, 장치 전체의 방열성이 저하하는 문제가 있었다.
기판(103)의 이면을 피복하는 밀봉 수지(103)의 두께(T5)를 얇게 형성하면, 방열성의 향상이 기대된다. 그러나, 밀봉 수지(103)의 두께 T5를 0.5㎜ 이하로 설정하면, 사출 성형에 의해 밀봉 수지(103)를 형성하는 몰드 공정에 의해, 기판(101)의 이면에 수지가 널리 퍼지지 않는 문제가 있었다.
또한, 방열성을 향상시키기 위해서 기판(101)의 이면을 외부로 노출시키면, 기판(101)의 절연성을 확보할 수 없는 문제가 있었다. 또한, 기판(101)과 밀봉 수지와의 접속 강도를 강하게 하기 어려운 문제가 있었다.
본 발명은, 전술한 문제를 감안하여 이루어진 것으로, 본 발명의 주된 목적은, 방열성과 내압성을 양립시킨 회로 장치를 제공하는 것에 있다.
본 발명의 회로 장치는, 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴 및 회로 소자로 이루어지는 전기 회로와, 상기 전기 회로를 밀봉하는 밀봉 수지를 구비하고, 상기 밀봉 수지는, 상기 회로 기판의 이면을 부분적으로 노출시킨 상태에서, 상기 회로 기판의 표면, 측면 및 이면의 주변부를 피복하는 것을 특징으로 한다.
또한 본 발명의 회로 장치는, 표면에 제1 절연층이 형성되고, 이면에 제2 절연층이 형성된 회로 기판과, 상기 제1 절연층의 표면에 형성된 도전 패턴 및 회로 소자로 이루어지는 전기 회로와, 상기 전기 회로를 밀봉하는 밀봉 수지를 구비하고, 상기 밀봉 수지는, 상기 제2 절연층을 부분적으로 노출시킨 상태에서, 상기 회로 기판의 표면, 측면 및 이면의 주변부를 피복하는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 회로 기판과 상기 전기 회로는, 전기적으로 접속되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 회로 기판은, 상기 도전 패턴을 통하여 접지 전위와 접속되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 밀봉 수지로부터 노출하는 상기 회로 기판의 이면에는, 금속 기판이 고착되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 금속 기판의 이면에, 산화막을 형성 하는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 금속 기판의 노출면 및 상기 밀봉 수지로 이루어지는 평탄면이 형성되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 회로 기판의 이면은, 적어도 외주 단부로부터 2㎜ 이내의 주변부가, 상기 밀봉 수지에 의해 피복되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 회로 기판의 이면에는, 방열 수단이 고착되는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 회로 기판의 표면에 도전 패턴 및 회로 소자로 이루어지는 전기 회로를 구성하는 공정과, 적어도 상기 회로 기판의 표면이 피복되도록 몰드 금형을 이용하여 밀봉 수지를 형성하는 공정을 구비하고, 상기 밀봉 수지를 형성하는 공정에서는, 상기 몰드 금형의 하면으로부터 이격시킨 상기 회로 기판의 주변부를, 상기 밀봉 수지에 의해 피복하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 회로 기판의 이면의 주변부를 제외한 영역에는 금속 기판이 점착되고, 상기 금속 기판의 이면을 상기 몰드 금형의 하면에 맞닿게 함으로써, 상기 회로 기판의 주변부를 상기 몰드 금형으로부터 이격시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 몰드 금형에 형성한 볼록부에 상기 회로 기판을 재치함으로써, 상기 회로 기판의 주변부를 상기 몰드 금형으로부터 이격시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법은, 회로 기판의 표면에 절연층을 개재하여 도전박을 점착하여, 상기 회로 기판의 이면에 절연층을 개재하여 금속 기판을 점착하는 공정과, 형성 예정의 유닛의 경계에 대응하는 영역의 상기 금속 기판으로 분리홈을 형성하는 공정과, 에칭에 의해 상기 도전박을 패터닝하여 도전 패턴을 형성하고, 상기 분리홈의 남은 두께 부분을 제거하여, 상기 유닛의 주변부에 위치하는 상기 회로 기판의 이면을 상기 금속 기판으로부터 노출시키는 공정과, 상기 유닛의 경계에서 상기 회로 기판을 분할함으로써, 각각의 상기 유닛을 구성하는 회로 기판을 분리하는 공정과, 상기 도전 패턴에 회로 소자를 전기적으로 접속하는 공정과, 상기 금속 기판의 이면을 몰드 금형의 하면에 맞닿게 하여 수지 밀봉을 행함으로써, 상기 회로 기판의 이면의 주변부가 피복되도록 밀봉 수지를 형성하는 공정을 구비하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 금속 기판은, 표면 및 이면이 알루마이트 처리된 알루미늄으로 이루어지는 기판인 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 분리홈은, 다이싱에 의해 형성되는 것을 특징으로 한다.
<실시 형태>
도 1을 참조하여, 본 발명의 혼성 집적 회로 장치(10)의 구성을 설명한다. 우선, 사각형의 회로 기판(11)의 표면에는, 제1 절연층(12A)이 형성되어 있다. 그리고, 소정의 형상의 도전 패턴(13)이, 제1 절연층(12A)의 표면에 형성되어 있다. 또한, 도전 패턴(13)의 소정의 개소에는, 땜납이나 도전성 페이스트를 통하여, 반 도체 소자(15A) 및 칩 소자(15B)가 전기적으로 접속되어 있다. 회로 기판(11)의 표면에 형성된 도전 패턴(13), 반도체 소자(15A) 및 칩 소자(15B)는, 밀봉 수지(14)에 의해 피복되어 있다.
회로 기판(11)은, 알루미늄이나 구리 등의 금속으로 이루어지는 기판이다. 일례로서 회로 기판(11)으로서 알루미늄으로 이루어지는 기판을 채용한 경우, 회로 기판(11)의 표면은 알루마이트 처리된다. 이것에 의해, 제1 절연층(12A)과 회로 기판(11)과의 접착성이 향상된다. 또한, 도전 패턴(13)을 형성할 때의 에칭의 공정에서, 회로 기판(11)의 표면을 보호할 수 있다. 회로 기판(11)의 구체적인 크기는, 예를 들면, 세로×가로×두께=61㎜×42.5㎜×1.5㎜ 정도이다.
제1 절연층(12A)은, 회로 기판(11)의 표면 전역을 피복하도록 형성되어 있다. 절연층(12)은, AL2O3 등의 필러가 고충전된 에폭시 수지 등으로 이루어진다. 이것에 의해, 내장되는 회로 소자로부터 발생한 열을, 회로 기판(11)을 통하여 적극적으로 외부로 방출할 수 있다. 제1 절연층(12A)의 구체적인 두께는, 예를 들면 50㎛ 정도이다. 이 두께의 절연층(12)에 의해, 4KV의 내압(절연 파괴 내압)을 확보할 수 있다.
제2 절연층(12B)은, 회로 기판(11)의 이면을 피복하도록 형성되어 있다. 제2 절연층(12B)의 조성은, 제1 절연층(12A)과 마찬가지이어도 된다. 회로 기판(11)의 이면을 제2 절연층(12B)에 의해 피복함으로써, 회로 기판(11)의 이면의 내압성을 확보할 수 있다. 따라서, 방열 핀 등의 방열 수단이 회로 기판(11)의 이면에 맞닿게 한 경우에도, 제2 절연층(12B)에 의해, 방열 핀과 회로 기판(11)과는 절연된다.
도전 패턴(13)은 구리 등의 금속으로 이루어지고, 소정의 전기 회로가 실현되도록 제1 절연층(12A)의 표면에 형성된다. 또한, 리드(25)가 도출하는 변에, 도전 패턴(13)으로 이루어지는 패드가 형성된다.
접속부(18)는, 도전 패턴(13)과 회로 기판(11)이 전기적으로 접속되는 개소이다. 구체적인 접속부(18)의 구조는, 제1 절연층(12A)을 관통하여 형성된 구멍의 바닥부와 도전 패턴(13)이 금속 세선(17)을 통하여 접속되어 있다. 접속부(18)를 통하여 도전 패턴(13)과 회로 기판(11)을 도통시킴으로써, 양자의 전위를 일치시킬 수 있다. 이것에 의해 기생 용량이 저감되어, 회로 기판(11)의 표면에 형성된 전기 회로의 동작이 안정된다. 예를 들면, 회로 기판(11)은, 접속부(18)를 통하여 접지 전위에 접속된다.
반도체 소자(15A) 및 칩 소자(15B)의 회로 소자는, 도전 패턴(13)의 소정의 개소에 고착되어 있다. 반도체 소자(15A)로서는, 트랜지스터, LSI 칩, 다이오드 등이 채용된다. 여기서는, 반도체 소자(15A)와 도전 패턴(13)은, 금속 세선(17)을 통하여 접속된다. 칩 소자(15B)로서는, 칩 저항이나 칩 컨덴서 등이 채용된다. 또한, 칩 소자(15B)로서는, 인덕턴스, 서미스터, 안테나, 발진기 등, 양단에 전극부를 갖는 소자가 채용된다. 또한, 수지 밀봉형의 패키지 등도, 회로 소자로서 도전 패턴(13)에 고착할 수 있다.
리드(25)는, 회로 기판(11)의 주변부에 형성된 패드에 고착되어, 외부와의 입력·출력을 행하는 기능을 갖는다. 여기서는, 하나의 측변에 다수개의 리드(25)가 고착되어 있다. 또한, 리드(25)는 회로 기판(11)의 4변으로부터 도출시키는 것도 가능하고, 대향하는 2변으로부터 도출시키는 것도 가능하다.
밀봉 수지(14)는, 열 경화성 수지를 이용하는 트랜스퍼 몰드에 의해 형성된다. 도 1의 (B)에서는, 밀봉 수지(14)에 의해, 도전 패턴(13), 반도체 소자(15A), 칩 소자(15B), 금속 세선(17)이 밀봉되어 있다. 그리고, 회로 기판(11)의 표면 및 측면이 밀봉 수지(14)에 의해 피복되어 있다. 또한, 회로 기판(11)의 이면에서는, 주변부만이 밀봉 수지(14)에 의해 피복되어 있다. 그리고, 회로 기판(11)의 중앙부 부근은, 밀봉 수지(14)에 의해 피복하지 않고서, 외부에 노출되어 있다.
도 1의 (B)를 참조하여, 회로 기판(11)의 이면은, 주변부 부근이 밀봉 수지(14)에 의해 피복되고 있다. 도면에서는, 밀봉 수지(14)에 의해 피복되는 영역의 폭을 L1으로 나타내고 있다. 이 L1의 길이는 요구되는 내압에 의해 변화하지만, 2㎜∼3㎜ 정도 이상으로 하는 것이 바람직하다. 이것에 의해, 회로 기판(11)의 단부 P의 내압을 확보할 수 있다. 구체적으로는, L1의 길이가 2㎜인 경우에는, 단부 P의 내압을 2KV 확보할 수 있다. 또한, L1의 길이가 3㎜인 경우에는, 단부 P의 내압을 3KV 확보할 수 있다. 또한, 회로 기판(11)의 이면을 피복하는 부분의 밀봉 수지(14)의 두께 T1은, 예를 들면 0.3㎜ 정도이다.
본 형태에서는, 회로 기판(11) 이면의 주변부를 밀봉 수지(14)에 의해 피복함으로써, 회로 기판(11)의 단부 P의 내압성을 확보할 수 있다. 구체적으로는, 회로 기판(11)의 표면 및 이면에는, 제1 절연층(12A) 및 제2 절연층(12B)이 전면적으 로 형성되어 있다. 따라서, 회로 기판(11)의 표면 및 이면의 내압성은 확보되어 있다. 그것에 대하여 회로 기판(11)의 측면은, 수지층에 의해 피복되어 있지 않고, 금속면이 노출되어 있다. 여기에서, 회로 기판(11)의 절연을 확보하기 위해서는, 회로 기판(11)의 측면(특히 단부 P)이, 회로 기판(11)과 밀봉 수지(14)와의 경계면을 통하여 외부와 쇼트하는 것을 방지할 필요가 있다. 따라서, 본 형태에서는, 단부 P가 외부와 이격되도록, 회로 기판(11) 이면의 주변부에 밀봉 수지(14)를 형성하고 있다. 즉, 단부 P를 감싸도록 밀봉 수지(14)가 형성되어 있다. 따라서, 회로 기판(11) 전체의 내압성은 확보되어 있다.
또한, 본 형태에서는, 회로 기판(11)의 이면의 주변부만이 밀봉 수지(14)에 의해 피복되어, 회로 기판(11) 이면의 다른 영역은 외부에 노출되어 있다. 따라서, 반도체 소자(15A) 등이 구동함으로써 발생하는 열은, 회로 기판(11)을 통하여 양호하게 외부로 방출된다. 또한, 회로 기판(11) 이면의 주변부를 밀봉 수지(14)에 의해 피복함으로써, 앵커 효과가 발생하여, 회로 기판(11)과 밀봉 수지(14)와의 접착 강도가 향상되는 효과가 있다.
도 1의 (C)를 참조하여, 여기서는, 회로 기판(11)의 이면이 절연층에 의해 피복되어 있지 않다. 따라서, 회로 기판(11)의 이면이 밀봉 수지(14)로부터 외부로 노출되어 있다. 이 구성에 의해, 회로 기판(11)의 내압성은 확보할 수 없지만, 장치 전체의 방열성을 향상시킬 수 있다. 또한, 회로 기판(11)의 이면의 주변부가 밀봉 수지(14)에 의해 피복됨으로써, 회로 기판(11)과 밀봉 수지(14)와의 접착 강도가 향상된다.
도 2를 참조하여, 혼성 집적 회로 장치(10)의 하부에는, 방열 핀(21)이 고착되어 있다. 방열 핀(21)은, 구리나 알루미늄 등의 금속으로 이루어진다. 여기서는, 노출하는 회로 기판(11)의 이면에는, 금속 기판(16)이 고착되어 있다. 그리고, 금속 기판(16)을 통하고, 방열 핀(21)의 상면이 혼성 집적 회로 장치(10)의 하부에 접속되어 있다. 이 구조에 의해, 반도체 소자(15A) 등의 회로 소자로부터 발생한 열은, 회로 기판(11), 금속 기판(16) 및 방열 핀(21)을 통하여 외부로 방출된다. 상기한 바와 같이, 회로 기판(11)의 이면의 주변부가 밀봉 수지(14)에 의해 피복되어 있기 때문에, 회로 기판(11)의 단부 P의 내압은 충분히 확보되어 있다. 따라서, 방열 핀(21)과 회로 기판(11)과는 절연되어 있다.
도 3을 참조하여, 혼성 집적 회로 장치(10)의 구조를 더욱 설명한다.
도 3의 (A)를 참조하여, 밀봉 수지(14)로부터 노출하는 회로 기판(11)의 이면에는, 금속 기판(16)이 고착되어 있다. 여기서는, 회로 기판(11)의 이면을 피복하는 제2 절연층(12B)에, 금속 기판(16)이 점착되어 있다. 이것에 의해, 혼성 집적 회로 장치(10)의 이면에는, 밀봉 수지(14) 및 금속 기판(16)으로 이루어지는 평탄면이 형성된다. 따라서, 혼성 집적 회로 장치(10)의 이면을, 방열 핀 등의 방열 수단에 용이하게 맞닿게 할 수 있다. 금속 기판(16)의 재료로서는, 구리, 알루미늄 등의 열전도성이 우수한 금속이 채용된다. 또한, 장치의 이면에는, 회로 기판(11)의 주변부를 피복하는 밀봉 수지(14)와, 금속 기판(16)의 이면으로부터 이루어지는 평탄면이 형성된다.
도 3의 (B)를 참조하여, 여기서는, 제2 절연층(12B)의 이면에 금속막(20)이 점착되어 있다. 그리고, 접착제(19)를 통하여, 금속막(20)에 금속 기판(16)이 고착되어 있다. 금속막(20)으로서는, 구리 등의 금속이 채용된다. 여기서, 접착제(19)로서는, 땜납을 채용할 수 있다.
도 3의 (C)를 참조하여, 여기서는, 노출되는 회로 기판(11)의 이면에 금속 기판(16)이 맞닿고 있다. 또한, 금속 기판(16)은, 표면 및 이면에 산화막(29)이 형성된 알루미늄 기판으로 이루어진다. 산화막(29)은, 양극 산화에 의해 형성된 알루마이트막으로 이루어진다. 여기서, 회로 기판(11)의 두께가 1.5㎜ 정도인 데 대하여, 금속 기판(16)의 두께는 예를 들면 0.5㎜ 정도이다. 또한, 산화막(29)의 두께는, 예를 들면 10㎛ 정도이다.
금속 기판(16)의 표면에 산화막(29)이 형성됨으로써, 금속 기판(16)과 제2 수지층(12B)이 접착하는 강도를 향상시킬 수 있다. 또한, 금속 기판(16)의 이면에 산화막(29)이 형성됨으로써, 노출하는 금속 기판(16)의 이면이 손상되는 것을 억지할 수 있다.
도 3의 각 도면에 도시된 바와 같은 2매의 금속 기판을 채용한 회로 장치는, 방열성이 우수하기 때문에, 예를 들면 차량 탑재 등의 모듈에 적용된다. 즉 고출력의 파워 소자와 이 파워 소자를 제어하는 회로, 또한 마이크로컴퓨터 등이 고밀도로 실장되는 경우, 꼭 도전 패턴은, 다층으로 된다. 이 때, 도전 패턴을 절연하는 수지는, 열저항이 크다. 따라서, 이 대책으로서, 도전 패턴을 절연하는 수지에 필러를 혼입하여, 2매째의 금속 기판을 노출시키면, 방열성도 높고, 밀봉성도 우수한 패키지가 실현된다.
도 4 내지 도 8을 참조하여, 전술한 구성의 혼성 집적 회로 장치(10)의 제조 방법을 설명한다.
도 4의 (A)를 참조하여, 우선, 회로 기판(11)의 표면에 도전 패턴(13)을 형성한다. 회로 기판(11)의 표면에는 제1 절연층(12A)이 형성되고, 이면에는 제2 절연층(12B)이 형성되어 있다. 그리고, 제1 절연층(12A)에 점착된 도전막을 에칭함으로써, 소정의 형상의 도전 패턴(13)이 형성된다.
여기서는 한층의 도전 패턴이 형성되어 있지만, 그 위에 절연층을 개재하여 2층 이상의 도전 패턴을 형성해도 된다.
도 4의 (B)를 참조하여, 다음으로, 도전 패턴(13)에 회로 소자를 전기적으로 접속한다. 여기서는, 반도체 소자(15A) 및 칩 소자(15B)가, 도전 패턴(13)에 접속된다. 또한, 도전 패턴(13)과 회로 기판(11)을 접속하는 접속부(18)도 형성된다. 또한, 회로 기판(11)의 이면에는, 접착제(19)를 통하여 금속 기판(16)이 고착된다. 금속 기판(16)의 단부와, 회로 기판(11)의 단부는, 상기한 거리 L1에 의해 이격되어 있다. 이 것에 의해, 회로 기판(11)의 단부와 금속 기판(16)과의 내압이 확보된다.
도 4의 (C)를 참조하여, 다음으로, 회로 기판(11)의 표면에 형성된 전기 회로가 밀봉되도록 밀봉 수지를 형성한다. 여기서는, 상부 금형(22A) 및 하부 금형(22B)을 이용한 트랜스퍼 몰드에 의해, 밀봉 수지를 형성한다. 본 공정의 수지 밀봉은, 금속 기판(16)의 이면이 하부 금형(22B)의 표면에 맞닿아 있는 상태에서 행해진다. 따라서, 회로 기판(11)의 아래쪽으로 있어서는, 주변부에 대응하는 영역 A1에만 밀봉 수지가 충전된다. 이 영역 A1은, 폭이 2㎜∼3㎜ 정도이기 때문에, 밀봉 수지는 용이하게 충전된다. 따라서, 부분적으로 수지 밀봉이 행하여지지 않는 보이드의 발생을 억지할 수 있다.
도 4의 (D)를 참조하여, 수지 밀봉을 행하는 다른 방법을 설명한다. 여기서는, 회로 기판(11)의 이면에 금속 기판(16)을 형성하고 있지 않다. 그리고, 하부 금형(22B)에 형성한 볼록부(24)에 회로 기판(11)의 이면을 맞닿게 하여, 수지 밀봉을 행하고 있다. 볼록부(24)는, 주변부를 제외한 영역의 회로 기판(11)의 이면에 맞닿아 있다. 따라서, 회로 기판(11)의 이면의 주변부는, 밀봉 수지에 의해 피복된다. 그리고, 볼록부(24)에 맞닿는 부분의 회로 기판(11)의 이면은, 밀봉 수지(14)로부터 외부로 노출한다.
다음으로, 도 5를 참조하여, 다른 혼성 집적 회로 장치의 제조 방법을 설명한다. 여기서는, 회로 기판(11)의 이면을 금속막(20)에 의해 보호하고 있다.
도 5의 (A)를 참조하여, 우선, 회로 기판(11)의 표면에 도전 패턴(13)을 형성한다. 또한 회로 기판(11)의 이면에 금속막(20)을 형성한다. 도전 패턴(13) 및 금속막(20)의 형성은, 회로 기판(11)의 양면에 점착된 도전박을 에칭함으로써 행할 수 있다. 도전 패턴(13)과 금속막(20)의 두께가 동등한 경우(예를 들면 100㎛ 정도)에는, 에칭에 의해 양자를 동시에 형성할 수 있다. 도전 패턴(13)에 비하여 금속막(20)이 두꺼운 경우에는, 양자를 따로따로 에칭한다.
회로 기판(11)의 이면에 금속막(20)을 형성함으로써, 제2 절연층(12B)을 보호할 수 있다. 제조 공정의 도중 단계에서, 제2 절연층(12B)이 부분적으로 손상하 면, 그 부분의 내압성이 저하하여, 쇼트가 발생할 우려가 있다. 본 형태에서는, 이면의 제2 절연막(12B)을 금속막(20)에 의해 피복함으로써, 제2 절연층(12B)이 손상하는 것을 억지하고 있다. 회로 기판(11)의 주변부는 금속막(20)에 의해 피복되어 있지 않다. 그러나, 금속막(20)에 의해 형성되는 단차에 의해, 회로 기판(11)의 주변부는 부상한 상태에서, 제조 공정에서 반송된다. 따라서, 금속막(20)에 의해 피복되지 않은 영역의 제2 절연막(12B)도, 흠집의 발생이 억지되고 있다.
도 5의 (B)를 참조하여, 다음으로, 도전 패턴(13)에 회로 소자를 전기적으로 접속한다.
이 공정의 상세 내용은, 도 4의 (B)의 설명과 마찬가지이다.
도 5의 (C)를 참조하여, 다음으로, 수지 밀봉을 행한다. 여기서는, 접착제(19)를 통하여 금속막(20)에 금속 기판(16)을 고착하고 있다. 그리고, 금속 기판(16)의 하면을 하부 금형(22B)에 맞닿게 한 상태에서, 수지 밀봉을 행하고 있다. 금속 기판(16)을 고착함으로써, 회로 기판(11)의 주변부의 하방의 영역 A1의 두께를 0.3㎜ 정도 이상으로 확보할 수 있다. 따라서, 밀봉 수지를 영역 A1에 충분히 널리 퍼질 수 있다.
도 5의 (D)를 참조하여, 여기서는, 하부 금형(22B)에 형성한 볼록부(24)에, 금속막(20)의 이면을 맞닿게 하고 있다. 그리고, 회로 기판(11)의 이면의 주변부는, 볼록부(24)에 맞닿지 않는다. 이 상태에서 수지 밀봉을 행함으로써, 회로 기판(11)의 이면의 주변부는 밀봉 수지(14)에 의해 피복된다. 그리고, 금속막(20)은, 피복 수지로부터 외부로 노출한다.
도 6을 참조하여, 다른 혼성 집적 회로 장치의 제조 방법을 설명한다. 여기서는, 이면에 형성되는 금속막(20)을, 표면의 도전 패턴(13)보다도 두껍게 형성하고 있다.
도 6의 (A)를 참조하여, 우선, 표면 및 이면에 도전박이 점착된 회로 기판(11)을 준비한다. 회로 기판(11)의 표면에는, 제1 절연층(12A)을 개재하여 제1 도전박(26A)이 전면적으로 형성되어 있다. 제1 도전박(26A)의 두께는, 형성 예정의 도전 패턴(13)과 마찬가지이며, 예를 들면 100㎛ 정도이다. 회로 기판(11)의 이면에는, 제2 절연층(12B)을 개재하여 제2 도전박(26B)이 전면적으로 점착되어 있다. 제2 도전박(26B)의 두께는, 예를 들면 300㎛ 정도이다.
도 6의 (B)를 참조하여, 다음으로, 제1 도전박(26A)을 에칭하여 도전 패턴(13)을 형성한다. 구체적으로는, 제1 도전박(26)의 표면을 선택적으로 레지스트(27)에 의해 피복한 후에, 에칭에 의해 도전 패턴(13)을 형성한다. 이 공정에서는, 이면의 제2 도전박(26B)은, 전면적으로 레지스트(27)에 의해 피복되어, 에칭되지 않는다. 여기서는, 제1 도전박(26A)과 제2 도전박(26B)의 두께가 다르기 때문에, 개별로 에칭을 행한다. 양자의 에칭을 동시에 행하면, 얇은 제1 도전박(26A)이 과도하게 에칭되는 문제가 발생한다.
도 6의 (C)를 참조하여, 다음으로, 회로 기판(11)의 이면에 형성된 제2 도전박(26B)을 에칭하여, 금속막(20)을 형성한다. 여기서는, 회로 기판(11)의 주변부에 위치하는 제2 도전박(26B)이 제거된다. 그리고, 회로 기판(11)의 종단부로부터 거리 Ll(2㎜∼3㎜ 정도)로 이격된 금속막(20)이 형성된다. 전의 공정에서 형성된 도전 패턴(13)은, 전체면이 레지스트(27)로 피복된 상태에서, 본 공정의 에칭은 행해진다.
전술한 공정에 의해 도전 패턴(13) 및 금속막(20)이 형성된 후는, 도 6의 (D)에 도시한 바와 같이, 반도체 소자(15A) 및 칩 소자(15B)의 고착을 행한다. 또한, 도 6의 (E)에 도시한 바와 같이, 금속막(20)의 이면을 하부 금형(22B)에 맞닿게 한 상태에서, 수지 밀봉을 행한다. 이들의 공정의 상세 내용은, 전술한 바와 마찬가지이다.
상기한 몰드 공정을 거친 혼성 집적 회로 장치(10)는, 화로를 이용하여 가열하는 애프터 경화의 공정에 의해, 밀봉 수지가 경화된다. 그리고, 예를 들면 도 1에 도시한 바와 같은 혼성 집적 회로 장치가 완성한다. 또한, 본 형태에서는, 밀봉 수지(14)가 이면도 포함시켜 기판을 피복하고 있는 것으로부터, 밀봉 수지(14)의 경화 수축에 의한 회로 기판(11)의 휘어짐이 억지되어 있다.
다음에 도 7 및 도 8을 참조하여, 도 3의 (C)에 도시한 혼성 집적 회로 장치의 제조 방법을 설명한다.
도 7의 (A)를 참조하여, 우선, 회로 기판(11)의 표면 및 이면에 도전박(26) 및 금속 기판(16)을 점착한다. 여기서는, 도전박(26)은, 제1 절연층(12A)을 개재하여 회로 기판(11)의 표면에 점착되어 있다. 금속 기판(16)은, 제2 절연층(12B)을 개재하여 회로 기판(11)의 이면에 점착되어 있다. 일례로서, 도전박(26)의 두께는 70㎛ 정도이며, 회로 기판(11)의 두께는 1.5㎜ 정도이며, 금속 기판(16)의 두께는 0.5㎜ 정도이다. 또한, 제1 절연층(12A) 및 제2 절연층(12B)의 두께는, 50㎛ 내지 60㎛ 정도이다.
회로 기판(11)의 크기는, 예를 들면 수십개 정도의 유닛(32)을 매트릭스 형상으로 배치할 수 있도록 한 크기로 이루어져 있다. 여기서, 유닛이란, 1개의 혼성 집적 회로 장치를 구성하는 부위를 가리킨다.
회로 기판(11) 및 금속 기판(16)으로서는, 알루미늄, 구리, 철 등을 채용할 수 있다. 여기서는 일 실시예에서, 표면 및 이면이 알루마이트 처리된 알루미늄 기판이, 회로 기판(11) 및 금속 기판(16)으로서 채용되어 있다.
회로 기판(11)의 표면 및 이면은, 산화막(28)에 의해 피복되어 있다. 이 산화막(28)은, AL2O3을 포함하는 알루마이트막이며, 두께는 1㎛ 내지 5㎛ 정도이다. 이와 같이 산화막(29)을 얇게 형성함으로써, 산화막에 의한 열저항을 작게 할 수 있다.
금속 기판(16)의 표면 및 이면은, 두께가 10㎛ 정도의 산화막(29)에 의해 피복되어 있다. 산화막(29)의 두께를 비교적 두껍게 함으로써, 후의 에칭의 공정에서, 금속 기판(16)의 이면을 에천트로부터 보호할 수 있다. 또한, 회로 기판(11)을 반송하는 공정에서, 금속 기판(16)의 이면이 손상되는 것을 억지할 수 있다.
도 7의 (B)를 참조하여, 다음으로, 각 유닛의 경계에 대응하는 개소로 분리홈(30)을 형성한다. 여기서는, 컷트톱을 이용한 다이싱에 의해, 금속 기판(16) 및 그 이면에 형성된 산화막(29)이 연삭되어 제거되어 있다. 여기서, 분리홈(30)의 깊이는 금속 기판(16)의 두께보다도 얕게 형성된다. 여기서는, 0.5㎜ 정도의 두께 를 갖는 금속 기판(16)에, 깊이가 0.4㎜ 정도의 분리홈(30)이 형성되어 있다. 따라서, 분리홈(30)이 형성된 영역에서는, 두께가 0.1㎜ 정도의 금속 기판(16)이 잔존하고 있다.
상기한 바와 같이, 금속 기판(16)의 두께 부분을 잔존시켜 분리홈(30)을 형성함으로써, 금속 기판의 상면에 위치하는 제2 절연층(12B)이 손상되는 것을 방지할 수 있다. 구체적으로는, 분리홈(30)은 컷트톱을 이용한 다이싱에 의해 형성되므로, 금속 기판(16)의 두께 방향에 다소의 오차를 수반하여 분리홈(30)은 형성된다. 따라서, 금속 기판(16)의 두께와 같은 정도의 깊이의 분리홈(30)을 형성한 경우, 제2 절연막(12B)이 컷트톱에 의해 손상될 우려가 있다. 제2 절연막(12B)이 손상되면, 회로 기판(11)의 이면의 내압성이 열화한다. 그래서 본 형태에서는, 금속 기판(16)이 분단되지 않는 정도로 분리홈(30)의 깊이를 얕게 설정함으로써, 제2 절연막(12B)을 컷트톱으로부터 보호하고 있다.
분리홈(30)의 폭 L2는, 도 1의 (B) 등으로 나타낸 거리 L1의 2배 정도 이상으로 설정되고, 구체적으로는, 4㎜ 내지 6㎜ 정도 이상이다. 이것에 의해, 각 유닛(32)에 있어서, 회로 기판(11)과 금속 기판(16)과의 절연을 확보할 수 있다.
도 7의 (C)를 참조하여, 다음으로, 에칭을 행함으로써 도전박(26)을 패터닝하여 도전 패턴(13)을 형성한다. 또한, 분리홈(30)이 형성된 영역의 금속 기판(16)의 남은 두께 부분을 제거한다.
도전 패턴(13)은, 도전박(26)의 상부에 형성된 레지스트를 통하여 에칭을 행함으로써 형성된다. 또한, 본 공정의 에칭은, 회로 기판(11) 전체를 에천트에 침 지하여 행해진다.
본 공정에서는, 도전박(26)과 금속 기판(16)의 에칭은 따로따로 행한다. 그 이유는, 구리로 이루어지는 도전박(26)의 에칭에 이용하는 산성의 에천트가, 금속 기판(16)의 재료인 알루미늄에 접촉하면, 수소 가스가 발생하여 위험하기 때문이다. 구체적으로는, 도전박(26)을 에칭하여 도전 패턴(13)을 형성할 때는, 알루미늄이 노출되는 분리홈(30)은, 레지스트에 의해 피복된다. 또한, 분리홈(30)이 형성된 영역의 금속 기판(16)의 남은 두께 부분이 제거되는 때에는, 도전 패턴(13)은 레지스트에 의해 보호된다. 여기서, 양자의 에칭을 동시에 행하여도 되고, 이 경우에는 공정수를 저감시킬 수 있다.
도 7의 (D)를 참조하여, 다음으로, 각 유닛(32)의 회로 기판(11)을 분리한다. 회로 기판의 분리는, 프레스컷트, 다이싱, 절곡 등에 의해 행해진다. 여기서, 다이싱 또는 절곡에 의해 회로 기판(11)을 분리하는 경우에는, 각 유닛(32)의 경계의 회로 기판(11)에, 표면 및 이면으로부터 분리홈을 형성해도 된다. 이 것에 의해, 각각의 회로 기판을 용이하게 분리할 수 있다.
도 8의 (A)를 참조하여, 다음으로, 도전 패턴(13)에 회로 소자를 전기적으로 접속한다. 여기서는, 반도체 소자(15A) 및 칩 소자(15B)가 도전 패턴에 고착된다. 또한, 반도체 소자(15A)는, 금속 세선(17)을 통하여 도전 패턴(13)과 전기적으로 접속된다. 또한, 이 공정은, 각 유닛(32)을 분리하기 전에 행하여도 된다.
도 8의 (B)를 참조하여, 다음으로, 회로 기판(11)이 피복되도록 밀봉 수지를 형성한다. 우선, 회로 기판(11)의 하면에 위치하는 금속 기판(16)의 이면을, 하부 금형(22B)에 맞닿게 한다. 그리고, 상부 금형(22A)과 하부 금형(22B)을 맞닿게 함으로써, 캐비티(23)의 내부에 회로 기판(11)을 수납시킨다. 금속 기판(16)은, 주변부를 제외한 영역의 회로 기판(11)의 이면에 점착되어 있다. 따라서, 회로 기판(11)의 주변부는, 금속 기판(16)의 두께에 따라서 하부 금형(22B)으로부터 이격되어 있다. 이것으로부터, 캐비티(23)에 주입된 밀봉 수지는, 회로 기판의 하방의 영역 A1에 널리 퍼진다.
전술한 공정에 의해, 도 3의 (A)에 도시한 바와 같은 혼성 집적 회로 장치가 제조된다.
본 발명에 따르면, 회로 기판의 이면의 주변부를 밀봉 수지에 의해 피복한다. 따라서, 이면을 피복하는 밀봉 수지에 의해 앵커 효과가 발생하여, 밀봉 수지와 회로 기판과의 접착 강도를 향상시킬 수 있다.
또한, 본 발명에 따르면, 회로 기판의 이면을 밀봉 수지로부터 노출시킨 상태에서, 회로 기판과 외부와의 내압성을 충분히 확보할 수 있다. 따라서, 방열성과 내압성을 양립시킨 회로 장치를 제공할 수 있다.
또한, 본 발명의 회로 장치의 제조 방법에 따르면, 몰드 금형을 이용하여 수지 밀봉을 행하는 공정에서, 회로 기판의 이면의 주변부를 몰드 금형으로부터 이격시킬 수 있다. 따라서, 회로 기판의 이면의 주변부를 밀봉 수지로써 피복할 수 있다.

Claims (21)

  1. 삭제
  2. 상면이 제1 절연층에 의해 피복되고, 하면이 제2 절연층에 의해 피복된 금속으로 이루어지고, 측면에 상기 금속이 노출하는 회로 기판과,
    상기 제1 절연층의 상면에 형성된 도전 패턴 및 회로 소자로 이루어지는 전기 회로와,
    상기 전기 회로를 밀봉하는 밀봉 수지를 구비하며,
    상기 밀봉 수지는, 상기 제2 절연층을 부분적으로 노출시킨 상태에서, 상기 회로 기판의 상면, 측면 및 하면의 주변부를 피복하는 것을 특징으로 하는 회로 장치.
  3. 제2항에 있어서,
    상기 회로 기판과 상기 전기 회로는, 상기 제1 절연층을 관통하여 전기적으로 접속되는 것을 특징으로 하는 회로 장치.
  4. 제2항에 있어서,
    상기 회로 기판은, 상기 도전 패턴을 통하여 접지 전위와 접속되는 것을 특징으로 하는 회로 장치.
  5. 제2항에 있어서,
    상기 밀봉 수지로부터 노출되는 상기 회로 기판의 하면에 형성한 상기 제2 절연층에는, 금속 기판이 고착되는 것을 특징으로 하는 회로 장치.
  6. 제5항에 있어서,
    상기 금속 기판의 하면에, 산화막을 형성하는 것을 특징으로 하는 회로 장치.
  7. 제5항에 있어서,
    상기 금속 기판의 노출면 및 상기 밀봉 수지로 이루어지는 평탄면이 형성되는 것을 특징으로 하는 회로 장치.
  8. 제2항에 있어서,
    상기 제2 절연층에 의해 피복되는 상기 회로 기판의 하면은, 적어도 외주 단부로부터 2㎜ 이상의 주변부가, 상기 밀봉 수지에 의해 피복되는 것을 특징으로 하는 회로 장치.
  9. 제2항에 있어서,
    상기 회로 기판의 하면에는, 방열 수단이 고착되는 것을 특징으로 하는 회로 장치.
  10. 상면이 제1 절연층에 의해 피복되고, 하면이 제2 절연층에 의해 피복된 금속으로 이루어지고, 측면에 상기 금속이 노출하는 회로 기판을 준비하는 공정과,
    회로 기판의 상면을 피복하는 상기 제1 절연층의 상면에 도전 패턴 및 회로 소자로 이루어지는 전기 회로를 구성하는 공정과,
    적어도 상기 회로 기판의 상면이 피복되도록 몰드 금형을 이용하여 밀봉 수지를 형성하는 공정을 구비하며,
    상기 밀봉 수지를 형성하는 공정에서는, 상기 회로 기판의 하면의 주변부를 상기 몰드 금형의 하면으로부터 이격시켜 수지 밀봉을 하고, 상기 회로 기판의 상면, 측면 및 하면의 주변부를 상기 밀봉 수지에 의해 피복하며, 상기 제2 절연층에 의해 피복되는 상기 회로 기판의 하면을 부분적으로 상기 밀봉 수지로부터 노출시키는 것을 특징으로 하는 회로 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 회로 기판의 하면의 주변부를 제외한 영역에는 금속 기판이 점착되고,
    상기 금속 기판의 하면을 상기 몰드 금형의 하면에 맞닿게 함으로써, 상기 회로 기판의 주변부를 상기 몰드 금형으로부터 이격시키는 것을 특징으로 하는 회로 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 몰드 금형에 형성한 볼록부에 상기 회로 기판을 재치함으로써, 상기 회 로 기판의 주변부를 상기 몰드 금형으로부터 이격시키는 것을 특징으로 하는 회로 장치의 제조 방법.
  13. 회로 기판의 상면에 절연층을 개재하여 도전박을 점착하고, 상기 회로 기판의 하면에 절연층을 개재하여 금속 기판을 점착하는 공정과,
    형성 예정의 유닛의 경계에 대응하는 영역의 상기 금속 기판에 분리홈을 형성하는 공정과,
    에칭에 의해 상기 도전박을 패터닝하여 도전 패턴을 형성하고, 상기 분리홈의 남은 두께 부분을 제거하여, 상기 유닛의 주변부에 위치하는 상기 회로 기판의 하면을 상기 금속 기판으로부터 노출시키는 공정과,
    상기 유닛의 경계에서 상기 회로 기판을 분할함으로써, 각각의 상기 유닛을 구성하는 회로 기판을 분리하는 공정과,
    상기 도전 패턴에 회로 소자를 전기적으로 접속하는 공정과,
    상기 금속 기판의 하면을 몰드 금형의 하면에 맞닿게 하여 수지 밀봉을 행함으로써, 상기 회로 기판의 하면의 주변부가 피복되도록 밀봉 수지를 형성하는 공정을 구비하는 것을 특징으로 하는 회로 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 금속 기판은, 상면 및 하면이 알루마이트 처리된 알루미늄으로 이루어지는 기판인 것을 특징으로 하는 회로 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 분리홈은, 다이싱에 의해 형성되는 것을 특징으로 하는 회로 장치의 제조 방법.
  16. 제2항에 있어서,
    상기 회로 기판은, 구리 또는 알루미늄으로 이루어지는 것을 특징으로 하는 회로 장치.
  17. 제2항에 있어서,
    상기 회로 기판은, 상면 및 하면이 알루마이트 처리된 알루미늄으로 이루어지는 기판인 것을 특징으로 하는 회로 장치.
  18. 제2항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은, 필러가 충전된 수지로 이루어지는 것을 특징으로 하는 회로 장치.
  19. 제2항에 있어서,
    일단이 상기 도전 패턴에 고착되고, 타단이 상기 밀봉 수지로부터 외부에 도출되는 리드를 구비하는 것을 특징으로 하는 회로 장치.
  20. 제2항에 있어서,
    상기 회로 기판의 상면은 전면적으로 상기 제1 절연층에 의해 피복되고, 상기 회로 기판의 하면은 전면적으로 상기 제2 절연층에 의해 피복되는 것을 특징으로 하는 회로 장치.
  21. 제2항에 있어서,
    상기 밀봉 수지에 의해, 상기 회로 기판의 상면에 형성된 상기 제1 절연층, 금속 재료가 노출되는 상기 회로 기판의 측면 및, 상기 회로 기판의 하면에 형성된 상기 제2 절연층의 주변부가 피복되고,
    상기 회로 기판의 하면을 피복하는 상기 제2 절연층의 중앙부 부근이 상기 밀봉 수지로부터 노출되는 것을 특징으로 하는 회로 장치.
KR20050110728A 2004-11-26 2005-11-18 회로 장치 및 그 제조 방법 KR100765604B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004342657A JP4549171B2 (ja) 2004-08-31 2004-11-26 混成集積回路装置
JPJP-P-2004-00342657 2004-11-26

Publications (2)

Publication Number Publication Date
KR20060059177A KR20060059177A (ko) 2006-06-01
KR100765604B1 true KR100765604B1 (ko) 2007-10-09

Family

ID=36773424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050110728A KR100765604B1 (ko) 2004-11-26 2005-11-18 회로 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7529093B2 (ko)
KR (1) KR100765604B1 (ko)
CN (1) CN1783487B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765604B1 (ko) 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
KR101493866B1 (ko) * 2008-02-28 2015-02-16 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
CN101971329B (zh) * 2008-03-17 2012-11-21 三菱综合材料株式会社 带散热片的功率模块用基板及其制造方法、以及带散热片的功率模块、功率模块用基板
TWI377653B (en) * 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
KR101148226B1 (ko) * 2010-05-24 2012-05-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101194456B1 (ko) 2010-11-05 2012-10-24 삼성전기주식회사 방열기판 및 그 제조방법
US9287201B2 (en) 2010-12-16 2016-03-15 Mitsubishi Electric Corporation Semiconductor device
CN102956787A (zh) * 2011-08-16 2013-03-06 欧司朗股份有限公司 电子模块、发光装置及该电子模块的制造方法
US8933468B2 (en) * 2012-03-16 2015-01-13 Princeton University Office of Technology and Trademark Licensing Electronic device with reduced non-device edge area
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
EP3125287B1 (en) * 2014-03-28 2021-11-03 Mitsubishi Electric Corporation Semiconductor module and drive unit equipped with semiconductor module
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
DE102018101264A1 (de) 2018-01-22 2019-07-25 HELLA GmbH & Co. KGaA Leiterplatten- Kühlkörper- Aufbau und Verfahren hierzu
US10910233B2 (en) * 2018-04-11 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP7069082B2 (ja) * 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124860A (ja) * 1990-09-14 1992-04-24 Matsushita Electric Works Ltd 半導体パッケージ
KR20010058792A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체 패키지
KR20020086587A (ko) * 2000-03-09 2002-11-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315430A (ja) 1986-07-07 1988-01-22 Fuji Electric Co Ltd 半導体装置の製造方法
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
EP0690499A3 (en) * 1994-06-30 1997-05-28 Digital Equipment Corp Molded plastic packaging for semiconductor chip without support
JPH10303353A (ja) 1997-04-22 1998-11-13 Hitachi Cable Ltd 放熱板付き複合リードフレームの製造方法
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001308241A (ja) 2001-04-02 2001-11-02 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体
JP3846699B2 (ja) 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP4549171B2 (ja) 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
KR100765604B1 (ko) 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124860A (ja) * 1990-09-14 1992-04-24 Matsushita Electric Works Ltd 半導体パッケージ
KR20010058792A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체 패키지
KR20020086587A (ko) * 2000-03-09 2002-11-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN1783487A (zh) 2006-06-07
US7529093B2 (en) 2009-05-05
CN1783487B (zh) 2012-06-13
KR20060059177A (ko) 2006-06-01
US20070240899A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
JP4785139B2 (ja) 回路装置およびその製造方法
KR100543836B1 (ko) 멀티칩 모듈 구조체 및 그 제작 방법
KR100758761B1 (ko) 회로 장치 및 그 제조 방법
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US8530753B2 (en) Fine wiring package and method of manufacturing the same
TWI594381B (zh) 功率轉換電路的封裝模組及其製造方法
EP1160861B1 (en) Method of manufacturing a thermally conductive substrate with leadframe and heat radiation plate
US20050212107A1 (en) Circuit device and manufacturing method thereof
KR100826738B1 (ko) 회로 장치 및 그 제조 방법
JP4549171B2 (ja) 混成集積回路装置
JP4967701B2 (ja) 電力半導体装置
JP4845090B2 (ja) 回路装置の製造方法
TWI631677B (zh) 封裝結構及其製造方法
KR100738134B1 (ko) 회로 장치의 제조 방법
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP4942452B2 (ja) 回路装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR100243376B1 (ko) 반도체 패키지 및 그 제조방법
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
TW202040762A (zh) 預成型氣室杯體模組及其製造方法
JP2007012731A (ja) 回路装置およびその製造方法
JP2001160603A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee