KR101194456B1 - 방열기판 및 그 제조방법 - Google Patents

방열기판 및 그 제조방법 Download PDF

Info

Publication number
KR101194456B1
KR101194456B1 KR1020100109984A KR20100109984A KR101194456B1 KR 101194456 B1 KR101194456 B1 KR 101194456B1 KR 1020100109984 A KR1020100109984 A KR 1020100109984A KR 20100109984 A KR20100109984 A KR 20100109984A KR 101194456 B1 KR101194456 B1 KR 101194456B1
Authority
KR
South Korea
Prior art keywords
substrate
metal layer
anodization
metal
layer
Prior art date
Application number
KR1020100109984A
Other languages
English (en)
Other versions
KR20120048380A (ko
Inventor
김광수
신상현
강정은
임창현
최석문
박성근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100109984A priority Critical patent/KR101194456B1/ko
Priority to US13/013,736 priority patent/US20120111610A1/en
Priority to CN2011100346383A priority patent/CN102468250A/zh
Priority to JP2011023669A priority patent/JP5450473B2/ja
Publication of KR20120048380A publication Critical patent/KR20120048380A/ko
Application granted granted Critical
Publication of KR101194456B1 publication Critical patent/KR101194456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Resistance Heating (AREA)

Abstract

본 발명은 방열기판 및 그 제조방법에 관한 것으로, 본 발명에 따른 방열기판(100)은, 금속기판(110)의 전면에 양극산화막(111)이 형성된 양극산화기판(1112), 상기 양극산화기판(112)의 일면에 형성된 회로패턴(114) 및 상기 양극산화기판의 타면에 형성된 금속층(115)을 포함하는 방열기판으로, 상기 양극산화기판(112)의 타면에 형성된 금속층(115)은 상기 양극산화막(111)의 일면에 형성된 회로패턴(114)과 동일한 면적을 갖고, 상기 양극산화기판(112)의 테두리 내에 존재하는 것을 특징으로 한다. 상기 금속층(115)의 추가 형성에 의하여 기판의 휨 문제를 최소화하고, 방열판(140)과 양극산화기판(112)의 직접 접촉에 따라 발생하는 방열기판(100) 또는 발열소자(130)의 성능 저하 문제점을 해결하며, 방열성능을 개선하는 효과를 갖는다.

Description

방열기판 및 그 제조방법{HEAT-RADIATING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 방열기판 및 그 제조방법에 관한 것이다.
최근 다양한 분야에서 전자 부품의 비중이 확대되면서, 부품의 고집적화 및 고용량화에 따른 발열 문제가 제품의 성능을 떨어뜨리는 결과를 초래하고 있다. 이러한 문제를 해결하기 위해 열전도도의 특성이 좋은 금속재료를 이용한 고효율의 방열기판에 대한 연구가 계속되고 있다.
종래의 방열기판의 구조를 예를 들어 검토하면 다음과 같다.
먼저, 알루미늄에 양극산화 공법을 이용하여 알루미늄의 일면 또는 전면에 양극산화막을 형성한다.
다음, 알루미늄의 상면에 형성된 양극산화막에 도금층을 형성하고 이를 가공하여 회로패턴을 형성한다. 이후, 상기 회로패턴은 발열소자와 전기적으로 연결되고, 알루미늄의 하면에 형성된 양극산화막(알루미늄의 상면에만 양극산화막을 형성한 경우에는 알루미늄 자체의 하면이 된다.)은 방열판과 연결되어, 발열소자에서 발생한 열이 알루미늄 및 방열판을 통하여 외부로 방출된다. 따라서, 방열기판상에 형성된 발열소자는 높은 열을 효과적으로 방출할 수 있었고, 이에 따라, 발열소자의 성능이 떨어지는 문제점은 해결할 수 있었다.
그러나, 이와 같은 종래의 방열기판은 기판의 상면에만 회로패턴이 형성된 구조였고, 이에 따라, 방열기판에 작용하는 응력에 의해 휨(warpage)이 발생하는 문제점이 있었다. 또한, 알루미늄의 하면에 형성된 양극산화막(알루미늄의 상면에만 양극산화막을 형성한 경우에는 알루미늄 자체의 하면이 된다.)은 방열판과 직접적으로 접촉하기 때문에, 일정한 제어환경 내에 기판을 로딩, 이송, 반출하는 등의 반복적 처리과정에서, 모서리 부분 깨짐 현상 등이 발생할 수 있고, 이에 따라 방열기판 또는 발열소자의 성능이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로, 본 발명의 목적은 양극산화기판의 하면에 금속층을 추가적으로 형성함으로써, 방열기판의 휨 현상을 개선하고, 모서리 깨짐 현상 등의 성능 저하 문제점을 개선함과 동시에 향상된 열전도 효율을 갖는 방열기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 방열기판은, 금속기판의 전면에 양극산화막이 형성된 양극산화기판, 상기 양극산화기판의 일면에 형성된 회로패턴, 및 상기 양극산화기판의 타면에 형성된 금속층을 포함하여 구성된다.
여기서, 상기 양극산화기판의 타면에 형성된 금속층은 상기 양극산화기판의 일면에 형성된 회로패턴의 면적과 동일한 면적을 갖는 것을 특징으로 한다.
또한, 상기 금속층의 두께는 10㎛ 이상 1㎜ 이하인 것을 특징으로 한다.
또한, 상기 금속층은 복수개의 바(bar)가 서로 평행하게 배치된 형상을 갖는 것을 특징으로 한다.
또한, 상기 금속층은, 상기 양극산화기판의 테두리 내측 최외각에 네 개의 바(bar)가 연결되어 사각형 모양으로 형성된 최외각 금속층, 상기 최외각 금속층의 내부에 사각형 모양으로 형성되고, 상기 양극산화기판의 내측 중심로 갈수록 사각형의 크기가 감소하는 N개의 중간 금속층, 상기 N개의 중간 금속층 중 최내각에 형성된 중간 금속층의 내부에 형성되고, 서로 평행하게 배치된 복수개의 바 형상을 갖는 최내각 금속층을 포함하는 것을 특징으로 한다.
또한, 상기 금속층은 스파이럴(spiral) 형상을 갖는 것을 특징으로 한다.
또한, 상기 금속층은 양극산화기판의 타면 중 테두리 내에만 형성된 것을 특징으로 한다.
또한, 상기 금속기판은 알루미늄으로 형성되고, 상기 양극산화막은 알루미나로 형성된 것을 특징으로 한다.
또한, 상기 금속층은 구리로 형성된 것을 특징으로 한다.
또한, 상기 방열기판은 상기 양극산화기판의 일면과 도금층 사이 또는 상기 양극산화기판의 타면과 상기 금속층 사이에 시드층을 더 포함하는 것을 특징으로 한다.
또한, 상기 양극산화기판의 일면에 형성된 회로패턴은 발열소자에 연결되고, 상기 양극산화기판의 타면에 형성된 금속층은 방열판에 연결된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 방열기판의 제조방법은, (A) 금속기판의 전면에 양극산화막을 형성하여 양극산화기판을 준비하는 단계, (B) 도금 공정을 통해서, 상기 양극산화기판의 일면에 도금층을 형성하고, 타면에 금속층을 형성하는 단계, (C) 상기 도금층을 패터닝하여 회로패턴을 형성하는 단계를 포함하여 구성된다.
여기서, 상기 방열기판의 제조방법은 상기 (A)단계 이후에, (A') 무전해 도금 또는 스퍼터링 공정을 이용하여 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 도금층 및 상기 금속층을 동시에 형성하는 것을 특징으로 한다.
또한, 상기 (B)단계 이후에, 상기 금속층이 상기 양극산화기판의 타면 중 테두리 내에만 형성되도록 상기 금속층의 테두리를 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 양극산화기판의 타면에 형성된 금속층의 면적이 상기 양극산화기판의 일면에 형성된 회로패턴의 면적과 동일하도록, 상기 금속층을 패터닝하는 것을 특징으로 한다.
또한, 상기 금속기판은 알루미늄으로 형성되고, 상기 양극산화막은 알루미나로 형성된 것을 특징으로 한다.
또한, 상기 금속층은 구리로 형성되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 기존의 단면 양극산화기판의 하면에 금속층을 추가적으로 형성함으로써, 응력에 의해 발생하는 기판 휨 문제를 개선하는 효과가 있다.
또한, 본 발명은 양극산화기판의 하면에 추가된 금속층이 방열판과 직접 접촉하게 되어, 일정한 제어환경 내에 기판을 로딩, 이송, 반출하는 등의 반복적 처리과정에서 발생하는 모서리 부분 깨짐 현상 등을 방지할 수 있고, 따라서 방열기판 또는 발열소자의 성능이 저하되는 문제점을 해결할 수 있다.
또한, 열전도도가 높은 금속층(예를 들면 구리층)을 추가 형성함에 따라 방열 성능이 개선되는 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 방열기판의 단면도;
도 2 내지 도 8은 본 발명의 바람직한 실시예에 따른 방열기판의 제조방법을 공정 순서대로 도시한 공정 단면도;
도 9 및 도 10은 도 1에 도시된 방열기판에 발열소자가 실장된 구조의 단면도;
도 11은 금속층(Cu)의 두께에 따른 열전도도의 변화를 나타낸 그래프; 및
도 12 내지 도 14는 도 1에 도시된 방열기판의 저면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
방열기판의 구조
도 1은 본 발명의 바람직한 실시예에 따른 방열기판(100)의 단면도이다.
도 1에 도시한 바와 같이, 본 실시예에 따른 방열기판(100)은 금속기판(110)의 전면에 양극산화막(111)이 형성된 양극산화기판(112), 양극산화기판(112)에 형성된 시드층(116), 제 1 시드층(116a)에 형성된 회로패턴(114) 및 제 2 시드층(116b)에 형성된 금속층(115)으로 구성된다.
금속기판(110)은 방열기판(100)의 기초부재로서 발열소자(130)로부터 발생하는 열을 공기 중으로 방출하는 부재이다. 상기 금속기판(100)은 금속으로 형성되기 때문에 열전도도가 높아 방열효과가 우수하다. 또한, 금속기판(100)은 일반적인 수지층으로 구성된 기판에 비하여 강도가 크고, 이에 따라 휨에 대한 저항이 큰 장점이 있다. 여기서, 금속기판(110)은 알루미늄(Al)으로 형성되는 것이 바람직하나, 반드시 이에 한정되는 것은 아니고, 망간(Mg), 아연(Zn), 티타늄(Ti), 하프늄(Hf), 탄탈(Ta), 니오븀(Nb)으로 형성될 수 있다.
양극산화기판(112)은 금속기판(110)에 양극산화막(111)이 형성된 것이다. 여기서, 양극산화막(111)은 금속기판(110)의 전면에 형성되는 절연층으로서 회로패턴(114)과 금속기판(110)이 전기적으로 단락되지 않도록 절연시키는 역할을 한다. 금속기판(110)이 알루미늄(Al) 금속으로 형성된 경우, 양극산화막(111)은 이를 양극산화한 알루미나(Al2O3)로 형성된다. 금속기판(110)이 알루미늄으로 형성되고, 양극산화막(111)이 알루미나로 형성되는 경우, 방열효과가 우수하다. 여기서, 양극산화막(111)은 용도에 따라 수 ㎛ 내지 수백 ㎛로 형성할 수 있다.
시드층(116)은 무전해 도금 또는 스퍼터링 공정을 이용하여 양극산화막(111)에 형성된 얇은 금속막으로서, 이후 양극산화막(111)에 도금층(113) 및 금속층(115)을 형성할 때, 인입선의 역할을 수행한다. 기판의 상하 대칭구조를 형성하기 위하여, 시드층(116)은 양극산화기판(112)의 일면 및 타면에 동일한 두께로 형성한다. 다만, 도금층의 도금 공법에 따라 상기 시드층은 생략될 수 있다.
회로패턴(114)은 양극산화막(111)의 일면(또는 양극산화막(111)의 일면에 형성된 제 1 시드층(116a))에 습식 도금 또는 건식 스퍼터링 공정으로 형성된 도금층(113)을 패터닝하여 형성된다.
여기서, 상기 회로패턴(114)은 발열소자(130), 기타 부품 또는 타 배선부와의 전기적 연결된다.
금속층(115)은 양극산화막(111)의 타면(또는 양극산화막(111)의 타면에 형성된 제 2 시드층(116b))에 습식 도금 또는 건식 스퍼터링 공정으로 형성된다.
여기서, 상기 금속층(115)은 양극산화기판(112)의 타면 중 테두리 내에만 형성되어, 양극산화기판(112)의 모서리 부분이 방열판(140)에 직접 접촉하지 않도록 한다.
또한, 상기 금속층(115)은 기판의 휨 현상을 최소화하기 위해 회로패턴(114)과 동일한 면적을 갖는 것이 바람직하다. 양극산화기판(112)의 타면에 형성된 금속층의 형상은, 회로패턴(114)과 동일한 면적을 갖도록 패터닝 될 수 있고, 또한 회로패턴(114)과 동일한 면적을 갖는 판상 구조물이 될 수 있다. 다만, 본 실시예에 따른 금속층(115)은 회로패턴(114)과 동일한 면적을 갖도록 설계하는 과정에서 패터닝될 수 있으나, 이는 어디까지나 기판의 휨 방지 및 방열 효과 개선을 위해 추가된 구성이고, 회로패턴으로 사용되지 않는다는 점에서 통상적인 양면 양극산화기판과는 상이하다.
한편, 기판의 특성상 동일한 면적이 가능하지 않을 경우에는 금속층(115)의 두께를 조절하여 선택할 수 있다. 다만, 기판의 박판화를 고려하여, 금속층(115)의 두께는 10㎛ 내지 1mm의 제한된 범위에서 선택하는 것이 바람직하다. 한편, 금속층(115)이 구리층으로 형성되는 경우, 구리층의 두께가 증가함에 따라 열전도도가 선형적으로 증가한다는 사실이 실험적으로 증명된 바 있다. 예를 들어, 4mm의 두께를 갖는 알루미늄 기판의 양면에 25㎛의 양극산화막(111)을 형성하여 양극산화기판(112)을 준비하고, 양극산화기판(112)의 일면에 형성된 제 1 시드층(116a)에 200㎛의 두께로 회로 패턴을 형성한 양극산화기판(112)의 경우, 제 2 시드층(116b)에 형성된 구리층의 두께가 400㎛까지 증가함에 따라 양극산화기판(112)의 열전도도는 6%까지 증가하였다(도 11 참조).
또한, 열 전도도 효율을 최대화하기 위해 금속층(115)은 도 12 내지 도 14에 도시한 바와 같이, 핀(fin) 형상(도 12), 박스-핀(box-fin) 형상(도 13) 또는 스파이럴(spiral) 형상(도 14)을 가질 수 있다. 핀 형상은 복수개의 바(bar)가 양극산화기판(112; 도 1 참조)의 타면으로부터 돌출되어 서로 평행하게 배치된 형상을 나타낸다. 즉, 양극산화기판(112)의 테두리 일측으로부터 타측으로 연장되어 형성된 N개의 바가 소정 간격 이격되어 서로 평행하게 배치된 형상을 의미한다. 또한, 박스-핀 형상은 상기 양극산화기판(112)의 테두리 내측 최외각에 네 개의 바(bar)가 연결되어 사각형 모양으로 형성된 최외각 금속층(115a), 상기 최외각 금속층(115a)의 내부에 사각형 모양으로 형성되고, 상기 양극산화기판(112)의 내측 중심로 갈수록 사각형의 크기가 감소하는 N개의 중간 금속층(115b), 상기 N개의 중간 금속층(115b) 중 최내각에 형성된 중간 금속층(115b)의 내부에 형성되고, 서로 평행하게 배치된 복수개의 바 형상을 갖는 최내각 금속층(115c)을 포함하여 구성된다. 즉, 양극산화기판(112)의 테두리 내측의 최외각으로부터 양극산화기판(112)의 중심 방향으로 사이즈가 점점 작아지는 최외각 금속층(115a) 및 중간 금속층(115b)이 형성되고, 최내각에 형성된 중간 금속층(115b)의 내부에는 그 중간 금속층(115b)을 이루는 네 개의 바 중 어느 하나와 평행하게 배치된 바 형상의 최내각 금속층(115c)이 복수개 형성된 구조를 의미한다. 또한, 스파이럴 형상은 양극산화기판(112)으로부터 돌출되고, 양극산화기판(112)의 내측 테두리 내에 형성된 와류 형상을 의미한다.
한편, 금속층(115)은 구리로 형성될 수 있다. 구리는 비교적 가공하기가 쉽기 때문에 다양한 형상 구현이 용이하고, 또한, 적당한 강도를 가지고 있어 양극산화기판의 휨 발생을 억제할 수 있는 장점이 있다. 예를 들어, 금속층(115)으로서 구리를 사용하여 양면 양극산화기판(112)을 제작하는 경우, 4㎜의 두께를 갖는 알루미늄 기판을 선정하여, 기존의 단면 양극산화기판에서의 휨 현상과 본 발명의 양면 양극산화기판(112)에서의 휨 현상을 비교해 보면, 휨 정도가 72㎛에서 52㎛로 28% 감소함을 확인할 수 있다.
또한, 구리는 열전도율 및 전기전도율이 금속 중에서 상대적으로 우수하기 때문에 향상된 방열 특성을 갖는다는 장점이 있다.
또한, 구리는 상대적으로 저렴하기 때문에 방열기판의 제조비용을 절감할 수 있다는 장점이 있다.
한편, 상기 도금층(113) 및 상기 금속층(115)은 동시에 형성될 수 있다.
방열기판의 제조방법
도 2 내지 도 8은 본 발명의 바람직한 실시예에 따른 방열기판(100)을 제조하는 방법을 설명하기 위한 공정 단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 방열기판(100)의 제조방법에 대해 설명하면 다음과 같다.
먼저, 도 2에 도시한 바와 같이, 금속기판(110)을 준비한다.
이때, 상기 금속기판(110)은 제작하고자 하는 두께와 넓이로 가공한다. 금속기판(110)은 열전도성이 우수한 금속으로 형성될 수 있고, 그 예로서 알루미늄(Al)으로 형성하는 것이 바람직하나, 반드시 이에 한정되는 것은 아니고, 망간(Mg), 아연(Zn), 티타늄(Ti), 하프늄(Hf), 탄탈(Ta), 니오븀(Nb)으로 형성될 수 있다.
다음, 도 3에 도시한 바와 같이, 금속기판(110)의 전면에 양극산화막(111)을 형성하여 양극산화기판(112)을 제작한다. 여기서, 양극산화막(111)은 절연층으로서 상기 회로패턴(114)과 상기 금속기판(110)이 전기적으로 단락되지 않도록 절연시키는 역할을 한다.
양극산화막을 형성하는 공정을 구체적으로 살펴보면, 금속기판(110)을 직류 전원의 양극에 접속하여 산성 용액(전해질 용액)에 침지함으로써, 금속기판(110)의 표면에 양극산화막(111)으로 구성된 절연층을 형성할 수 있다. 예를 들어, 금속기판(110)이 알루미늄으로 형성된 경우, 금속기판(110)의 표면이 전해질 용액과 반응하여 경계면에서 알루미늄 이온(Al3 +)이 형성되고, 금속기판(110)에 가해지는 전압에 의해 금속기판(110)의 표면에 전류밀도가 집중되어 국부적인 열이 발생하며, 열에 의하여 더욱 많은 알루미늄 이온이 형성된다. 그 결과, 금속기판(110)의 표면에 복수의 홈이 형성되고, 산소 이온(O2 -)이 전기장의 힘으로 상기 홈으로 이동하여 전해질 알루미늄 이온과 반응함으로써 알루미나층으로 구성된 양극산화막(111)을 형성할 수 있다.
여기서, 양극산화막(111)은 다른 절연부재에 비해서 열전도율이 좋기 때문에, 양극산화막(111)이 금속기판(110)의 전면에 형성되더라도 금속기판(110)과 방열판(140) 간에는 열교환이 원활하게 이루어질 수 있다. 또한, 금속기판(110)이 알루미늄(Al)으로 형성된 금속인 경우, 절연층은 이를 양극산화한 알루미나(Al2O3)로 형성될 수 있고, 이 경우 열 교환율이 더욱 높아질 수 있다.
다음, 도 4에 도시한 바와 같이, 양극산화기판(112)의 일면 및 타면에 시드층(116)을 형성한다. 시드층(116)은 무전해 도금 공정 또는 스퍼터링 공정을 이용하여 양극산화막(111)에 형성된 얇은 금속막이다. 일반적으로 무전해 도금 공정은 전해 도금 공정을 진행하기 위한 전처리 공정으로 수행된다. 이때, 상기 시드층(116)은 전해도금을 수행하기에 적합한 두께로 형성될 수 있다. 한편, 스퍼터링 공정이란 금속 입자를 목표면에 분사하여 금속으로 구성된 박막을 증착하는 방식이며, 금, 은, 구리 등의 박막을 형성할 수 있다.
여기서, 기판의 상하 대칭구조를 형성하여 휨 현상을 최소화하기 위하여, 시드층(116)은 양극산화막(111)의 양면에 동일한 두께로 형성한다. 다만, 도금층의 도금 공법에 따라 상기 시드층(116) 형성 공정은 생략될 수 있다.
다음, 도 5에 도시한 바와 같이, 양극산화기판(112)의 일면 또는 타면(또는 양극산화막(111)에 형성된 제 1 시드층(116a) 또는 제 2 시드층(116b))에 건식 스퍼터링(또는 습식 도금) 공정으로 도금층(113) 및 금속층(115)을 형성한다.
여기서, 상기 도금층(113)은 후술하는 감광, 현상 및 에칭 공정을 거친 후, 회로패턴(114)(패드부를 포함함.)을 구성하게 될 것이다. 또한, 상기 금속층(115)은 테두리 부분이 에칭으로 제거될 수 있다. 상기 금속층(115)은 열전도도가 우수하고 방열기판(100)에 가해지는 외력에 대항할 정도의 강성을 갖는 금속으로 형성될 수 있고, 바람직하게는 구리로 형성될 수 있다. 또한, 상기 도금층(113) 및 상기 금속층(115)은 동시에 형성될 수 있다.
다음, 도 6 및 도 7에 도시한 바와 같이, 도금층(113) 및 금속층(115)에 에칭 레지스트(120)를 도포하고, 에칭 레지스트 패터닝을 수행한다.
먼저, 도금층(113)에 도포된 에칭 레지스트(120)는 일정 공정을 거쳐 에칭 레지스트 패턴(120')으로 패터닝된다. 구체적으로, 드라이 필름 등을 도포하여 에칭 레지스트(120)를 형성한 후, 마스크로 블로킹한 상태에서 자외선을 조사한다. 그 후, 에칭 레지스트(120)에 현상액을 작용시키면, 자외선의 조사에 의해 경화된 부분은 그대로 남는 반면, 경화되지 않은 부분은 제거되어 에칭 레지스트 패턴(120')이 형성된다. 이때, 에칭 레지스트 패턴(120')의 형상은 이후에 감광 및 현상 공정을 거쳐 형성될 회로패턴(114)의 형상과 동일하다.
또한, 양극산화기판(112)의 테두리 부분에 형성된 금속층(115)을 제거하기 위하여, 금속층(115)에 도포된 에칭 레지스트(120)는 금속층(115)의 테두리 부분이 노출되도록 패터닝된다. 또한, 금속층(115)의 면적과 회로패턴(114)의 면적이 동일하도록, 금속층(115)에 형성된 에칭 레지스트(120)를 패터닝하여 에칭 레지스트 패턴(120')을 형성한다. 에칭 레지스트 패턴(120')을 형성하는 공정은, 회로패턴(114)을 형성하기 위해 에칭 레지스트 패턴(120')을 형성하는 상기의 공정과 동일하다. 이때, 상기 도금층(113)에 에칭 레지스트 패턴(120')을 형성하는 공정과, 상기 금속층(115)에 에칭 레지스트 패턴(120')을 형성하는 공정은 동시에 수행될 수 있다.
마지막으로, 도 8에 도시한 바와 같이, 도금층(113) 및 제 1 시드층(116a)을 에칭하고, 에칭 레지스트 패턴(120')을 박리하여 회로패턴(114)을 형성한다. 또한, 금속층(115) 및 제 2 시드층(116b)을 에칭하고, 에칭 레지스트 패턴(120')을 박리한다.
여기서, 금속층(115)은 그 테두리가 제거되어, 양극산화기판(112)의 타면 중 테두리 내에만 존재하도록 형성되고, 금속층(115)의 면적은 회로패턴(114)의 면적과 동일하다. 금속층의 형상은 회로패턴과 동일한 면적을 갖도록 패터닝 될 수 있고, 또한 회로패턴과 동일한 면적을 갖는 판 상 구조물이 될 수 있다. 예를 들어, 핀(fin) 형상, 박스-핀(box-fin) 형상 또는 스파이럴(spiral) 형상을 가질 수 있으며, 그 모양은 도 12 내지 도 14에 도시한 바와 같다.
이와 같은 제조공정에 의해 본 실시예에 따른 방열기판(100)이 제조된다.
도 9 및 도 10은 도 1에 도시된 방열기판에 발열소자가 실장된 구조의 단면도이다.
구체적으로, 본 발명에 따른 방열기판(100)의 회로패턴(114)은 발열소자(130)와 연결되고, 금속층(115)은 방열판(140)에 연결된다. 여기서, 양극산화기판(112)의 타면(또는 양극산화기판(112)의 타면에 형성된 제 2 시드층(116b))에 형성된 금속층(115)이 방열판(140)과 직접적으로 접촉함에 따라, 일정한 제어환경 내에 기판을 로딩, 이송, 반출하는 등의 반복적 처리과정에서 발생하는 양극산화기판(112)의 모서리 부분 깨짐 현상이나 양극산화막(111) 깨짐 현상에 의한 전기적 내전압 저하, 누설 전류값 증가 등 방열기판(100)의 성능 저하 문제를 해결할 수 있다.
한편, 도 1 및 도 8에서는 금속기판(110)의 전면에 양극산화막(111)이 형성된 방열기판(100)의 구조가 도시되어 있으나, 기판 제작 과정에서 판넬 형태로 제작한 후, 단위 기판별로 재단하는 경우, 도 10과 같이 옆면 또는 모서리 부분의 금속기판이 노출되기도 한다. 도 10에 도시된 방열기판(100)의 구조 또한 본 발명의 범주에 포함된다고 할 것이다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 방열기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해 질 것이다.
100 : 방열기판 110 : 금속기판
111 : 양극산화막 112 : 양극산화기판 113 : 도금층 114 : 회로패턴
115 : 금속층 116 : 시드층
116a : 제 1 시드층 116b : 제 2 시드층 120 : 에칭 레지스트 120' : 에칭 레지스트 패턴 130 : 발열소자 140 : 방열판

Claims (20)

  1. 금속기판의 전면에 양극산화막이 형성된 양극산화기판;
    상기 양극산화기판의 일면에 형성된 회로패턴; 및
    상기 양극산화기판의 타면에 형성된 금속층;
    을 포함하는 것을 특징으로 하는 방열기판.
  2. 청구항 1에 있어서,
    상기 양극산화기판의 일면과 상기 회로패턴 사이 또는 상기 양극산화기판의 타면과 상기 금속층 사이에 시드층을 더 포함하는 것을 특징으로 하는 방열기판.
  3. 청구항 1에 있어서,
    상기 회로패턴은 상기 양극산화기판의 일면에 형성된 도금층을 패터닝하여 형성된 것을 특징으로 하는 방열기판.
  4. 청구항 1에 있어서,
    상기 금속층의 면적은 상기 회로패턴의 면적과 동일한 것을 특징으로 하는 방열기판.
  5. 청구항 1에 있어서,
    상기 금속층의 두께는 10㎛ 이상 1㎜ 이하인 것을 특징으로 하는 방열기판.
  6. 청구항 1에 있어서,
    상기 금속층은 복수개의 바(bar)가 서로 평행하게 배치된 형상을 갖는 것을 특징으로 하는 방열기판.
  7. 청구항 1에 있어서,
    상기 금속층은,
    상기 양극산화기판의 테두리 내측 최외각에 네 개의 바(bar)가 연결되어 사각형 모양으로 형성된 최외각 금속층;
    상기 최외각 금속층의 내부에 사각형 모양으로 형성되고, 상기 양극산화기판의 내측 중심로 갈수록 사각형의 크기가 감소하는 N개의 중간 금속층;
    상기 N개의 중간 금속층 중 최내각에 형성된 중간 금속층의 내부에 형성되고, 서로 평행하게 배치된 복수개의 바 형상을 갖는 최내각 금속층;
    을 포함하는 것을 특징으로 하는 방열기판.
  8. 청구항 1에 있어서,
    상기 금속층은 스파이럴(spiral) 형상을 갖는 것을 특징으로 하는 방열기판.
  9. 청구항 1에 있어서,
    상기 금속층은 상기 양극산화기판의 타면 중 테두리 내에만 형성된 것을 특징으로 하는 방열기판.
  10. 청구항 1에 있어서,
    상기 금속기판은 알루미늄으로 형성되고, 상기 양극산화막은 알루미나로 형성된 것을 특징으로 하는 방열기판.
  11. 청구항 1에 있어서,
    상기 금속층은 구리로 형성된 것을 특징으로 하는 방열기판.
  12. 청구항 1에 있어서,
    상기 회로패턴은 발열소자에 연결되고, 상기 금속층은 방열판에 연결된 것을 특징으로 하는 방열기판.
  13. (A) 금속기판의 전면에 양극산화막을 형성하여 양극산화기판을 준비하는 단계;
    (B) 상기 양극산화기판의 일면에 도금층을 형성하고, 타면에 금속층을 형성하는 단계; 및
    (C) 상기 도금층을 패터닝하여 회로패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 (A)단계 이후에,
    (A') 무전해 도금 또는 스퍼터링 공정을 이용하여 시드층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  15. 청구항 13에 있어서,
    상기 (B)단계에서,
    상기 도금층 및 상기 금속층을 동시에 형성하는 것을 특징으로 하는 방열기판의 제조방법.
  16. 청구항 13에 있어서,
    상기 (B)단계 이후에,
    상기 금속층이 상기 양극산화기판의 타면 중 테두리 내에만 형성되도록 상기 금속층의 테두리를 제거하는 단계;
    를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  17. 청구항 13에 있어서,
    상기 (B)단계 이후에,
    상기 금속층의 면적과 상기 회로패턴의 면적이 동일하도록, 상기 금속층을 패터닝하는 것을 특징으로 하는 방열기판의 제조방법.
  18. 청구항 13에 있어서,
    상기 금속기판은 알루미늄으로 형성되고, 상기 양극산화막은 알루미나로 형성된 것을 특징으로 하는 방열기판의 제조방법.
  19. 청구항 13에 있어서,
    상기 금속층은 구리로 형성된 것을 특징으로 하는 방열기판의 제조방법.
  20. 청구항 13에 있어서,
    상기 (C)단계는,
    (C1) 상기 도금층에 에칭 레지스트를 도포하는 단계;
    (C2) 상기 에칭 레지스트를 패터닝하여 에칭 레지스트 패턴을 형성하는 단계; 및
    (C3) 상기 에칭 레지스트 패턴으로부터 노출된 상기 도금층을 선택적으로 에칭하여 회로패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
KR1020100109984A 2010-11-05 2010-11-05 방열기판 및 그 제조방법 KR101194456B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100109984A KR101194456B1 (ko) 2010-11-05 2010-11-05 방열기판 및 그 제조방법
US13/013,736 US20120111610A1 (en) 2010-11-05 2011-01-25 Heat-radiating substrate and method for manufacturing the same
CN2011100346383A CN102468250A (zh) 2010-11-05 2011-01-30 一种热辐射基板及其制作方法
JP2011023669A JP5450473B2 (ja) 2010-11-05 2011-02-07 放熱基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109984A KR101194456B1 (ko) 2010-11-05 2010-11-05 방열기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120048380A KR20120048380A (ko) 2012-05-15
KR101194456B1 true KR101194456B1 (ko) 2012-10-24

Family

ID=46018535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109984A KR101194456B1 (ko) 2010-11-05 2010-11-05 방열기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US20120111610A1 (ko)
JP (1) JP5450473B2 (ko)
KR (1) KR101194456B1 (ko)
CN (1) CN102468250A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
US8957531B2 (en) 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
KR101987043B1 (ko) * 2012-07-11 2019-06-10 삼성전기주식회사 인쇄회로기판
US20140034358A1 (en) * 2012-08-02 2014-02-06 Samsung Electro-Mechanics Co., Ltd. Electrode pattern and method of manufacturing the same, printed circuit board using electrode pattern and method of manufacturing the same
CN103687419A (zh) * 2012-09-04 2014-03-26 富瑞精密组件（昆山）有限公司 散热器及其制造方法
US10032688B2 (en) * 2014-07-07 2018-07-24 Infineon Technologies Austria Ag Electronic component and method for dissipating heat from a semiconductor die
US9418925B2 (en) 2014-07-07 2016-08-16 Infineon Technologies Austria Ag Electronic component and method for electrically coupling a semiconductor die to a contact pad
KR101733442B1 (ko) * 2014-12-29 2017-05-10 주식회사 케이씨씨 기판의 휨 방지 구조체
JP7287900B2 (ja) * 2017-04-13 2023-06-06 ナイトライド ソリューションズ インコーポレイテッド 熱伝導及び電気絶縁のための装置
TWI667221B (zh) * 2018-11-14 2019-08-01 國家中山科學研究院 一種降低雙面銅鍍層與氮化鋁基板之界面應力累積的方法
KR102603297B1 (ko) * 2023-08-03 2023-11-17 (주)일렉팜 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법
KR102657028B1 (ko) * 2023-08-23 2024-04-12 (주)일렉팜 Led조명에 적용되는 고방열, 고기능성, 고집적 방열기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070240899A1 (en) 2004-11-26 2007-10-18 Sanyo Electric Co., Ltd. Circuit device
JP2007317701A (ja) 2006-05-23 2007-12-06 Koha Co Ltd 光源用基板及びこれを用いた照明装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756230B2 (ko) * 1973-11-19 1982-11-29
JPS5332381A (en) * 1976-09-06 1978-03-27 Matsushita Electric Ind Co Ltd Insulating plate
JPS5519853A (en) * 1978-07-29 1980-02-12 Akai Electric Method of manufacturing circuit board
JPH0680876B2 (ja) * 1985-08-27 1994-10-12 三菱電線工業株式会社 金属芯基板及びその製造法
JPS62154799A (ja) * 1985-12-27 1987-07-09 アルプス電気株式会社 回路基板の製造方法
JPH08167762A (ja) * 1994-12-09 1996-06-25 Taiyo Yuden Co Ltd 厚膜混成集積回路
JP3203176B2 (ja) * 1995-12-15 2001-08-27 三洋電機株式会社 混成集積回路装置およびその製造方法
JP3252758B2 (ja) * 1997-06-12 2002-02-04 日本特殊陶業株式会社 配線基板及びその製造方法
JPH11298104A (ja) * 1998-04-16 1999-10-29 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置
JP2008060372A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 回路装置およびその製造方法、配線基板およびその製造方法
JP4969388B2 (ja) * 2007-09-27 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070240899A1 (en) 2004-11-26 2007-10-18 Sanyo Electric Co., Ltd. Circuit device
JP2007317701A (ja) 2006-05-23 2007-12-06 Koha Co Ltd 光源用基板及びこれを用いた照明装置

Also Published As

Publication number Publication date
US20120111610A1 (en) 2012-05-10
JP5450473B2 (ja) 2014-03-26
KR20120048380A (ko) 2012-05-15
CN102468250A (zh) 2012-05-23
JP2012104794A (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101194456B1 (ko) 방열기판 및 그 제조방법
KR101204191B1 (ko) 방열기판
EP1592059A2 (en) Heat sink and method for processing surfaces thereof
KR101388849B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
US20110316035A1 (en) Heat dissipating substrate and method of manufacturing the same
US20220346217A1 (en) Manufacturing method for pcb with thermal conductor embedded therein, and pcb
US8338714B2 (en) Heat-radiating substrate and manufacturing method thereof
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
KR20160121506A (ko) 절연된 비아들을 갖는 금속 기판
KR101167427B1 (ko) 양극산화 방열기판 및 그 제조방법
US20200022262A1 (en) Printed wiring board and manufacturing method thereof
JP2009182273A (ja) 固体電解コンデンサ及びその製造方法
US9338887B2 (en) Core substrate, manufacturing method thereof, and structure for metal via
JP2012234857A (ja) セラミックス回路基板及びそれを用いたモジュール
CN103635012A (zh) 印刷电路板以及用于制造该印刷电路板的方法
PH12015501631B1 (en) Multi-level metalization on a ceramic substrate
KR20120017530A (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
KR20120110645A (ko) 방열 인쇄회로 기판 및 그 제조방법
JP5640605B2 (ja) 多層配線基板
JP6766580B2 (ja) フィルム付き電極板
US20140034358A1 (en) Electrode pattern and method of manufacturing the same, printed circuit board using electrode pattern and method of manufacturing the same
KR20130089450A (ko) 패키지용 다층기판의 제조방법
JPH0495311A (ja) 多段式異方性導電膜
JPH0495312A (ja) 異方性導電膜
JP2009260110A (ja) 固体電解コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8