JP4467489B2 - 回路基板およびそれを用いた回路装置 - Google Patents

回路基板およびそれを用いた回路装置 Download PDF

Info

Publication number
JP4467489B2
JP4467489B2 JP2005250369A JP2005250369A JP4467489B2 JP 4467489 B2 JP4467489 B2 JP 4467489B2 JP 2005250369 A JP2005250369 A JP 2005250369A JP 2005250369 A JP2005250369 A JP 2005250369A JP 4467489 B2 JP4467489 B2 JP 4467489B2
Authority
JP
Japan
Prior art keywords
opening
metal substrate
circuit board
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005250369A
Other languages
English (en)
Other versions
JP2007067120A (ja
Inventor
清司 柴田
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005250369A priority Critical patent/JP4467489B2/ja
Priority to US11/511,496 priority patent/US7420126B2/en
Publication of JP2007067120A publication Critical patent/JP2007067120A/ja
Application granted granted Critical
Publication of JP4467489B2 publication Critical patent/JP4467489B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0382Continuously deformed conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、回路基板およびそれを用いた回路装置に関し、特に、金属を主体とする基板をコア部に備えた回路基板およびそれを用いた回路装置に関する。
携帯電話、PDA、DVC、及びDSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるLSIに対し、高機能化および高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP(Chip Size Package)と呼ばれるパッケージ技術が種々開発されている。
こうしたパッケージの例としてBGA(Ball Grid Array)が知られている。BGAは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子として半田ボールをエリア状に形成したものである。BGAでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、BGAを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
図9は、一般的なBGAの概略構成を示す図である。BGA100は、ガラスエポキシ基板106上に、接着層108を介してLSIチップ102が搭載された構造を有する。LSIチップ102は封止樹脂110によってモールドされている。LSIチップ102とガラスエポキシ基板106とは、金属線104により電気的に接続されている。ガラスエポキシ基板106の裏面には、半田ボール112がアレイ状に配列されている。この半田ボール112を介して、BGA100がプリント配線基板に実装される。
さらに近年では、電子機器などに含まれる半導体パッケージ(回路装置)は、更なる小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。こうした発熱密度の増加は、回路装置性能や信頼性に悪影響を及ぼす原因となり、大きな問題となっている。このため、回路装置を構成する回路基板として、ガラスエポキシ基板106に代えて、高い放熱性を有する金属基板などが用いられている。さらに、金属基板へ効率的に熱を伝導させるために、例えば、回路装置を構成する絶縁層として、アルミナなどの熱伝導率が高い充填材(フィラー)を含有させた樹脂が用いられている。これらにより、回路装置全体の放熱性を高めている。
図10は、特許文献1に開示された従来の回路装置の構造を概略的に示した断面図である。図10を参照して、従来の回路装置200を構成する回路基板210では、回路基板内部に、コア部材として金属基板201が用いられ、その両面側に充填材を含有する樹脂絶縁層202,204を介して配線パターン層203,205が形成されている。そして各層を電気的に接続させるため、スルーホール206と呼ばれる貫通孔が板厚方向に設けられる。スルーホール内面は銅めっき等により電気伝導層207が形成され、各層の導通が得られる。さらに、回路基板210の一方の面側に、半導体チップ220が半田ボール221を介して直接接続されている。
特開2002−335057号公報
充填材を含有していない樹脂の熱伝導率は約2W/(m・K)であり、充填材を含有した樹脂の熱伝導率は、充填材自身の熱伝導率や充填材の含有率などにも依存するが、概して約10W/(m・K)である。ここで、充填材を含有した樹脂を金属基板の内装の絶縁層として使用する場合には、金属基板201を中心としてその上下面に樹脂絶縁層202,204を真空下または減圧下で熱圧着して形成する。この際、それぞれの樹脂絶縁層202,204が上下面からスルーホール206の内部に流動し、充填される。
図11は、図10の回路装置における回路基板のスルーホール近傍を拡大した断面図である。尚、図中には、金属基板の膜厚方向の中間位置(CA)を破線で示してある。
スルーホール206の内部には、金属基板201の上下面から同時に樹脂絶縁層202,204が流動し、充填されるため、樹脂絶縁層202と樹脂絶縁層204の接合面は、金属基板201の膜厚方向の中間位置(CA)とほぼ一致している。さらに、この樹脂絶縁層の流動においては、樹脂成分の移動度とそれに追随して移動する充填材の移動度が異なる(樹脂成分の移動度に比べ充填材の移動度が遅い)ので、スルーホール206の内部では、樹脂に充填材が含有されている度合い(充填材の濃度)の低い領域202a,204aが形成される。この領域202a,204aでは、スルーホール206の外部の樹脂絶縁層に比べて充填材の濃度が低いために、スルーホール206を含む周辺領域では、熱伝導率が低く放熱性が低下している。
本発明はこうした状況に鑑みてなされたものであり、その目的は、充填材を含有する絶縁層を用いた場合において、金属基板を貫通して設けられるスルーホール近傍の放熱性を改善し、放熱性の要求に即した回路基板およびそれを用いた回路装置を提供することにある。
上記課題を解決するために、本発明のある態様の回路基板は、基板と、基板に設けられた開口部と、基板の一方の面に、第1の絶縁層を介して設けられた第1の配線層と、基板の他方の面に、第1の絶縁層と同じ組成である第2の絶縁層を介して設けられた第2の配線層と、開口部を介して基板を貫通し、第1の配線層と第2の配線層とを接続する導体層と、を備え、基板の一方の面側において、開口部の端に沿って突起を設け、開口部の、突起とは反対側の開口端部に沿って丸みを帯びた角部を設け、第1の絶縁層および第2の絶縁層は、それぞれ絶縁層の放熱性を向上させるための充填材を含有し、開口部内における突起側の充填材の濃度が、開口部内における丸みを帯びた角部側の充填材の濃度よりも高いことを特徴とする。
本発明によれば、充填材を含有する絶縁層を用いた場合において、金属基板を貫通して設けられるスルーホール近傍の放熱性が改善され、放熱性の要求に即した回路基板およびそれを用いた回路装置が提供される。
以下、本発明を具現化した実施形態について図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、金属基板に対して回路素子が存在する方向が上であると規定している。
(第1実施形態)
図1は、本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。図2は、図1中の金属基板の開口部近傍の拡大図である。
本発明の第1実施形態の回路装置50は、回路基板10内部に、コア部材として開口部2を有する金属基板1が設けられ、その開口部2の上面側の端には突起1aを有し、開口部2の下面側の端には丸みを帯びた角部(へたり)1bを有している。この金属基板1の両面側には、絶縁層3,5を介してそれぞれ配線パターン層4,6が形成されている。また、金属基板1の開口部2内には絶縁層3a,5aが設けられ、その接合面CBは、金属基板1の膜厚方向の中間位置よりも開口部2の上面側に位置している。さらに各配線パターン層を電気的に接続させるため、開口部2を介して金属基板1を貫通し、配線パターン層4と配線パターン層6とを接続する導体層8が形成され、各配線パターン層との導通が得られている。さらに、回路基板10の上面側に、半導体チップ20が半田ボール21を介して直接接続されている。
具体的には、本発明の第1実施形態による回路装置50では、回路基板10内部のコア部材として、約50μm〜約1mm(例えば、約100μm)の厚みを有する金属基板1を用いる。例えば、この金属基板1は、銅からなる下層金属層と、下層金属層上に形成されたFe−Ni系合金(いわゆるインバー合金)からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成される。なお、金属基板1は、銅単層であってもよい。
金属基板1には、金属基板1にレーザ照射またはドリル加工を行うことによって、金属基板1を貫通する開口部2(直径約300μm)が所定の箇所に形成されている。これにより、金属基板1の上面側には、開口部2の端に突起1a(約25μm)が形成され、下面側には、開口部2の端にへたり1bが形成されている。なお、金属基板1の開口部2は、例えば、100mmあたり10箇所以上設けることで、後述する回路基板およびそれを用いた回路装置の放熱性を向上させる効果を奏でさせることができる。
金属基板1の上面側および下面側には、約60μm〜約160μm(例えば、約75μm)の厚みで、エポキシ樹脂を主成分とする絶縁層3,5が形成されている。後述するが、この際、金属基板1の開口部2は、絶縁層3a,5aによって完全に埋め込まれ、その接合面CBは金属基板1の膜厚方向の中間位置よりも開口部2の上面側に位置している。尚、エポキシ樹脂を主成分とする絶縁層3,5には、約2μm〜10μm程度の直径を有する充填剤が添加されている。この充填剤としては、アルミナ(Al)、シリカ(SiO)、窒化アルミニウム(AlN)、窒化シリコン(Si)および窒化ホウ素(BN)などがある。また、充填剤の重量充填率は、約60%〜約80%である。
絶縁層3,5上には、約35μmの厚みを有する銅からなる配線パターン層4,6がそれぞれ形成され、導体層8(直径約150μm)によって各配線パターン層との導通を得ている。この時、上面側の配線パターン層4は、下面側の配線パターン層6よりも高い配線密度を有している。さらに配線パターン層4上には、半導体チップ20としてLSIチップが半田ボール21を介して接続されている。
図3〜図5は、図1に示した本発明の第1実施形態に係る回路基板を有する回路装置の製造プロセスを説明するための断面図である。
まず、図3(A)に示すように、コア部材として約50μm〜約1mm(例えば、約100μm)の厚みを有する金属基板1を用意する。例えば、この金属基板1は、銅からなる下層金属層と、下層金属層上に形成されたFe−Ni系合金(いわゆるインバー合金)からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成される。尚、金属基板1は、銅単層であってもよい。
次に、図3(B)に示すように、金属基板1にレーザ照射またはドリル加工を行うことによって、金属基板1を貫通する開口部2(直径約300μm)を所定の箇所に形成する。これにより、金属基板1の開口部2の上面側の端に突起1a(高さ約25μm)を形成し、開口部2の下面側の端にへたり1bを形成する。この突起1aは、金属基板1の開口部2の端に沿って設けられるが、突起1aの先端部は均一な高さでなくてもよく、例えば、櫛状であったり、波状であったりしてもよい。また、突起ごとの形状や高さも同じでなくてもよい。尚、金属基板1の突起1a(開口部2)は、例えば、100mmあたり10箇所以上設けることで、効果的に放熱性を向上させることができるので、高い放熱性を有する回路基板およびそれを用いた回路装置を提供することができる。ここで、開口部2は、金属基板1の面内で均一に設けられていることが好ましい。
次に、図3(C)に示すように、銅箔4a付きの絶縁膜3を金属基板1の上面側から、銅箔6a付きの絶縁膜5を金属基板1の下面側から真空下または減圧下で熱圧着する。ここで、絶縁膜3,5の厚さは、例えば、75μm程度とし、銅箔4a,6aの厚さは、例えば、10μm〜15μm程度とする。
尚、図4(D)に示すように、銅箔付き絶縁層を圧着することにより、金属基板1の開口部2は、絶縁層3a,5aによって完全に埋め込まれる。ここで、開口部2の内部には、金属基板1の上下面から同時に絶縁層3,5が流動し、充填されるが、開口部2の突起1aによって絶縁層3の流動が抑制され、さらに反対側のへたり1bによって絶縁層5の流動が促進されるため、絶縁層3と絶縁層5の接合面CBは、金属基板1の膜厚方向の中間位置よりも、開口部2の上面側にずれている。この絶縁層3の流動が抑制されることによって、樹脂成分の移動量と、それに追随して移動する充填材の移動量の差が小さくなるので、開口部2内の樹脂に充填材が含有されている度合い(充填材の濃度)は、従来の抑制されない場合に比べて相対的に高くなる。さらに、反対側の絶縁層5の流動が促進されることによって、樹脂成分の移動量と、それに追随して移動する充填材の移動量の差が大きくなるので、開口部2内の樹脂に充填材が含有されている度合い(充填材の濃度)は、抑制されない場合に比べて相対的に小さくなる。
次に、図4(E)に示すように、金属基板1にレーザ照射またはドリル加工を行うことによって、両面の銅箔を接続するためのスルーホール7(直径約150μm)を開口部2に対応する箇所に形成する。
次に、図4(F)に示すように、無電解めっき法を用いて、銅箔4aの上面、スルーホール7の内面上、及び銅箔6aの下面に、銅を約0.5μmの厚みでめっきする。続いて、電解めっき法を用いて、銅箔4aの上面、スルーホール7の内面上、及び銅箔6aの下面に、めっきする。尚、本発明の第1実施形態では、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔4a,6aの表面上に吸着させるとともに、促進剤をスルーホール7の内面上に吸着させる。これにより、スルーホール7の内面上の銅めっきの厚みを大きくすることができるので、スルーホール7内に銅を埋め込むことができる。その結果、樹脂層3,5上に、約35μmの厚みを有する銅からなる配線層4,6がそれぞれ形成されるとともに、スルーホール7内に銅からなる導体層8が埋め込まれる。
次に、図5(G)に示すように、通常のフォトリソグラフィ技術およびエッチング技術を用いて、配線層4,6をそれぞれパターニングする。これにより、配線パターン層4および配線パターン層6を形成する。これにより、突起1aを有した金属基板1を備える回路基板10が形成される。
最後に、図1に示すように、回路基板10における配線パターン層4の上にLSIチップ20を、半田ボール21を介して電気的に接続させるように搭載し、樹脂層(図示せず)で固定する。この結果、金属基板1を備えた回路基板10を有する回路装置50が形成される。
第1実施形態では、上記したように、開口部の端に沿って設けられた突起に起因して絶縁層3aの開口部内への流動が抑制されるため、開口部内における絶縁層3aと絶縁層5aとの接合面CBが突起1aと同じ面側(開口部2の上面側)にずれている。この絶縁層3aの流動が抑制されることによって、樹脂成分の移動量と、それに追随して移動する充填剤の移動量の差が小さくなるので、従来の抑制されていない場合に比べて、開口部内の樹脂の充填剤濃度が高くなる。このため、突起1aを有する面側の放熱性が向上する。この結果、放熱性の向上した回路基板を得ることができ、突起1aを有する面側に発熱源となる回路素子を搭載した場合に、効率的に放熱することが可能となる。
また第1実施形態では、突起1aを有する開口部2の下面側において、開口部端に沿って設けられたへたり1bを備える。このようにすることにより、絶縁層5の流動が促進され、開口部内における絶縁層3aと絶縁層5aとの接合面CBの位置が突起1aと同じ面側にさらにずれる。このため、絶縁層3aの流動が一層抑制され、開口部内の絶縁層3aに含有される充填材の割合が増加するので、従来の接合面がずれていない場合に比べて、突起1aと同じ面側の放熱性が向上する。
さらに、第1実施形態では、回路素子20が、突起1aと同じ側の配線層4の上に設けられているので、放熱性が向上した上面側において、回路素子20から発生した熱を効率的に金属基板1に伝導するので、放熱性の高い回路装置を得ることができる。
(第1実施形態の変形例)
図6は、本発明の第1実施形態の変形例に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。第1実施形態の変形例では、金属基板1の開口部2の端に設けられた突起1aを、LSIチップ20を搭載する側(開口部2の上面側)ではなく、開口部2の下面側に突起1aを形成している。それ以外については、第1実施例と同様である。
第1実施形態の変形例では、開口部端に沿って設けられた突起1aに起因して、開口部内における絶縁層3bと絶縁層5bとの接合面が開口部2の下面側にずれている。このため、従来の接合面がずれていない場合の充填材の割合と比較して、開口部内の絶縁層5bに含有される充填材の割合が増加し、開口部内の絶縁層3bに含有される充填材の割合が減少するので、開口部2の上面側の放熱性は低下するものの、下面側の放熱性は向上することになる。
さらに第1実施形態の変形例では、金属基板1の上面側と下面側における配線パターン層4,6の配線密度の差に起因した圧縮応力(上面側に掛かる圧縮応力)による回路基板10Aの反りが、金属基板1の上面側と下面側における絶縁層3,5の膨張(特に横方向の膨張)の差に起因して生じる引張応力(上面側に掛かる引張応力)によって低減されるため、配線マイグレーションの発生や樹脂絶縁層の剥がれを抑制することができるとともに、回路素子などの実装時における搬送エラーの誘発を防ぐことができるなど、回路基板10Aの信頼性を向上させることができる。
以下に、金属基板1の上面側と下面側における絶縁層3,5の膨張の差に起因して生じる引張応力について説明する。金属基板1と絶縁層3,5との間には、熱膨張率の差に起因して引張応力(絶縁層が膨張しようとする力)が働くが、通常は金属基板1と絶縁層3との間の引張応力と、金属基板1と絶縁層5との間の引張応力は、均衡が取れてほぼ釣り合っている。しかしながら、絶縁層5の膨張については、絶縁層5に食い込むように設けられた突起1aによるアンカー効果によって制限されるため、絶縁層3の膨張に比べて小さく抑えられる。この結果、各絶縁層に起因する引張応力の均衡がくずれ、絶縁層3と絶縁層5の差分の引張応力が回路基板10Aに対して作用することになる。
(第2実施形態)
図7は、本発明の第2実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。第1実施形態と異なる箇所は、金属基板1の開口部2の端に設けられた突起1aを、金属基板1の開口部すべてに設けるのではなく、突起を設けない開口部2b(端部1c)を混合して形成していることである。それ以外については、第1実施形態と同様である。
第2実施形態においても、部分的に金属基板1の開口部端に突起1aが設けられているため、その部分においては第1実施形態と同様、従来の接合面がずれていない場合の充填材の割合と比較して、開口部内の絶縁層3aに含有される充填材の割合が増加し、上面側の放熱性が向上することになる。この結果、開口部2の上面側において放熱性の向上した回路基板10Bおよびそれを用いた回路装置50Bが得られる。
また、突起1aを有する開口部2を、発熱源となる回路素子20の周囲もしくは近傍に配置することで、効果的に放熱性能に優れた回路装置50Bを提供することができる。
(第3実施形態)
図8は、本発明の第3実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。第1実施形態と異なる箇所は、金属基板1の上面側に突起1a(反対側はへたり1b)を有する開口部2と、金属基板1の下面側に突起1a(反対側はへたり1b)を有する開口部2aとを混合して形成していることである。尚、図中では、上面側と下面側に1箇所の突起を有する例を示しているが、実際には、搭載する回路素子20の位置に応じて効果的に放熱できるように、開口部2(上面側の突起1a)と開口部2a(下面側の突起1a)を配置している。それ以外については、第1実施形態と同様である。
第3実施形態では、金属基板1の開口部2,2aに突起1aが設けられた領域において選択的に放熱性を高めることができるので、回路基板の上面側および下面側に効率的に回路素子20を配置することができ、開口部2の突起1aがない回路基板に回路素子を搭載する場合に比べて、放熱性に優れた回路装置50Cを提供することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記実施形態では、LSIチップが装着された回路装置に本発明を適用したが、本発明はこれに限らず、LSIチップ以外の回路素子が装着された回路装置にも適用可能である。
また、上記実施形態では、金属基板を用いた例について説明したが、レーザ照射またはドリル加工によって突起が形成されれば、樹脂基板であってもよい。
さらに、上記実施形態では、金属基板の両面に絶縁膜および配線層が順次形成された2層配線構造の回路基板およびそれを用いた回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、2層配線構造の回路基板の配線層上に、一層以上の絶縁膜および配線層がさらに形成された回路基板およびそれを用いた回路装置にも適用可能である。
本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。 図1中の金属基板の開口部近傍の拡大図である。 本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路基板の製造プロセスを説明するための断面図である。 本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路基板の製造プロセスを説明するための断面図である。 本発明の第1実施形態の変形例に係る金属基板を備えた回路基板を有する回路基板を示した断面図である。 本発明の第2実施形態に係る金属基板を備えた回路基板を有する回路基板の製造プロセスを説明するための断面図である。 本発明の第3実施形態に係る金属基板を備えた回路基板を有する回路基板の製造プロセスを説明するための断面図である。 従来の一般的なBGAの概略構成を説明するための図である。 従来の金属基板を備えた回路基板を有する回路装置の構造を概略的に示した断面図である。 図10中の回路基板のスルーホール近傍の拡大図である。
符号の説明
1 金属基板
1a 開口部の突起
1b 開口部の丸みを帯びた角部
2 開口部
3,5 絶縁層
3a,5a 開口部内の絶縁層
4,6 配線層(配線パターン層)
7 スルーホール
8 導体層
10 回路基板
20 LSIチップ
21 半田ボール
50 回路装置

Claims (3)

  1. 基板と、
    前記基板に設けられた開口部と、
    前記基板の一方の面に、第1の絶縁層を介して設けられた第1の配線層と、
    前記基板の他方の面に、前記第1の絶縁層と同じ組成である第2の絶縁層を介して設けられた第2の配線層と、
    前記開口部を介して前記基板を貫通し、前記第1の配線層と第2の配線層とを接続する導体層と、
    を備え、
    前記基板の前記一方の面側において、前記開口部の端に沿って突起を設け、
    前記開口部の、前記突起とは反対側の開口端部に沿って丸みを帯びた角部を設け、
    前記第1の絶縁層および前記第2の絶縁層は、それぞれ絶縁層の放熱性を向上させるための充填材を含有し、
    前記開口部内における前記突起側の充填材の濃度が、前記開口部内における前記丸みを帯びた角部側の充填材の濃度よりも高いことを特徴とした回路基板。
  2. 請求項1に記載の回路基板と、
    前記回路基板に搭載された回路素子と、を備え、
    前記回路素子は、前記基板の前記一方の面側において前記第1の配線層に接続されていることを特徴とした回路装置。
  3. 前記回路素子は、前記突起を有する開口部に隣接して配置されていることを特徴とした請求項2に記載の回路装置。
JP2005250369A 2005-08-30 2005-08-30 回路基板およびそれを用いた回路装置 Expired - Fee Related JP4467489B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005250369A JP4467489B2 (ja) 2005-08-30 2005-08-30 回路基板およびそれを用いた回路装置
US11/511,496 US7420126B2 (en) 2005-08-30 2006-08-29 Circuit board and circuit apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005250369A JP4467489B2 (ja) 2005-08-30 2005-08-30 回路基板およびそれを用いた回路装置

Publications (2)

Publication Number Publication Date
JP2007067120A JP2007067120A (ja) 2007-03-15
JP4467489B2 true JP4467489B2 (ja) 2010-05-26

Family

ID=37802454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005250369A Expired - Fee Related JP4467489B2 (ja) 2005-08-30 2005-08-30 回路基板およびそれを用いた回路装置

Country Status (2)

Country Link
US (1) US7420126B2 (ja)
JP (1) JP4467489B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
EP2304789A2 (en) * 2008-07-16 2011-04-06 Koninklijke Philips Electronics N.V. Semiconductor device and manufacturing method
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP5138549B2 (ja) 2008-10-31 2013-02-06 日東電工株式会社 回路付サスペンション基板
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101167427B1 (ko) * 2010-09-29 2012-07-19 삼성전기주식회사 양극산화 방열기판 및 그 제조방법
KR101194456B1 (ko) * 2010-11-05 2012-10-24 삼성전기주식회사 방열기판 및 그 제조방법
TWI505765B (zh) * 2010-12-14 2015-10-21 Unimicron Technology Corp 線路板及其製造方法
KR101181105B1 (ko) 2010-12-24 2012-09-07 엘지이노텍 주식회사 방열회로기판 및 그 제조 방법
US20120199386A1 (en) * 2011-02-04 2012-08-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
KR101567929B1 (ko) 2014-04-01 2015-11-20 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
CN109661125B (zh) * 2017-10-12 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
US11818833B2 (en) * 2021-11-15 2023-11-14 Unimicron Technology Corp. Circuit board structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2002335057A (ja) 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア素材およびそれを用いているメタルコア、該メタルコアを用いているメタルコア基板
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
US7683266B2 (en) * 2005-07-29 2010-03-23 Sanyo Electric Co., Ltd. Circuit board and circuit apparatus using the same

Also Published As

Publication number Publication date
US7420126B2 (en) 2008-09-02
JP2007067120A (ja) 2007-03-15
US20070044999A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
US8166643B2 (en) Method of manufacturing the circuit apparatus, method of manufacturing the circuit board, and method of manufacturing the circuit device
US8378229B2 (en) Circuit board and method for manufacturing semiconductor modules and circuit boards
JP4503039B2 (ja) 回路装置
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP4534927B2 (ja) 半導体装置
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2003258189A (ja) 半導体装置及びその製造方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
TW200839998A (en) Semiconductor chip embedding structure
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP2009147165A (ja) 半導体装置
JP4900624B2 (ja) 回路装置
US20080274588A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2006310783A (ja) 回路装置
JP2006270065A (ja) 回路装置
JP2007324330A (ja) 回路基板
JP2005353944A (ja) 素子搭載基板
JP4467540B2 (ja) 回路装置
JP4155985B2 (ja) 回路基板およびそれを用いた回路装置
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2007180122A (ja) 回路装置
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法
JP2008034762A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090930

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees