JP2008060548A - 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール - Google Patents
素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール Download PDFInfo
- Publication number
- JP2008060548A JP2008060548A JP2007187360A JP2007187360A JP2008060548A JP 2008060548 A JP2008060548 A JP 2008060548A JP 2007187360 A JP2007187360 A JP 2007187360A JP 2007187360 A JP2007187360 A JP 2007187360A JP 2008060548 A JP2008060548 A JP 2008060548A
- Authority
- JP
- Japan
- Prior art keywords
- conductive portion
- circuit board
- insulating layer
- conductive
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】コア基板に設けられた回路基板とその上に搭載する回路との間の接続不良を低減し、多層素子搭載用基板としての信頼性を向上させる。
【解決手段】素子搭載用基板は、基板1と、この基板1上に設けられた保護層2と、この保護層2上に設けられた絶縁層3と、この絶縁層3に形成された導電層5(導電部5a〜5c)とからなる回路基板6、および、この回路基板6の上に搭載され、基材7と、この基材7の下面に設けられた導電層8(導電部8a,8b)と、基材7の上面に設けられた導電層9(導電部9a)とからなる回路基板10とを備える。ここで、回路基板10を回路基板6に圧着することにより、導電部8aは導電部5aとともに絶縁層3内に積層して埋設され、導電部8aと導電部5aとは絶縁層3内で接続部11を形成し、回路基板10と回路基板6とを電気的に接続している。
【選択図】図1
【解決手段】素子搭載用基板は、基板1と、この基板1上に設けられた保護層2と、この保護層2上に設けられた絶縁層3と、この絶縁層3に形成された導電層5(導電部5a〜5c)とからなる回路基板6、および、この回路基板6の上に搭載され、基材7と、この基材7の下面に設けられた導電層8(導電部8a,8b)と、基材7の上面に設けられた導電層9(導電部9a)とからなる回路基板10とを備える。ここで、回路基板10を回路基板6に圧着することにより、導電部8aは導電部5aとともに絶縁層3内に積層して埋設され、導電部8aと導電部5aとは絶縁層3内で接続部11を形成し、回路基板10と回路基板6とを電気的に接続している。
【選択図】図1
Description
本発明は、素子搭載用基板、その製造方法および半導体モジュールに関する。
携帯電話、PDA、DVC、及びDSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるLSIに対し、高機能化および高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。近年では、こうした高密度化の要請に対応するために、LSIチップを搭載する回路基板側でもその多層化や微細化が行われている。たとえば、微細配線を形成したフィルム配線板(樹脂フィルム)を、接着層(接着剤層)を介してコア基板(フレキシブル回路基板)に貼り付けて多層配線基板を製造する方法が提案されている(特許文献1参照)。この方法によれば、微細配線を形成するのに適した別工程でフィルム配線板を形成することが可能で、また、良品のみを選別して貼り付けることにより高収率を達成することが可能になる。
図7は上記特許文献1に開示された従来の素子搭載用基板の構造を概略的に示した断面図である。従来の素子搭載用基板(多層配線基板)は、回路パターン103が形成されたフレキシブル回路基板101と、片面または両面に回路パターン104が形成され、一方の面に電気的接続可能な突起部分106を形成した樹脂フィルム102と、フレキシブル回路基板101および樹脂フィルム102の間で、非導電性接着ペーストが硬化して形成される接着剤層110とで構成される。突起部分106は、接着剤層110で固着され、フレキシブル回路基板101上の回路パターン103と樹脂フィルム102上の回路パターン104とを電気的に接続している。
特開2004−207265号公報
しかしながら、上述した従来の素子搭載用基板では、接着剤層110とフレキシブル回路基板101とが異なる材料から成り、各材料の熱膨張係数が異なるため温度変化に応じて両者の界面には熱応力が発生しやすい。したがって、素子搭載用基板に熱が加わった場合には、接着剤層110とフレキシブル回路基板101との接合箇所で剥離が発生する恐れがあり、これによりフレキシブル回路基板101上の回路パターン103および樹脂フィルム102上の回路パターン104との接続信頼性が低下する懸念があった。
また、樹脂フィルム102とフレキシブル回路基板101とを接着剤層110を介して貼り合わせる際、接着剤層110の流動性の低さが原因となって樹脂フィルム102上の突起部分106とフレキシブル回路基板101上の回路パターン103との界面に接着剤層110の残膜が介在することがあり、これによってもフレキシブル回路基板101上の回路パターン103および樹脂フィルム102上の回路パターン104との接続信頼性の低下が懸念される。
本発明はこうした状況に鑑みてなされたものであり、その目的は、回路基板とその上に搭載する回路基板との間の接続信頼性に優れた多層素子搭載用基板およびその製造技術を提供することにある。
本発明のある態様は素子搭載用基板である。当該素子搭載用基板は、絶縁層に埋設された第1の導電部を有する第1の回路基板と、絶縁層の上に設けられ、第2の導電部を有する第2の回路基板と、を備え、第2の導電部が絶縁層内に埋設された状態で、第1の導電部と電気的に接続されていることを特徴とする。
この態様によれば、第2の導電部が第1の導電部とともに絶縁層内に埋設され、両者がこの絶縁層によって固定されているので、素子搭載用基板に加わる熱応力に対する接続信頼性(第1の導電部と第2の導電部との間の接続信頼性)が向上する。
上記構成において、第1の導電部と第2の導電部とは同一の金属からなることが好ましい。この構成によれば、第1の導電部と第2の導電部の熱膨張係数が同じになるので、素子搭載用基板の熱応力に対する接続信頼性をさらに向上させることができる。
上記構成において、第1の回路基板が搭載された金属基板をさらに備えてもよい。
本発明の他の態様は素子搭載用基板の製造方法である。当該素子搭載用基板の製造方法は、第1の回路基板の絶縁層の上に第1の導電部を形成する第1の工程と、第2の導電部を有する第2の回路基板を用意し、この第2の導電部を第1の導電部と接触させた状態で第2の回路基板に圧力を掛けて、第2の導電部を第1の導電部とともに絶縁層内に押し込むことにより、第2の回路基板を第1の回路基板上に固定する第2の工程と、を備えることを特徴とする。
この態様によれば、第2の導電部が第1の導電部とともに絶縁層内に埋設され、両者がこの絶縁層によって固定された回路基板を、第2の導電部を第1の導電部と接触させた状態で第2の回路基板に圧力を掛けて第1の回路基板の絶縁層内に押し込むことで形成するため、上記素子搭載用基板(第2の回路基板を第1の回路基板上に固定した回路基板)を製造する工程が簡便となる。このため、熱応力に対する接続信頼性(第1の導電部と第2の導電部との間の接続信頼性)の向上した素子搭載用基板を低コストで製造できる。また、第2の回路基板を第1の回路基板に固定する際、第2の導電部を第1の導電部とともに絶縁層内に埋設することによって、第2の導電部と第1の導電部との接続界面に絶縁層の残膜が発生するのを抑制しつつ、第2の導電部と第1の導電部とを接続することができる。この結果、熱応力に対する接続信頼性(第1の導電部と第2の導電部との間の接続信頼性)がさらに向上した素子搭載用基板を製造できる。
上記構成において、第2の工程は、第1の回路基板と第2の回路基板とを絶縁層が半硬化の状態で圧着するステップと、絶縁層を加熱して硬化するステップと、を含むことが好ましい。このようにすることで、第2の導電部と第1の導電部とを自己整合的に、且つ、容易に絶縁層内に埋設することが可能になる。このため、素子搭載用基板をさらに低コストで製造することができる。
上記構成において、圧着するステップでは、第2の導電部が第1の導電部を覆うように配置された状態で圧着していることが好ましい。このようにすることで、第2の導電部からの圧力が第1の導電部全体に均等に作用し、第2の導電部は第1の導電部全体を均等に絶縁層内に埋設することができるので、第2の導電部と第1の導電部との間の接続部を再現よく安定して製造することができるようになる。このため、素子搭載用基板の製造歩留まりを高くでき、素子搭載用基板を低コストで製造することができる。
上記構成において、第1の工程では、第1の導電部の断面形状を第1の回路基板の外側に向かって上部が細くなる台形状に加工し、圧着するステップでは、第1の導電部と第2の導電部の接続面における第2の導電部の大きさが、同接続面における第1の導電部の大
きさよりも小さい状態で圧着していることが好ましい。このようにすることで、圧着するステップにおいて、台形状に加工された第1の導電部の側面からその上面に向かって絶縁層が流動しやすくなり、第1の導電部と第2の導電部との接続部近傍における空隙(ボイド)の発生が抑制された素子搭載用基板を製造できるようになる。このため、素子搭載用基板の接続信頼性が向上し、素子搭載用基板の製造歩留まりを高くできるので、素子搭載用基板の製造コストを低減することができる。
きさよりも小さい状態で圧着していることが好ましい。このようにすることで、圧着するステップにおいて、台形状に加工された第1の導電部の側面からその上面に向かって絶縁層が流動しやすくなり、第1の導電部と第2の導電部との接続部近傍における空隙(ボイド)の発生が抑制された素子搭載用基板を製造できるようになる。このため、素子搭載用基板の接続信頼性が向上し、素子搭載用基板の製造歩留まりを高くできるので、素子搭載用基板の製造コストを低減することができる。
本発明のさらに他の態様は、半導体モジュールである。当該半導体モジュールは、上述したいずれかの構成の素子搭載用基板と、素子搭載用基板の上に搭載された半導体素子と、を備えることを特徴とする。
上記構成において、絶縁層の上に設けられ、第2の導電部に印加される電圧より高い電圧が印加される第3の導電部をさらに備え、半導体素子が第3の導電部が設けられた領域に実装されていてもよい。
本発明のさらに他の態様は、素子搭載用基板である。当該素子搭載用基板は、コア基板と、コア基板の一方の主面に設けられた第1の配線構造と、コア基板の他方の主面に設けられた第2の配線構造と、を備え、第1の配線構造または第2の配線構造のうち、少なくとも一方が、絶縁層に埋設された第1の導電部を有する第1の回路基板と、絶縁層の上に設けられ、第2の導電部を有する第2の回路基板と、を含み、第2の導電部が絶縁層内に埋設された状態で、第1の導電部と電気的に接続されていることを特徴とする。
上記構成において、第1の導電部と第2の導電部とは同一の金属からなってもよい。また、コア基板が、金属で形成されていてもよい。また、コア基板が、絶縁層で形成されていてもよい。
本発明によれば、コア基板に設けられた回路基板とその上に搭載する回路との間の接続不良を低減し、多層素子搭載用基板としての信頼性を向上させることができる。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1実施形態)
図1は本発明の第1実施形態に係る素子搭載用基板の構成を示す概略断面図である。
図1は本発明の第1実施形態に係る素子搭載用基板の構成を示す概略断面図である。
第1実施形態の素子搭載用基板は、基板1と、この基板1上に設けられた保護層2と、この保護層2上に設けられた絶縁層3と、この絶縁層3に形成された導電層5(導電部5a〜5c)とからなる回路基板6、および、この回路基板6の絶縁層3上に搭載され、基材7と、この基材7の下面に設けられた導電層8(導電部8a,8b)と、基材7の上面に設けられた導電層9(導電部9a)とからなる回路基板10とを備える。ここで、回路基板10を回路基板6に圧着することにより、回路基板10の導電層8(導電部8a,8b)は回路基板6の絶縁層3内に埋設され、固着されている。特に、導電部8aは導電部5aと接触した状態で絶縁層3内に積層して埋設され、導電部8aと導電部5aとは絶縁層3内で接続部11を形成し、回路基板10と回路基板6とを電気的に接続している。
具体的には、基板1は、たとえば、銅(Cu)からなる金属板が採用され、回路基板6のコア基板として機能する。この基板1により回路基板6の放熱性(耐熱信頼性)を高めている。なお、基板1は、エポキシ系の絶縁材料からなる樹脂基板あるいは導電層と樹脂層とが交互に形成された回路基板であってもよい。
保護層2は、たとえば、エポキシ樹脂を主成分とする絶縁性樹脂からなり、基板1の上に約10μmの厚みで設けられている。この保護層2は、導電層5(特に導電部5a)に高電圧が印加された際の導電層5と基板1との間の絶縁耐圧を確保するための保護膜として機能する。なお、基板1として樹脂基板あるいは回路基板を採用した場合には、保護層2として基板1を水分などから保護する機能を有する耐湿性保護膜が採用される。
絶縁層3は、たとえば、エポキシ樹脂を主成分とする熱硬化性樹脂からなり、保護層2の上に約150μmの厚みで設けられている。なお、素子搭載用基板の放熱性向上の観点から、絶縁層3は高熱伝導性を有することが望ましい。このため、絶縁層3は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などやシリカ、アルミナ、窒化ケイ素、窒化アルミニウムなどを高熱伝導性フィラーとして含有することが好ましい。
導電層5(導電部5a〜5c)は、たとえば、銅やアルミニウムなどの金属が採用され
、その厚さは、たとえば、約30μmである。導電部5a〜5cの断面形状はいずれも矩形に加工されている。導電部5a,5bは回路基板10の下方領域に設けられた配線パターンや電極(外部電極)などであり、この内の導電部5aは回路基板10の導電部8aとともに絶縁層3内に積層して埋設された状態で、接続部11を形成している。導電部5bは回路基板10の導電層8と直接接続することなく、絶縁層3内の表面に埋設されている。また、導電部5cは回路基板10が設けられた領域以外の配線パターンや電極(外部電極)などであり、回路基板6の絶縁層3内に埋設されることなく、絶縁層3の表面上に形成されている。
、その厚さは、たとえば、約30μmである。導電部5a〜5cの断面形状はいずれも矩形に加工されている。導電部5a,5bは回路基板10の下方領域に設けられた配線パターンや電極(外部電極)などであり、この内の導電部5aは回路基板10の導電部8aとともに絶縁層3内に積層して埋設された状態で、接続部11を形成している。導電部5bは回路基板10の導電層8と直接接続することなく、絶縁層3内の表面に埋設されている。また、導電部5cは回路基板10が設けられた領域以外の配線パターンや電極(外部電極)などであり、回路基板6の絶縁層3内に埋設されることなく、絶縁層3の表面上に形成されている。
回路基板6は、上述した基板1と、この基板1上に設けられた保護層2と、この保護層2上に設けられた絶縁層3と、この絶縁層3に形成された導電層5(導電部5a〜5c)とから構成されている。
基材7は、エポキシ系の絶縁材料からなる樹脂基板が採用され、回路基板10のコア基板として機能する。なお、基材7は、その内部に複数の導電層やそれらを接続するための接続孔などを有していてもよい。
導電層8(導電部8a,8b)は、たとえば、銅やアルミニウムなどの金属が採用され、その厚さは、たとえば、約30μmである。導電部8a,8bの断面形状はいずれも矩形に加工されている。導電層8(導電部8a,8b)は配線パターンや電極(外部電極)などであり、基材7の下面側に設けられている。このとき、導電部8aの外縁が回路基板6の導電部5aの外縁を外側に越えた位置になるように、すなわち、導電部8aの大きさ(面積)が導電部5aの大きさ(面積)よりも大きくなるように形成している。なお、導電部8aの大きさ(面積)は導電部5aの大きさ(面積)と同じであってもよい。回路基板10を回路基板6に圧着することにより、この内の導電部8aは回路基板6の導電部5aとともに絶縁層3内に積層して埋設され、それぞれ接続部11を形成している。また、導電部8bは絶縁層3内の表面に埋設されている。
導電層9(導電部9a)は、たとえば、導電層8と同様の材料、厚さ、及び形状が採用される。導電層9は配線パターンや電極(外部電極)などであり、導電層8とは反対側の基材7の上面側に設けられている。
回路基板10は、上述した基材7と、この基材7の下面に設けられた導電層8(導電部8a,8b)と、基材7の上面に設けられた導電層9(導電部9a)とから構成され、先の回路基板6の絶縁層3上に搭載されている。両基板の接続は、回路基板10の導電部8aが回路基板6の導電部5aとともに絶縁層3内に積層して埋設され、それぞれ接続部11を形成してなされている。
(製造方法)
図2は、図1に示した本発明の第1実施形態に係る素子搭載用基板の製造プロセスを説明するための概略断面図である。
図2は、図1に示した本発明の第1実施形態に係る素子搭載用基板の製造プロセスを説明するための概略断面図である。
まず、図2(A)に示すように、基板1として、たとえば、銅(Cu)からなる金属板を用意する。そして、ロールコート法によってこの基板1の上にエポキシ樹脂を主成分とする絶縁性樹脂からなる保護層2を成膜する。ここで、保護層2の厚さは、たとえば、約10μmとする。この保護層2は、導電層5(特に導電部5a)に高電圧が印加された際の導電層5と基板1との間の絶縁耐圧を確保するための保護膜として機能する。なお、基板1として樹脂基板あるいは回路基板を採用した場合には、保護層2として基板1を水分などから保護する機能を有する耐湿性保護膜が採用される。
図2(B)に示すように、保護層2上に絶縁層3と銅箔(図示せず)からなる積層膜を
真空下または減圧下で熱圧着することによって、約150μmの厚みを有し、エポキシ樹脂を主成分とする熱硬化性樹脂からなる絶縁層3および約3μmの厚みを有する銅箔(図示せず)を形成する。その後、無電解めっき法および電解めっき法を用いて銅箔の表面上に銅をめっきする。これにより、絶縁層3上に約30μmの厚みを有する銅からなる導電層4が形成される。なお、この工程では、熱硬化性樹脂である絶縁層3は完全に熱硬化されず、半硬化の状態(流動しやすい状態)を維持するようにしている。
真空下または減圧下で熱圧着することによって、約150μmの厚みを有し、エポキシ樹脂を主成分とする熱硬化性樹脂からなる絶縁層3および約3μmの厚みを有する銅箔(図示せず)を形成する。その後、無電解めっき法および電解めっき法を用いて銅箔の表面上に銅をめっきする。これにより、絶縁層3上に約30μmの厚みを有する銅からなる導電層4が形成される。なお、この工程では、熱硬化性樹脂である絶縁層3は完全に熱硬化されず、半硬化の状態(流動しやすい状態)を維持するようにしている。
図2(C)に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層4をパターニングし、導電部5a〜5cを有する導電層5を形成する。この際、エッチング条件を調整することにより、導電部5a〜5cの断面形状を矩形に加工する。これにより、絶縁層3上に配線パターンや電極の一部を構成する矩形の導電部5a〜5cが形成される。この結果、基板1の絶縁層3の上面に導電層5(導電部5a〜5c)を有する回路基板6が形成される。
図2(D)に示すように、基材7の下面と上面にそれぞれ導電層8(矩形の導電部8a,8b)および導電層9(矩形の導電部9a)が形成された回路基板10を用意する。この回路基板10を先の回路基板6の上面側の所定の位置に配置(特に、導電部8aが導電部5aの全体を覆うように配置)し、それらを上下から平板(図示せず)に挟み込むようにして回路基板10に対して均一に圧力(約10MPa)を加え、回路基板10の導電層8(導電部8a,8b)を絶縁層3内に押し込む(圧着するステップ)。絶縁層3は半硬化の状態(流動しやすい状態)であるため、導電層8(導電部8a,8b)は絶縁層3内に容易に埋設される。なお、導電部8aが導電部5aの全体を覆うように配置したことで、導電部8aからの圧力が導電部5a全体に均等に作用し、導電部8aは導電部5a全体を均等に絶縁層3内に埋設させることができる。これにより、導電部8aは導電部5aと接触した状態で絶縁層3内に積層して埋設され、図1に示したように、導電部8aと導電部5aとはそれぞれ対応する位置で接続部11を形成し、回路基板10と回路基板6とが電気的に接続される。また、絶縁層3の上に形成された導電部5bは回路基板10の基材7により絶縁層3内に押し込まれて配置される。引き続き、絶縁層3に熱処理(150℃、30分)を加えることにより、絶縁層3を完全硬化する(硬化するステップ)。
これらの工程により、第1実施形態の素子搭載用基板が製造される。
以上説明した第1実施形態の素子搭載用基板およびその製造方法によれば、以下のような効果を得ることができるようになる。
(1)導電部8aが導電部5aとともに絶縁層3内に埋設され、両者がこの絶縁層3によって固定されているので、素子搭載用基板に加わる熱応力に対する接続信頼性(導電部5aと導電部8aとの間の接続信頼性)が向上する。
(2)導電層5(特に導電部5a)と導電層8(特に導電部8a)とを同一の金属(銅)で構成したことで、導電層5および導電層8の熱膨張係数が同じなるので、両者間に生じる熱応力が緩和され、素子搭載用基板の接続信頼性をさらに向上させることができる。
(3)導電部8aが導電部5aとともに絶縁層3内に埋設され、両者がこの絶縁層3によって固定された素子搭載用基板を、導電部8aを導電部5aと接触させた状態で回路基板10に圧力を掛けて回路基板6の絶縁層3内に押し込むことで形成するため、こうした素子搭載用基板を製造する工程が簡便となる。このため、熱応力に対する接続信頼性(導電部5aと導電部8aとの間の接続信頼性)の向上した素子搭載用基板を低コストで製造できる。
(4)回路基板10を回路基板6に圧着(固定)する際、導電部8aを導電部5aと接触させた状態で絶縁層3内に積層して埋設することによって、導電部8aと導電部5aとの接続界面に絶縁層3の残膜が発生するのを抑制しつつ、導電部8aと導電部5aとを接続することができる。この結果、熱応力に対する接続信頼性(導電部5aと導電部8aとの間の接続信頼性)がさらに向上した素子搭載用基板を製造できる。
(5)回路基板6(導電部5a)と回路基板10(導電部8a)との接続を、絶縁層3が半硬化の状態で圧着するステップと、絶縁層3を加熱して硬化するステップとにより行ったことで、導電部8aと導電部5aの両方が、自己整合的に、且つ、容易に絶縁層3内に埋設される。このため、素子搭載用基板をさらに低コストで製造することができる。
(6)圧着するステップでは、導電部8aが導電部5aを覆うように配置された状態で圧着(固定)したことで、導電部8aからの圧力が導電部5a全体に均等に作用し、導電部8aは導電部5a全体を均等に絶縁層3内に埋設することができるので、導電部8aと導電部5aとの間の接続部11を再現よく安定して製造することができるようになる。このため、素子搭載用基板の製造歩留まりを高くでき、素子搭載用基板を低コストで製造することができる。
(7)回路基板10は別の作製工程で加工されるため、回路基板10を貼り合わせる前にその良・不良の検査ができるので、貼り合わせ工程に不良品の回路基板10が流出せず、素子搭載用基板の製造歩留まりを高くでき、素子搭載用基板を低コストで製造することができる。
(8)絶縁層3のみによって接続部11(導電部8aおよび導電部5a)を固着したので、従来のような接着層(接着材)を採用した際にその界面で生じる熱応力(各材料の熱膨張係数の差に起因する熱応力)の発生が抑制されるため、素子搭載用基板の接続信頼性が向上する。
(9)回路基板6の上に回路基板10を搭載する際、従来のような接着層(接着材)を採用することなく、両基板を貼り合わせることができたので、従来に比べ素子搭載用基板の製造コストを安くすることができる。
(1)導電部8aが導電部5aとともに絶縁層3内に埋設され、両者がこの絶縁層3によって固定されているので、素子搭載用基板に加わる熱応力に対する接続信頼性(導電部5aと導電部8aとの間の接続信頼性)が向上する。
(2)導電層5(特に導電部5a)と導電層8(特に導電部8a)とを同一の金属(銅)で構成したことで、導電層5および導電層8の熱膨張係数が同じなるので、両者間に生じる熱応力が緩和され、素子搭載用基板の接続信頼性をさらに向上させることができる。
(3)導電部8aが導電部5aとともに絶縁層3内に埋設され、両者がこの絶縁層3によって固定された素子搭載用基板を、導電部8aを導電部5aと接触させた状態で回路基板10に圧力を掛けて回路基板6の絶縁層3内に押し込むことで形成するため、こうした素子搭載用基板を製造する工程が簡便となる。このため、熱応力に対する接続信頼性(導電部5aと導電部8aとの間の接続信頼性)の向上した素子搭載用基板を低コストで製造できる。
(4)回路基板10を回路基板6に圧着(固定)する際、導電部8aを導電部5aと接触させた状態で絶縁層3内に積層して埋設することによって、導電部8aと導電部5aとの接続界面に絶縁層3の残膜が発生するのを抑制しつつ、導電部8aと導電部5aとを接続することができる。この結果、熱応力に対する接続信頼性(導電部5aと導電部8aとの間の接続信頼性)がさらに向上した素子搭載用基板を製造できる。
(5)回路基板6(導電部5a)と回路基板10(導電部8a)との接続を、絶縁層3が半硬化の状態で圧着するステップと、絶縁層3を加熱して硬化するステップとにより行ったことで、導電部8aと導電部5aの両方が、自己整合的に、且つ、容易に絶縁層3内に埋設される。このため、素子搭載用基板をさらに低コストで製造することができる。
(6)圧着するステップでは、導電部8aが導電部5aを覆うように配置された状態で圧着(固定)したことで、導電部8aからの圧力が導電部5a全体に均等に作用し、導電部8aは導電部5a全体を均等に絶縁層3内に埋設することができるので、導電部8aと導電部5aとの間の接続部11を再現よく安定して製造することができるようになる。このため、素子搭載用基板の製造歩留まりを高くでき、素子搭載用基板を低コストで製造することができる。
(7)回路基板10は別の作製工程で加工されるため、回路基板10を貼り合わせる前にその良・不良の検査ができるので、貼り合わせ工程に不良品の回路基板10が流出せず、素子搭載用基板の製造歩留まりを高くでき、素子搭載用基板を低コストで製造することができる。
(8)絶縁層3のみによって接続部11(導電部8aおよび導電部5a)を固着したので、従来のような接着層(接着材)を採用した際にその界面で生じる熱応力(各材料の熱膨張係数の差に起因する熱応力)の発生が抑制されるため、素子搭載用基板の接続信頼性が向上する。
(9)回路基板6の上に回路基板10を搭載する際、従来のような接着層(接着材)を採用することなく、両基板を貼り合わせることができたので、従来に比べ素子搭載用基板の製造コストを安くすることができる。
(第2実施形態)
第1実施形態の導電部5aのように断面形状が矩形で、その上部に設ける導電部8aの大きさが小さい場合には、絶縁層3内に積層して埋設する際、接続部11の側面近傍に空隙(ボイド)が生じやすい。空隙を生じさせないためには、圧着時に低プレス圧で長時間のプレスが必要となり、製造スループットの低下(製造コストの増加)が懸念される。
第1実施形態の導電部5aのように断面形状が矩形で、その上部に設ける導電部8aの大きさが小さい場合には、絶縁層3内に積層して埋設する際、接続部11の側面近傍に空隙(ボイド)が生じやすい。空隙を生じさせないためには、圧着時に低プレス圧で長時間のプレスが必要となり、製造スループットの低下(製造コストの増加)が懸念される。
図3は本発明の第2実施形態に係る素子搭載用基板の概略断面図である。第2実施形態と異なる箇所は、(A)回路基板6に設けた導電部5a1〜5c1の断面形状が台形に加工され、基板の外側に向かってその上部が細くなるように配置されていること、(B)回路基板10の導電部8a1,8b1および導電部9a1が台形状に加工され、それぞれ基板の外側に向かってその上部が細くなるように配置されていること、及び(C)接続部11における導電部8a1の大きさ(特に接続面での大きさ)が導電部5a1の大きさ(特に接続面での大きさ)よりも小さく設けられていることである。それ以外については、第1実施形態と同様である。
このような台形状での接続構造は、台形状に加工した導電部5a1〜5c1を有する回路基板6と、台形状に加工した導電部8a,8b(導電部9a)を有する回路基板10とを用意し、図2(D)に示した工程のように両者を圧着することにより形成される。なお、台形状の導電部5a1〜5c1は、先の第1実施形態での図2(C)に示した工程のように、導電層5を加工する際のエッチング条件を調整することで容易に形成される。
この第2実施形態の素子搭載用基板およびその製造方法によれば、第1実施形態の上記(6)以外の効果に加え、以下のような効果を得ることができるようになる。
(10)導電部5a1の断面形状を回路基板6の外側に向かって上部が細くなる台形状に加工し、圧着するステップにおいて、導電部5a1と導電部8a1の接続面における導電部8a1の大きさが、同接続面における導電部5a1の大きさよりも小さい状態で圧着させたことで、台形状に加工した導電部5a1の側面からその上面に向かって絶縁層3が流動しやすくなり、導電部5a1と導電部8a1との接続部11近傍における空隙(ボイド)の発生が抑制された素子搭載用基板を製造できるようになる。このため、素子搭載用基板の接続信頼性が向上し、素子搭載用基板の製造歩留まりを高くできるので、素子搭載用基板の製造コストを低減することができる。
(10)導電部5a1の断面形状を回路基板6の外側に向かって上部が細くなる台形状に加工し、圧着するステップにおいて、導電部5a1と導電部8a1の接続面における導電部8a1の大きさが、同接続面における導電部5a1の大きさよりも小さい状態で圧着させたことで、台形状に加工した導電部5a1の側面からその上面に向かって絶縁層3が流動しやすくなり、導電部5a1と導電部8a1との接続部11近傍における空隙(ボイド)の発生が抑制された素子搭載用基板を製造できるようになる。このため、素子搭載用基板の接続信頼性が向上し、素子搭載用基板の製造歩留まりを高くできるので、素子搭載用基板の製造コストを低減することができる。
(第3実施形態)
図4は、第3実施形態に係る半導体モジュールの構成を示す概略断面図である。当該半導体モジュールは、第2実施形態の素子搭載用基板20と、素子搭載用基板20の上に実装された半導体素子30とを含む。本実施形態の半導体モジュールは、たとえば、ハイブリッド自動車のモータ駆動用のインバータモジュール、または自動車のパワーウィンドウモータ用のインバータモジュールに適用されうる。
図4は、第3実施形態に係る半導体モジュールの構成を示す概略断面図である。当該半導体モジュールは、第2実施形態の素子搭載用基板20と、素子搭載用基板20の上に実装された半導体素子30とを含む。本実施形態の半導体モジュールは、たとえば、ハイブリッド自動車のモータ駆動用のインバータモジュール、または自動車のパワーウィンドウモータ用のインバータモジュールに適用されうる。
回路基板10の導電部8a1、8b1、9a1には、ロジックレベル(たとえば、5V)の低電圧の信号が伝送される。一方、回路基板6の導電部5c1には、ロジックレベルより高い電圧、すなわち、高電圧の信号が伝送される。半導体素子30は、導電部5c1が設けられた領域に実装されている。半導体素子30は、インバータモジュール用のパワー素子であり、金線32を用いて導電部5c1とワイヤボンディングされている。このように、本実施形態の半導体モジュールは、回路基板10により部分的な多層化が図られ、回路基板10が構築されない絶縁層3の上に半導体素子30が実装された構造を有する。
以上説明した第3実施形態の半導体モジュールによれば、以下のような効果を得ることができるようになる。
(11)導電部5c1が絶縁層3の上に設けられているため、絶縁層3の膜厚が最大限利用でき、高電圧が印加される導電部5c1の耐圧に十分な絶縁層3の膜厚を確保することができる。
(12)素子搭載用基板20における多層化されていない部分に発熱素子である半導体素子30が搭載されているので、基板1と半導体素子30との距離を短くすることができる。これにより、半導体素子30の放熱性を向上させることができる。
(13)低電圧が印加される回路基板10の導電部8a1、8b1、9a1は、高耐圧が要求されないため、絶縁層の厚さを薄くすることができる。このため、高集積化が要求される回路基板10の低背化を図ることができる。
(11)導電部5c1が絶縁層3の上に設けられているため、絶縁層3の膜厚が最大限利用でき、高電圧が印加される導電部5c1の耐圧に十分な絶縁層3の膜厚を確保することができる。
(12)素子搭載用基板20における多層化されていない部分に発熱素子である半導体素子30が搭載されているので、基板1と半導体素子30との距離を短くすることができる。これにより、半導体素子30の放熱性を向上させることができる。
(13)低電圧が印加される回路基板10の導電部8a1、8b1、9a1は、高耐圧が要求されないため、絶縁層の厚さを薄くすることができる。このため、高集積化が要求される回路基板10の低背化を図ることができる。
(第4実施形態)
図5は、第4実施形態に係る半導体モジュールの構成を示す概略断面図である。本実施形態の半導体モジュールは、コア基板40の一方の面に設けられた第1の配線構造と、コア基板40の他方の面に設けられた第2の配線構造とを有する素子搭載用基板を含む。具体的には、100〜200μmの銅からなるコア基板40の一方の面に回路基板6が設けられている。すなわち、コア基板40の一方の面に、絶縁層3が設けられ、絶縁層3の上に導電部5c1が設けられている。導電部5c1には、第3実施形態と同様に高電圧が印加される。また、絶縁層3の上には、部分的に回路基板10が積層されている。回路基板10の導電部8a1、8b1、9a1には、ロジックレベル(たとえば、5V)の低電圧の信号が伝送される。半導体素子30は、導電部5c1が設けられた領域に実装されている。本実施形態では、半導体素子30は、はんだバンプ34を用いて導電部5c1にフリップチップ接続されている。なお、半導体素子30は、実施形態3と同様にワイヤボンディング接続されていてもよい。
図5は、第4実施形態に係る半導体モジュールの構成を示す概略断面図である。本実施形態の半導体モジュールは、コア基板40の一方の面に設けられた第1の配線構造と、コア基板40の他方の面に設けられた第2の配線構造とを有する素子搭載用基板を含む。具体的には、100〜200μmの銅からなるコア基板40の一方の面に回路基板6が設けられている。すなわち、コア基板40の一方の面に、絶縁層3が設けられ、絶縁層3の上に導電部5c1が設けられている。導電部5c1には、第3実施形態と同様に高電圧が印加される。また、絶縁層3の上には、部分的に回路基板10が積層されている。回路基板10の導電部8a1、8b1、9a1には、ロジックレベル(たとえば、5V)の低電圧の信号が伝送される。半導体素子30は、導電部5c1が設けられた領域に実装されている。本実施形態では、半導体素子30は、はんだバンプ34を用いて導電部5c1にフリップチップ接続されている。なお、半導体素子30は、実施形態3と同様にワイヤボンディング接続されていてもよい。
また、コア基板40の他方の面に回路基板6’が設けられている。すなわち、コア基板40の他方の面に、絶縁層3’が設けられ、絶縁層3’の下に導電部5c1’が設けられている。導電部5c1’には、第3実施形態と同様に高電圧が印加される。また、絶縁層3’の下には、基材7’導電層8’,9’を含む回路基板10’が部分的に積層されている。回路基板10’の導電部8a1’、8b1’、9a1’には、ロジックレベル(たとえば、5V)の低電圧の信号が伝送される。半導体素子30’は、導電部5c1’が設けられた領域に実装されている。半導体素子30’は、インバータモジュール用のパワー素子であり、はんだバンプ34’を用いて導電部5c1’にフリップチップ接続されている。
コア基板40には、所定の位置に貫通孔42が形成されている。導電部5c1と導電部5c1’とは貫通孔42を通るビア44により電気的に接続されている。ビア44とコア基板40と間の隙間には絶縁層3,3’が充填されている。
以上説明した第4実施形態の半導体モジュールによれば、以下のような効果を得ることができるようになる。
(14)コア基板40を有する素子搭載用基板における多層化されていない部分に発熱素子である半導体素子30、30’が搭載されているので、コア基板40と半導体素子30、30’との距離を短くすることができる。これにより、半導体素子30、30’の放熱性を向上させることができる。
(14)コア基板40を有する素子搭載用基板における多層化されていない部分に発熱素子である半導体素子30、30’が搭載されているので、コア基板40と半導体素子30、30’との距離を短くすることができる。これにより、半導体素子30、30’の放熱性を向上させることができる。
(第5実施形態)
図6は、第5実施形態に係る半導体モジュールの構成を示す概略断面図である。第5本実施形態の半導体モジュールに用いられる素子搭載用基板は、コア基板40を構成する材料を除き、第4実施形態の半導体モジュールと同様な構成を有する。本実施形態では、コア基板40として、絶縁層が用いられる。絶縁層としては、たとえば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、BT樹脂などの熱硬化性樹脂で形成される。絶縁層は、編み込まれたガラス繊維に上述した樹脂が含侵されたタイプの膜であってもよい。また、絶縁層に、2μm〜10μm程度の直径を有するフィラーが添加されていてもよい。フィラーとしては、アルミナ(Al2O3)、シリカ(SiO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)および窒化ホウ素(BN)などが好適である。また、フィラーの重量充填率としては、30%〜80%程度が好ましい。
図6は、第5実施形態に係る半導体モジュールの構成を示す概略断面図である。第5本実施形態の半導体モジュールに用いられる素子搭載用基板は、コア基板40を構成する材料を除き、第4実施形態の半導体モジュールと同様な構成を有する。本実施形態では、コア基板40として、絶縁層が用いられる。絶縁層としては、たとえば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、BT樹脂などの熱硬化性樹脂で形成される。絶縁層は、編み込まれたガラス繊維に上述した樹脂が含侵されたタイプの膜であってもよい。また、絶縁層に、2μm〜10μm程度の直径を有するフィラーが添加されていてもよい。フィラーとしては、アルミナ(Al2O3)、シリカ(SiO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)および窒化ホウ素(BN)などが好適である。また、フィラーの重量充填率としては、30%〜80%程度が好ましい。
また、本実施形態では、半導体素子30の動作を制御するための低発熱性の半導体素子31が基材7の上に実装されている。半導体素子31と導電部9a1とははんだバンプ35を介して電気的に接続されている。
以上説明した第5実施形態の半導体モジュールによれば、以下のような効果を得ることができるようになる。
(15)コア基板40と絶縁層3、3’との熱膨張率が近くなるため、コア基板40と絶縁層3、3’の密着性が向上する。
(16)低発熱性の半導体素子31を基材7の上に設けることにより、放熱性を損なうことなく半導体モジュールのさらなる集積化を図ることができる。
(15)コア基板40と絶縁層3、3’との熱膨張率が近くなるため、コア基板40と絶縁層3、3’の密着性が向上する。
(16)低発熱性の半導体素子31を基材7の上に設けることにより、放熱性を損なうことなく半導体モジュールのさらなる集積化を図ることができる。
なお、上記実施形態では、回路基板6の上に回路基板10を圧着して搭載し、それぞれの導電部5a(導電部5a1)および導電部8a(導電部8a1)を接続した素子搭載用基板の例を示したが、本発明はこれに限らず、回路基板10に替えて、たとえば、WLCSP(Wafer Level Chip Size Package)などの半導体基板の表面に電極(外部電極)が設けられた回路素子を圧着して搭載し、この電極と上記導電部5a(導電部5a1)とを接続するようにしてもよい。この場合にも上記効果を享受することができる。
上記実施形態では、回路基板6の上に1つの回路基板10を圧着して搭載した例を示したが、本発明はこれに限らず、たとえば、複数の回路基板を個別、あるいは、同時に圧着して搭載するようにしてもよい。この場合にも上記効果を享受することができる。
上記実施形態では、回路基板10の導電層8部分が絶縁層3内に埋設された例を示したが、本発明はこれに限らず、たとえば、基材7の一部もしくは全部が絶縁層3内に埋設されるようにしてもよい。この場合、基材7の側面(周囲)を絶縁層3が覆うようになるので、素子搭載用基板に熱が加わった場合でも、絶縁層3が回路基板10(基材7)を四方から押さえ込むため、回路基板6と回路基板10との界面で剥がれは生じにくくなり、これらの接合信頼性がさらに向上する。
上記実施形態では、回路基板6の上に回路基板10を圧着して搭載する際、回路基板6側(回路基板6の絶縁層3)にそれぞれの導電部が埋設される素子搭載用基板の例を示したが、本発明はこれに限らず、たとえば、回路基板10の構造を調整することによって、回路基板10側にそれぞれの導電部が埋設されるようにしてもよい。
上記第2実施形態では、回路基板10の導電部8a1が台形状に加工された例を示したが、本発明はこれに限らず、たとえば、回路基板10の導電部8a1は第1実施形態のように矩形であってもよい。この場合にも接続部11における導電部8a1の大きさ(特に接続面での大きさ)が導電部5a1の大きさ(特に接続面での大きさ)よりも小さく設けられていれば、上記(10)の効果を享受することができる。
上記第4実施形態および第5実施形態では、コア基板40の一方の面に回路基板6および回路基板10が設けられ、コア基板40の他方の面に回路基板6’および回路基板10’が設けられているが、コア基板の一方の面に回路基板6および回路基板10が設けられていればよく、コア基板40他方の面に周知の配線構造が設けられていてもよい。
上記実施形態において、回路基板10または回路基板10’を複数積み上げてもよい。これによれば、複数の回路基板10または回路基板10’によって導電層の多層化を図ることができる。
1 基板、2 保護層、3 絶縁層、5 導電層、5a〜5c 導電部、6 回路基板、7 基材、8 導電層、8a,8b 導電部、9 導電層、9a 導電部、10 回路基板、11 接続部、20 素子搭載用基板、30 半導体素子、32 金線、40 コア
Claims (15)
- 絶縁層に埋設された第1の導電部を有する第1の回路基板と、
前記絶縁層の上に設けられ、第2の導電部を有する第2の回路基板と、
を備え、
前記第2の導電部が前記絶縁層内に埋設された状態で、前記第1の導電部と電気的に接続されていることを特徴とする素子搭載用基板。 - 前記第1の導電部と前記第2の導電部とは同一の金属からなる、請求項1に記載の素子搭載用基板。
- 前記第1の回路基板が搭載された金属基板をさらに備えることを特徴とする請求項1または2に記載の素子搭載用基板。
- 第1の回路基板の絶縁層の上に第1の導電部を形成する第1の工程と、
第2の導電部を有する第2の回路基板を用意し、この第2の導電部を前記第1の導電部と接触させた状態で前記第2の回路基板に圧力を加える、前記第2の導電部を前記第1の導電部とともに前記絶縁層内に押し込むことにより、前記第2の回路基板を前記第1の回路基板上に固定する第2の工程と、
を備える特徴とした素子搭載用基板の製造方法。 - 前記第2の工程は、前記第1の回路基板と前記第2の回路基板とを前記絶縁層が半硬化の状態で圧着するステップと、前記絶縁層を加熱して硬化するステップと、を含む、請求項4に記載の素子搭載用基板の製造方法。
- 前記圧着するステップでは、前記第2の導電部が前記第1の導電部を覆うように配置された状態で圧着している、請求項4または5に記載の素子搭載用基板の製造方法。
- 前記第1の工程では、前記第1の導電部の断面形状を前記第1の回路基板の外側に向かって上部が細くなる台形状に加工し、
前記圧着するステップでは、前記第1の導電部と前記第2の導電部の接続面における前記第2の導電部の大きさが、同接続面における前記第1の導電部の大きさよりも小さい状態で圧着している、請求項4または5に記載の素子搭載用基板の製造方法。 - 請求項1乃至3のいずれか1項に記載の素子搭載用基板と、
前記素子搭載用基板の上に搭載された半導体素子と、
を備えることを特徴とする半導体モジュール。 - 前記絶縁層の上に設けられ、前記第2の導電部に印加される電圧より高い電圧が印加される第3の導電部をさらに備え、
前記半導体素子が前記第3の導電部が設けられた領域に実装されていることを特徴とする請求項8に記載の半導体モジュール。 - コア基板と、
前記コア基板の一方の主面に設けられた第1の配線構造と、
前記コア基板の他方の主面に設けられた第2の配線構造と、
を備え、
前記第1の配線構造または前記第2の配線構造のうち、少なくとも一方が、
絶縁層に埋設された第1の導電部を有する第1の回路基板と、
前記絶縁層の上に設けられ、第2の導電部を有する第2の回路基板と、
を含み、
前記第2の導電部が前記絶縁層内に埋設された状態で、前記第1の導電部と電気的に接続されていることを特徴とする素子搭載用基板。 - 前記第1の導電部と前記第2の導電部とは同一の金属からなる、請求項10に記載の素子搭載用基板。
- 前記コア基板が、金属で形成されていることを特徴とする請求項10または11に記載の素子搭載用基板。
- 前記コア基板が、絶縁層で形成されていることを特徴とする請求項10または11に記載の素子搭載用基板。
- 請求項10乃至13のいずれか1項に記載の素子搭載用基板と、
前記素子搭載用基板の第1の配線構造および第2の配線構造上に搭載された半導体素子と、
を備えることを特徴とする半導体モジュール。 - 第1の回路基板の絶縁層の上に設けられ、第2の導電部に印加される電圧より高い電圧が印加される第3の導電部をさらに備え、
前記半導体素子が前記第3の導電部が設けられた領域に実装されていることを特徴とする請求項14に記載の半導体モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187360A JP2008060548A (ja) | 2006-08-02 | 2007-07-18 | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール |
US11/830,505 US7851921B2 (en) | 2006-07-31 | 2007-07-30 | Device mounting board having multiple circuit substrates, and semiconductor module with the device mounting board |
CN2007103077804A CN101262739B (zh) | 2006-07-31 | 2007-07-31 | 元件搭载用基板及其制造方法、以及半导体模块 |
US12/856,168 US8183090B2 (en) | 2006-07-31 | 2010-08-13 | Methods for manufacturing device mounting board and circuit substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006210558 | 2006-08-02 | ||
JP2007187360A JP2008060548A (ja) | 2006-08-02 | 2007-07-18 | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060548A true JP2008060548A (ja) | 2008-03-13 |
Family
ID=39242883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187360A Withdrawn JP2008060548A (ja) | 2006-07-31 | 2007-07-18 | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060548A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201606A (ja) * | 2014-04-10 | 2015-11-12 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
JP2016219522A (ja) * | 2015-05-18 | 2016-12-22 | スタンレー電気株式会社 | 半導体発光装置の製造方法及び半導体発光装置 |
-
2007
- 2007-07-18 JP JP2007187360A patent/JP2008060548A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201606A (ja) * | 2014-04-10 | 2015-11-12 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
JP2016219522A (ja) * | 2015-05-18 | 2016-12-22 | スタンレー電気株式会社 | 半導体発光装置の製造方法及び半導体発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4093186B2 (ja) | 半導体装置の製造方法 | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP4298559B2 (ja) | 電子部品実装構造及びその製造方法 | |
US9041211B2 (en) | Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip | |
TWI278048B (en) | Semiconductor device and its manufacturing method | |
US6985362B2 (en) | Printed circuit board and electronic package using same | |
KR100771467B1 (ko) | 회로기판 및 그 제조방법 | |
KR100661946B1 (ko) | 회로 장치 및 그 제조 방법 | |
US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
US8183090B2 (en) | Methods for manufacturing device mounting board and circuit substrate | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2006165252A (ja) | チップ内蔵基板の製造方法 | |
JP2006173232A (ja) | 半導体装置およびその製造方法 | |
WO2011024939A1 (ja) | 半導体装置およびその製造方法 | |
JP2008210912A (ja) | 半導体装置及びその製造方法 | |
WO2011136363A1 (ja) | 回路装置の製造方法 | |
JP2015185773A (ja) | 配線基板及びその製造方法 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP2008060548A (ja) | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール | |
JP3979241B2 (ja) | 電子部品 | |
JP2002064162A (ja) | 半導体チップ | |
JP4321758B2 (ja) | 半導体装置 | |
JP4089629B2 (ja) | 光センサモジュール | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101101 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120622 |