JP4089629B2 - 光センサモジュール - Google Patents

光センサモジュール Download PDF

Info

Publication number
JP4089629B2
JP4089629B2 JP2004018540A JP2004018540A JP4089629B2 JP 4089629 B2 JP4089629 B2 JP 4089629B2 JP 2004018540 A JP2004018540 A JP 2004018540A JP 2004018540 A JP2004018540 A JP 2004018540A JP 4089629 B2 JP4089629 B2 JP 4089629B2
Authority
JP
Japan
Prior art keywords
optical sensor
wiring
semiconductor structure
sensor module
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004018540A
Other languages
English (en)
Other versions
JP2005216940A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004018540A priority Critical patent/JP4089629B2/ja
Priority to TW094102096A priority patent/TWI296154B/zh
Priority to KR1020050006927A priority patent/KR100699316B1/ko
Priority to CNA2005100063069A priority patent/CN1649162A/zh
Priority to US11/043,886 priority patent/US7378645B2/en
Publication of JP2005216940A publication Critical patent/JP2005216940A/ja
Application granted granted Critical
Publication of JP4089629B2 publication Critical patent/JP4089629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

この発明は光センサモジュールに関する。
従来の光センサモジュールには、支持部材としての機能を有する板厚の厚い硬質回路基板の上面に光センサを設け、回路基板の下面に光センサの周辺駆動回路としての機能を有する半導体装置および抵抗やコンデンサ等からなるチップ部品を設け、半導体装置および抵抗やコンデンサ等からなるチップ部品を封止膜で覆ったものがある(例えば、特許文献1参照)。
特開2003−264274号公報
ところで、上記従来の光センサモジュールでは、支持部材でもある板厚の厚い回路基板の上面に光センサを設け、回路基板の下面に光センサの周辺駆動回路としての機能を有する半導体装置および抵抗やコンデンサ等からなる駆動用の電子部品を設けており、回路基板には光センサと駆動用の電子部品との接続を図る配線が形成されているだけなのでその板厚分がほとんど有効に活用されておらず、全体の厚さが大きい光センサモジュールとなっていた。
そこで、この発明は、薄型化することができる光センサモジュールを提供することを目的とする。
この発明は、光センサの周辺駆動回路としての機能を有する半導体構成体の周囲に絶縁層を設け、半導体構成体および絶縁層上の少なくとも一部に光センサの接続パッドと半導体構成体の外部接続用電極とを電気的に接続するための配線を設けたことを特徴とするものである。
この発明によれば、半導体構成体および該半導体構成体の周囲に設けられた絶縁層上の少なくとも一部に光センサの接続パッドと半導体構成体の外部接続用電極とを電気的に接続するための配線を設けているので、半導体構成体および光センサを搭載するための回路基板を必要とせず、したがって、光センサモジュール全体を薄型化することができる。
(第1実施形態)
図1はこの発明の第1実施形態としての光センサモジュールの断面図を示す。この光センサモジュールは、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板1を備えている。ベース板1の上面には銅箔からなる上面配線2が設けられ、下面には銅箔からなる下面配線3が設けられている。この場合、上面配線2はべたパターンからなるグラウンド層(ノイズシールド層)であり、下面配線3は通常の配線である。下面配線3を含むベース板1の下面にはソルダーレジスト等からなるオーバーコート膜4が設けられている。
上面配線2の上面の所定の箇所には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体5の下面がダイボンド材からなる接着層6を介して接着されている。この場合、半導体構成体5は、後述する光センサ35の周辺駆動回路としての機能を有するもので、後述する配線15、柱状電極16、封止膜17を有しており、一般的にはCSP(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線15、柱状電極16、封止膜17を形成した後、ダイシングにより個々の半導体構成体5を得る方法を採用しているため、特に、ウエハレベルCSP(W−CSP)とも言われている。以下に、半導体構成体5の構成について説明する。
半導体構成体5はシリコン基板(半導体基板)7を備えている。シリコン基板7の下面は接着層6を介してベース板1の上面に接着されている。シリコン基板7の上面中央部には所定の機能の集積回路8が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド9が集積回路8に接続されて設けられている。接続パッド9の中央部を除くシリコン基板7の上面には酸化シリコン等からなる絶縁膜10が設けられ、接続パッド9の中央部は絶縁膜10に設けられた開口部11を介して露出されている。
絶縁膜10の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜12が設けられている。この場合、絶縁膜10の開口部11に対応する部分における保護膜12には開口部13が設けられている。保護膜12の上面には銅等からなる下地金属層14が設けられている。下地金属層14の上面全体には銅からなる配線15が設けられている。下地金属層14を含む配線15の一端部は、両開口部11、13を介して接続パッド9に接続されている。
配線15の接続パッド部上面には銅からなる柱状電極(外部接続用電極)16が設けられている。配線15を含む保護膜12の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜17がその上面が柱状電極16の上面と面一となるように設けられている。このように、W−CSPと呼ばれる半導体構成体5は、シリコン基板7、集積回路8、接続パッド9、絶縁膜10を含み、さらに、保護膜12、配線15、柱状電極16、封止膜17を含んで構成されている。
半導体構成体5の周囲における上面配線2の上面には方形枠状の絶縁層18がその上面が半導体構成体5の上面とほぼ面一となるように設けられている。絶縁層18は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラーやガラス繊維等からなる補強材が混入されたものからなっている。
半導体構成体5および絶縁層18の上面には絶縁膜19がその上面を平坦とされて設けられている。絶縁膜19は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やBT(Bismaleimide Trazine)樹脂等の熱硬化性樹脂中にシリカフィラーやガラス繊維等からなる補強材が混入されたものからなっている。
柱状電極16の上面中央部に対応する部分における絶縁膜19には開口部20が設けられている。絶縁膜19の上面には銅等からなる下地金属層21が設けられている。下地金属層21の上面全体には銅層および該銅層の上面に形成された金層からなる配線22が設けられている。下地金属層21を含む配線22は、絶縁膜19の開口部30を介して柱状電極16の上面に接続されている。
配線22を含む絶縁膜19の上面にはソルダーレジスト等からなるオーバーコート膜23が設けられている。配線22の第1、第2の接続パッド部および外部接続端子に対応する部分におけるオーバーコート膜23には第1〜第3の開口部24〜26が設けられている。なお、配線22の金層は、後述するワイヤボンディングされる領域である、第1の開口部24から露出する部分にのみ設け、それ以外は銅層のみからなるようにしてもよい。
一対で1組の第2の開口部25間におけるオーバーコート膜23の上面には抵抗やコンデンサ等からなるチップ部品27が設けられている。チップ部品27の両側の電極は、一対で1組の第2の開口部25を介して露出された配線22の第2の接続パッド部に半田28を介して接続されている。
第3の開口部26を介して露出された配線22の外部接続端子にはフレキシブル配線板29の一端部が異方性導電接着剤30を介して接合されている。フレキシブル配線板29は、フィルム基板31の下面に配線32が設けられ、配線32の両端部を除くフィルム基板31の下面にソルダーレジスト等からなるオーバーコート膜33が設けられ、配線32の両端部がオーバーコート膜33に設けられた開口部34(一方は図示せず)を介して露出された構造となっている。そして、フレキシブル配線板29の開口部34を介して露出された配線32の一端部は、第3の開口部26を介して露出された配線22の外部接続端子に異方性導電接着剤30を介して接続されている。
オーバーコート膜23の上面の所定の箇所には平面方形状の光センサ35の下面がダイボンド材からなる接着層36を介して接着されている。光センサ35はシリコン基板(半導体基板)37を備えている。シリコン基板37の下面は接着層36を介してオーバーコート膜23の上面に接着されている。シリコン基板37の上面中央部にはCCD(電荷結合素子)やフォトダイオード、フォトトランジスタ等の素子を含む光電変換デバイス領域38が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド39が光電変換デバイス領域38に接続されて設けられている。
接続パッド39の中央部を除くシリコン基板37の上面には酸化シリコン等からなる絶縁膜40が設けられ、接続パッド39の中央部は絶縁膜40に形成された開口部41を介して露出されている。そして、光センサ35の接続パッド39は、金からなるボンディングワイヤ42を介して、オーバーコート膜23の第1の開口部24を介して露出された配線22の第1の接続パッド部に接続されている。
光センサ35の周辺部およびボンディングワイヤ42を含むオーバーコート膜23の上面の所定の箇所にはエポキシ系樹脂やポリイミド系樹脂等からなる封止材43が設けられている。この場合、光センサ35の上面にスペーサ44を介して配置された紫外線カット用のガラス板45が封止材43の上面側に固着されている。したがって、ガラス板45は、紫外線をカットする機能のほかに、光センサ35の光電変換デバイス領域38を保護する封止材としての機能も有している。
ガラス板45および封止材43の外側にはレンズホルダ46が配置されている。レンズホルダ46には、ガラス板45の上方に配置されたレンズ47を支持する支持筒48が回動可能に取り付けられている。ここで、チップ部品27は、光センサ35を含むレンズホルダ46の周囲におけるオーバーコート膜23の上面に配置されている。
以上のように、この光センサモジュールでは、光センサ35の周辺駆動回路としての機能を有する半導体構成体5の周囲におけるベース板1の上面に絶縁層18を設け、半導体構成体5および絶縁層18上に配線22を設け、配線22を覆うオーバーコート膜23上に光センサ35を設けているので、半導体構成体5および光センサ35を搭載するための回路基板を必要とせず、したがって、光センサモジュール全体を薄型化することができる。また、チップ部品27を、光センサ35を含むレンズホルダ46の周囲におけるオーバーコート膜23の上面に配置しているので、チップ部品27を備えていても、モジュール全体が厚くならないようにすることができる。
ここで、限定する意味ではないが、各部材の厚さを例示すると、シリコン基板7の厚さは0.1〜0.2mm、柱状電極16の高さは0.08〜0.15mmで、半導体構成体5の厚さは0.25〜0.35mmであり、最下面のオーバーコート膜4から最上層のオーバーコート膜23までの厚さは0.6〜0.8mmであり、このように最下面のオーバーコート膜4から最上層のオーバーコート膜23までの厚さを1mm以下にすることができる。
(第2実施形態)
図2はこの発明の第2実施形態としての光センサモジュールの断面図を示す。この光センサモジュールにおいて、図1に示す場合と大きく異なる点は、光センサ35およびレンズホルダ46の部分を除く部分、つまり、ベース板1、半導体構成体5および絶縁層18の部分の上下を逆とし、半導体構成体5と光センサ35とを電気的に接続するための上下導通部56を有する構造とした点である。この場合、図1に示す上面配線2、下面配線3およびスペーサ44は設けられていない。
図2において、ベース板1の下面には半導体構成体5が接着層6を介して接着されている。半導体構成体5の周囲におけるベース板1の下面には絶縁層18が設けられている。半導体構成体5および絶縁層18の下面には絶縁膜19を介して下地金属層21を含む配線22が設けられている。オーバーコート膜23の下面にはチップ部品27およびフレキシブル配線板29が設けられている。
ベース板1の上面には銅等からなる下地金属層51が設けられている。下地金属層51の上面全体には銅からなる配線52が設けられている。この場合、半導体構成体5上におけるベース板1の上面に設けられた下地金属層51を含む配線52はべたパターンからなるグラウンド層(ノイズシールド層)となっている。
配線52を含むベース板1の上面にはソルダーレジスト等からなるオーバーコート膜53が設けられている。配線52の接続パッド部に対応する部分におけるオーバーコート膜53には開口部54が設けられている。そして、光センサ35の接続パッド39は、ボンディングワイヤ42を介して、オーバーコート膜53の開口部54を介して露出された配線52の接続パッド部に接続されている。
下地金属層51を含む配線52の一部と下地金属層21を含む配線22の一部とは、ベース板1、絶縁層18および絶縁膜19の所定の箇所に設けられた貫通孔55の内壁面に設けられた銅等からなる下地金属層56aと銅層56bとからなる上下導通部56を介して接続されている。この場合、上下導通部56内には、上下配線の電気的な導通を良くするために、銅ペースト、銀ペースト、導電性樹脂等からなる導電材57が充填されているが、絶縁性樹脂が充填されていてもよく、また、空洞であってもよい。
なお、ガラス板45の下面周辺部を除く部分には座ぐり加工により凹部45aが設けられている。そして、ガラス板45の下面周辺部は光センサ35の上面に配置されている。また、オーバーコート膜23の下面には、チップ部品27のほかに、ベアチップからなる半導体チップ58が設けられている。すなわち、半導体チップ58の接続パッド59は、半田ボール60を介して配線22の接続パッド部に接続されている。
(第3実施形態)
図3はこの発明の第3実施形態としての光センサモジュールの断面図を示す。この光センサモジュールにおいて、図1に示す場合と大きく異なる点は、後述する構成の光センサ61を配線22の接続パッド部に半田ボール77を介して接続し、チップ部品27をベース板1上に配置して絶縁層18内に埋め込み、チップ部品27と配線22とを電気的に接続するための上下導通部84を有する構造とした点である。この場合、図1に示す上面配線2および下面配線3は設けられていない。この実施形態の場合には、光センサ61は半田ボール77により接続されるため、配線22には金層を形成する必要がなく、全体が銅層のみでよい。
次に、光センサ61の構成について説明する。光センサ61はシリコン基板(半導体基板)62を備えている。シリコン基板62の上面中央部にはCCD(電荷結合素子)やフォトダイオード、フォトトランジスタ等の素子を含む光電変換デバイス領域63が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド64が光電変換デバイス領域63に接続されて設けられている。
接続パッド64の中央部を除くシリコン基板62の上面には酸化シリコン等からなる絶縁膜65が設けられ、接続パッド64の中央部は絶縁膜65に形成された開口部66を介して露出されている。シリコン基板62の下面およびその周囲にはエポキシ系樹脂やポリイミド系樹脂等からなる絶縁膜67が設けられている。この場合、シリコン基板62の周囲に設けられた絶縁膜67の上面はシリコン基板62の上面に設けられた絶縁膜65の上面とほぼ面一となっている。
絶縁膜65、67の上面には銅等からなる下地金属層68が設けられている。下地金属層68の上面全体には銅からなる上面配線69が設けられている。下地金属層68を含む上面配線69の一端部は、絶縁膜65の開口部66を介して接続パッド64に接続されている。上面配線69を含む絶縁膜65、67の上面には透明なエポキシ系樹脂等からなる透明接着層70を介して紫外線カット用のガラス板71が設けられている。
上面配線69の接続パッド部に対応する部分における絶縁膜67には開口部72が設けられている。絶縁膜67の下面には銅等からなる下地金属層73が設けられている。下地金属層73の下面全体には銅からなる下面配線74が設けられている。下地金属層73を含む下面配線74の一端部は、絶縁膜67の開口部72を介して上面配線69の接続パッド部に接続されている。下面配線74を含む絶縁膜67の下面にはソルダーレジスト等からなるオーバーコート膜75が設けられている。
下面配線74の接続パッド部に対応する部分におけるオーバーコート膜75には開口部77が設けられている。開口部77内およびその下方には半田ボール(外部接続用電極)77が下面配線74の接続パッド部に接続されて設けられている。そして、光センサ61は、その半田ボール77が、オーバーコート膜23の開口部24を介して露出された配線22の接続パッド部に接続されていることにより、オーバーコート膜23上に搭載されている。
次に、チップ部品27等について説明する。ベース板1の上面の所定の箇所には銅箔からなる一対の接続端子78が設けられている。一対の接続端子78下におけるベース板1に設けられた貫通孔内には銅ペースト、銀ペースト、導電性樹脂等からなる上下導通部79が接続端子78に接続されて設けられている。一対の接続端子78の上面にはチップ部品27の両側の電極が半田28を介して接続されている。そして、半田28を含むチップ部品27は、絶縁層18内に埋め込まれている。
ベース板1の下面には銅等からなる下地金属層80が設けられている。下地金属層80の下面全体には銅からなる配線81が設けられている。下地金属層80を含む配線81の一端部は上下導通部79に接続されている。配線81を含むベース板1の下面全体にはソルダーレジスト等からなるオーバーコート膜82が設けられている。
下地金属層80を含む配線81と下地金属層21を含む配線22の一部とは、ベース板1、絶縁層18および絶縁膜19の所定の箇所に設けられた貫通孔83の内壁面に設けられた銅等からなる下地金属層84aと銅層84bとからなる上下導通部84を介して接続されている。この場合も、上下導通部84内には、上下配線の電気的な導通を良くするために、銅ペースト、銀ペースト、導電性樹脂等からなる導電材85が充填されているが、絶縁性樹脂が充填されていてもよく、また、空洞であってもよい。
そして、この光センサモジュールでは、半導体構成体5の周囲におけるベース板1上に設けられた絶縁層18内の上下導通部84を除く部分はデッドスペースであるため、このデッドスペース内におけるベース板1上にチップ部品27を設けると、スペースの有効利用を図ることができる。
(第4実施形態)
図4はこの発明の第4実施形態としての光センサモジュールの断面図を示す。この光センサモジュールにおいて、図1に示す場合と大きく異なる点は、ベース板1に半導体構成体5および光センサ35を互いに離間させて配置した点である。この場合、図1に示す上面配線2、下面配線3およびオーバーコート膜4は設けられていない。
すなわち、ベース板1の上面の所定の箇所には半導体構成体5が接着層6を介して接着され、他の所定の箇所には光センサ35が接着層36を介して接着されている。この場合、半導体構成体5は、図1に示す柱状電極16および封止膜17を有せず、配線15を含む保護膜12の上面にオーバーコート膜86が設けられた構造となっている。
そして、下地金属層21を含む配線22は、絶縁膜19等に設けられた開口部20を介して半導体構成体5の配線15の接続パッド部(外部接続用電極)および光センサ35の接続パッド39に接続されている。ここで、絶縁層18、絶縁膜19およびオーバーコート膜23は透明なエポキシ系樹脂等からなっている。また、ガラス板45の下面周辺部を除く部分には座ぐり加工により凹部45aが設けられている。そして、ガラス板45の下面周辺部はオーバーコート膜23の上面に配置されている。
次に、代表として、図3に示す光センサモジュールの一部の製造方法の一例について説明するに、まず、半導体構成体5の製造方法の一例について説明する。この場合、まず、図5に示すように、ウエハ状態のシリコン基板(半導体基板)7上に集積回路8、アルミニウム系金属等からなる接続パッド9、酸化シリコン等からなる絶縁膜10およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜12が設けられ、接続パッド9の中央部が絶縁膜10および保護膜12に形成された開口部11、13を介して露出されたものを用意する。
次に、図6に示すように、両開口部11、13を介して露出された接続パッド9の上面を含む保護膜12の上面全体に下地金属層14を形成する。この場合、下地金属層14は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層14の上面にメッキレジスト膜91をパターン形成する。この場合、配線15形成領域に対応する部分におけるメッキレジスト膜91には開口部92が形成されている。次に、下地金属層14をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜91の開口部92内の下地金属層14の上面に配線15を形成する。次に、メッキレジスト膜91を剥離する。
次に、図7に示すように、配線15を含む下地金属層14の上面にメッキレジスト膜93をパターン形成する。この場合、柱状電極16形成領域に対応する部分におけるメッキレジスト膜93には開口部94が形成されている。次に、下地金属層14をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜93の開口部94内の配線15の接続パッド部上面に柱状電極16を形成する。次に、メッキレジスト膜93を剥離し、次いで、配線15をマスクとして下地金属層14の不要な部分をエッチングして除去すると、図8に示すように、配線15下にのみ下地金属層14が残存される。
次に、図9に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極16および配線15を含む保護膜12の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜17をその厚さが柱状電極16の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極16の上面は封止膜17によって覆われている。
次に、封止膜17および柱状電極16の上面側を適宜に研磨し、図10に示すように、柱状電極16の上面を露出させ、且つ、この露出された柱状電極16の上面を含む封止膜17の上面を平坦化する。ここで、柱状電極16の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極16の高さにばらつきがあるため、このばらつきを解消して、柱状電極16の高さを均一にするためである。
次に、図11に示すように、シリコン基板7の下面全体に接着層6を接着する。接着層6は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板7に固着する。次に、シリコン基板7に固着された接着層6をダイシングテープ(図示せず)に貼り付け、図12に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図3に示すように、シリコン基板7の下面に接着層6を有する半導体構成体5が複数個得られる。
次に、このようにして得られた半導体構成体5を用いて、図3に示す半導体構成体5を含む部分の製造方法の一例について説明する。まず、図13に示すように、図3に示すベース板1を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が方形状のベース板1を用意する。
この場合、ベース板1の上面の所定の箇所には銅箔からなる一対の接続端子78が設けられ、一対の接続端子78下におけるベース板1に設けられた貫通孔内には銅ペースト、銀ペースト、導電性樹脂等からなる上下導通部79が接続端子78に接続されて設けられている。
次に、ベース板1の上面の所定の複数箇所にそれぞれ半導体構成体5のシリコン基板7の下面に接着された接着層6を接着する。ここでの接着は、加熱加圧により、接着層6を本硬化させる。次に、一対の接続端子78の上面にコンデンサや抵抗等からなるチップ部品27の両側の電極を半田28を介して接続し、これにより、チップ部品27をベース板1の上面の所定の箇所に配置する。なお、チップ部品27を配置した後に、半導体構成体5を配置するようにしてもよい。
次に、図14に示すように、半導体構成体5の周囲における、チップ部品27および半田28を含むベース板1の上面に、スクリーン印刷法やスピンコーティング法等により、絶縁層形成用層18aを形成する。絶縁層形成用層18aは、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラーやガラス繊維等からなる補強材が混入されたものである。
次に、半導体構成体5および絶縁層形成用層18aの上面に絶縁膜形成用シート19aを配置する。絶縁膜形成用シート19aは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
なお、絶縁膜形成用シート19aとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図15に示すように、一対の加熱加圧板95、96を用いて上下から絶縁層形成用層18aおよび絶縁膜形成用シート19aを加熱加圧する。すると、半導体構成体5の周囲における、チップ部品27および半田28を含むベース板1の上面に絶縁層18が形成され、半導体構成体5および絶縁層18の上面に絶縁膜19が形成される。この場合、絶縁膜19の上面は、上側の加熱加圧板95の下面によって押さえ付けられるため、平坦面となる。したがって、絶縁膜19の上面を平坦化するための研磨工程は不要である。
次に、図16に示すように、レーザビームを照射するレーザ加工により、柱状電極16の上面中央部に対応する部分における絶縁膜19に開口部20を形成する。また、メカニカルドリルを用いて、絶縁膜19、絶縁層18およびベース板1の所定の箇所に貫通孔83を形成する。次に、必要に応じて、開口部20内および貫通孔83内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図17に示すように、開口部20を介して露出された柱状電極16の上面を含む絶縁膜19の上面全体、上下導通部79の下面を含むベース板1の下面全体および貫通孔83の内壁面に、銅の無電解メッキにより、下地金属層21、80、84aを形成する。次に、下地金属層21の上面にメッキレジスト膜97をパターン形成し、また、下地金属層80の下面にメッキレジスト膜98をパターン形成する。この場合、配線22形成領域に対応する部分におけるメッキレジスト膜97には開口部99が形成されている。また、配線81形成領域に対応する部分におけるメッキレジスト膜98には開口部100が形成されている。
次に、下地金属層21、80、84aをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜97の開口部99内の下地金属層21の上面に配線22を形成し、また、メッキレジスト膜98の開口部100内の下地金属層80の下面に配線81を形成し、さらに、貫通孔83内の下地金属層84aの表面に銅層84bを形成する。
次に、両メッキレジスト膜97、98を剥離し、次いで、配線22、81をマスクとして下地金属層21、80の不要な部分をエッチングして除去すると、図18に示すように、配線22下にのみ下地金属層21が残存され、また、配線81上にのみ下地金属層80が残存される。また、この状態では、貫通孔83内に下地金属層84aと銅層84bとからなる上下導通部84が形成されている。
次に、図19に示すように、スクリーン印刷法等により、上下導通部84内に銅ペースト、銀ペースト、導電性樹脂等からなる導電材85を充填する。次に、必要に応じて、上下導通部84内から突出された余分の導電材85をバフ研磨等により除去する。次に、スクリーン印刷法やスピンコーティング法等により、配線22を含む絶縁膜19の上面にソルダーレジスト等からなるオーバーコート膜23を形成する。この場合、配線22の接続パッド部および外部接続端子に対応する部分におけるオーバーコート膜23には開口部24、26が形成されている。また、配線81を含むベース板1の下面全体にソルダーレジスト等からなるオーバーコート膜82を形成する。
次に、互いに隣接する半導体構成体5間において、オーバーコート膜23、絶縁膜19、絶縁層18、ベース板1およびオーバーコート膜82を切断すると、図3に示す半導体構成体5を含む部分が複数個得られる。
次に、図3に示す光センサ61の製造方法の一例について説明する。まず、図20に示すように、ウエハ状態のシリコン基板(半導体基板)62上に光電変換デバイス領域63、アルミニウム系金属等からなる接続パッド64および酸化シリコン等からなる絶縁膜65が設けられ、接続パッド64の中央部が絶縁膜65に形成された開口部66を介して露出されたものを用意する。
次に、図21に示すように、開口部66を介して露出された接続パッド64の上面を含む絶縁膜65の上面全体に、銅の無電解メッキ等により、下地金属層68を形成する。次に、下地金属層68の上面にメッキレジスト膜101をパターン形成する。この場合、上面配線69形成領域に対応する部分におけるメッキレジスト膜101には開口部102が形成されている。
次に、下地金属層68をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜101の開口部102内の下地金属層68の上面に上面配線69を形成する。次に、メッキレジスト膜101を剥離し、次いで、上面配線69をマスクとして下地金属層68の不要な部分をエッチングして除去すると、図22に示すように、上面配線69下にのみ下地金属層68が残存される。
次に、図23に示すように、上面配線69を含む絶縁膜65の上面全体に透明なエポキシ系樹脂等からなる透明接着層70を介してガラス板71を接着する。次に、ウエハ状態のシリコン基板62のうちの図3に示すシリコン基板62に対応しない不要な部分およびその上の絶縁膜65を、図24に示すように、ダイシングやエッチング等により除去する。したがって、この状態では、シリコン基板62の周囲に配置された下地金属層68および透明接着層70の下面は露出され、この露出面は絶縁膜65の上面とほぼ面一となる。
次に、図25に示すように、スクリーン印刷法やスピンコーティング法等により、シリコン基板62の周囲に配置された下地金属層68および透明接着層70を含むシリコン基板62の下面にエポキシ系樹脂やポリイミド系樹脂等からなる絶縁膜67を形成する。この場合、下地金属層68を含む上面配線69の接続パッド部に対応する部分における絶縁膜67には開口部72が形成されている。
次に、開口部72を介して露出された下地金属層68を含む上面配線69の接続パッド部を含む絶縁膜67の下面全体に、銅の無電解メッキ等により、下地金属層73を形成する。次に、下地金属層73の下面にメッキレジスト膜103をパターン形成する。この場合、下面配線74形成領域に対応する部分におけるメッキレジスト膜103には開口部104が形成されている。
次に、下地金属層73をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜103の開口部104内の下地金属層73の下面に下面配線74を形成する。次に、メッキレジスト膜103を剥離し、次いで、下面配線74をマスクとして下地金属層73の不要な部分をエッチングして除去すると、図26に示すように、下面配線74上にのみ下地金属層73が残存される。
次に、図27に示すように、スクリーン印刷法やスピンコーティング法等により、下面配線74を含む絶縁膜67の下面にソルダーレジスト等からなるオーバーコート膜75を形成する。この場合、下面配線74の接続パッド部に対応する部分におけるオーバーコート膜75には開口部76が形成されている。次に、開口部76内およびその下方に半田ボール77を下面配線74の接続パッド部に接続させて形成する。
次に、図28に示すように、互いに隣接するシリコン基板62間において、ガラス板71、透明接着層70、絶縁膜67およびオーバーコート膜75を切断すると、図3に示す光センサ61が複数個得られる。
なお、上記各実施形態において、光センサを半導体基板上に光電変換デバイス領域が形成されたものとして説明したが、光センサは絶縁基板上に半導体薄膜で光電変換素子を形成したものを用いてもよい。また、半導体構成体と光センサを接続する配線22は1層のみの場合で説明したが、半導体構成体上に形成する配線は、間に絶縁膜を介在させて複数層設けるようにすることもできる。また、配線22を覆うオーバーコート膜23は、ソルダーレジストとしたが、ビルドアップ材等他の材料でもよく、さらに、スクリーン印刷やコーティング等により成膜するものではなく、予めシート状に形成したガラス繊維等が分散された絶縁樹脂シートを熱圧着等により接着してもよい。
この発明の第1実施形態としての光センサモジュールの断面図。 この発明の第2実施形態としての光センサモジュールの断面図。 この発明の第3実施形態としての光センサモジュールの断面図。 この発明の第4実施形態としての光センサモジュールの断面図。 図3に示す半導体構成体を含む部分の製造に際し、当初用意したものの断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 この発明の第2実施形態としての光センサモジュールの断面図。 この発明の第3実施形態としての光センサモジュールの断面図。 図15に示す光センサモジュールの製造に際し、所定の工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 図1に示す光センサの製造に際し、当初用意したものの断面図。 図20に続く工程の断面図。 図21に続く工程の断面図。 図22に続く工程の断面図。 図23に続く工程の断面図。 図24に続く工程の断面図。 図25に続く工程の断面図。 図26に続く工程の断面図。 図27に続く工程の断面図。
符号の説明
1 ベース板
5 半導体構成体
7 シリコン基板
8 集積回路
15 配線
16 柱状電極
18 絶縁層
19 絶縁膜
22 配線
23 オーバーコート膜
27 チップ部品
29 フレキシブル配線板
35 光センサ
37 シリコン基板
38 光電変換デバイス領域
39 接続パッド
45 ガラス板
47 レンズ

Claims (10)

  1. 上面に光電変換デバイス領域および該光電変換デバイス領域に接続された接続パッドが設けられた光センサと、上面部に、所定の機能の集積回路と当該集積回路に接続されている複数の外部接続用電極が少なくとも設けられているシリコン基板備え、当該シリコン基板の上面には、前記外部接続用電極の上面と面一となるように設けられた封止膜、又はオーバーコート膜が設けられている半導体構成体と、前記半導体構成体の周囲に設けられた絶縁層と、前記半導体構成体上に設けられ、前記光センサの接続パッドと前記半導体構成体の外部接続用電極とを電気的に接続する配線とを具備することを特徴とする光センサモジュール。
  2. 請求項1に記載の発明において、前記半導体構成体および前記絶縁層はベース板上に設けられ、前記配線は前記半導体構成体および前記絶縁層上の少なくとも一部に前記半導体構成体の外部接続用電極に接続されて設けられ、前記光センサは前記配線の接続パッド部を除く部分を覆うオーバーコート膜上に設けられていることを特徴とする光センサモジュール。
  3. 請求項1に記載の発明において、前記半導体構成体および前記絶縁層はベース板下に設けられ、前記配線は前記ベース板上に設けられ、前記光センサは前記配線の接続パッド部を除く部分を覆うオーバーコート膜上に設けられ、前記配線は前記ベース板および前記絶縁層内に設けられた上下導通部および前記半導体構成体および前記絶縁層下に設けられた別の配線を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とする光センサモジュール。
  4. 請求項2または3に記載の発明において、前記光センサの接続パッドは、前記配線の接続パッド部にボンディングワイヤを介して接続されていることを特徴とする光センサモジュール。
  5. 請求項2または3に記載の発明において、前記光センサはその下面にその接続パッドに電気的に接続された外部接続用電極を有し、該外部接続用電極は前記配線の接続パッド部に接続されていることを特徴とする光センサモジュール。
  6. 請求項1に記載の発明において、前記半導体構成体および前記光センサはベース板上に互いに離間して設けられ、前記絶縁層は前記半導体構成体および前記光センサの周囲における前記ベース板上に設けられ、前記配線は前記半導体構成体、前記光センサおよび前記絶縁層上に設けられた絶縁膜上に前記半導体構成体の外部接続用電極および前記光センサの接続パッドに接続されて設けらていることを特徴とする光センサモジュール。
  7. 請求項1に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする光センサモジュール。
  8. 請求項1に記載の発明において、前記絶縁層内にチップ部品が埋め込まれていることを特徴とする光センサモジュール。
  9. 請求項1に記載の発明において、前記光センサの上面に紫外線カット用のガラス板が設けられていることを特徴とする光センサモジュール。
  10. 請求項1に記載の発明において、前記光センサの上方にレンズが配置されていることを特徴とする光センサモジュール。
JP2004018540A 2004-01-27 2004-01-27 光センサモジュール Expired - Fee Related JP4089629B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004018540A JP4089629B2 (ja) 2004-01-27 2004-01-27 光センサモジュール
TW094102096A TWI296154B (en) 2004-01-27 2005-01-25 Optical sensor module
KR1020050006927A KR100699316B1 (ko) 2004-01-27 2005-01-26 광센서모듈
CNA2005100063069A CN1649162A (zh) 2004-01-27 2005-01-26 光传感器模块
US11/043,886 US7378645B2 (en) 2004-01-27 2005-01-26 Optical sensor module with semiconductor device for drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018540A JP4089629B2 (ja) 2004-01-27 2004-01-27 光センサモジュール

Publications (2)

Publication Number Publication Date
JP2005216940A JP2005216940A (ja) 2005-08-11
JP4089629B2 true JP4089629B2 (ja) 2008-05-28

Family

ID=34903022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018540A Expired - Fee Related JP4089629B2 (ja) 2004-01-27 2004-01-27 光センサモジュール

Country Status (1)

Country Link
JP (1) JP4089629B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534927B2 (ja) * 2005-09-27 2010-09-01 カシオ計算機株式会社 半導体装置
KR101100790B1 (ko) * 2006-09-15 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5001043B2 (ja) * 2007-03-27 2012-08-15 株式会社テラミクロス 半導体装置およびその製造方法
CN109616485A (zh) * 2012-06-22 2019-04-12 株式会社尼康 基板、拍摄单元及拍摄装置
US10943894B2 (en) 2018-10-05 2021-03-09 Asahi Kasei Microdevices Corporation Optical device having lens block having recessed portion covering photoelectric conversion block

Also Published As

Publication number Publication date
JP2005216940A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
KR100699316B1 (ko) 광센서모듈
JP3925809B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4609317B2 (ja) 回路基板
EP1683198B1 (en) Semiconductor device and manufacturing method thereof
JP5193898B2 (ja) 半導体装置及び電子装置
JP2005216936A (ja) 半導体装置およびその製造方法
JP2005093942A (ja) 半導体装置
US8211754B2 (en) Semiconductor device and manufacturing method thereof
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4089629B2 (ja) 光センサモジュール
JP4438389B2 (ja) 半導体装置の製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4321758B2 (ja) 半導体装置
JP2003110945A (ja) カメラモジュール
JP4316623B2 (ja) 半導体装置の製造方法
JP4179174B2 (ja) 撮像装置およびその製造方法並びにその実装構造
JP3979404B2 (ja) 半導体装置
JP4341484B2 (ja) 半導体装置およびその製造方法
JP2006147835A (ja) 半導体装置
JP2008060548A (ja) 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees