JP3979404B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3979404B2 JP3979404B2 JP2004193124A JP2004193124A JP3979404B2 JP 3979404 B2 JP3979404 B2 JP 3979404B2 JP 2004193124 A JP2004193124 A JP 2004193124A JP 2004193124 A JP2004193124 A JP 2004193124A JP 3979404 B2 JP3979404 B2 JP 3979404B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat dissipation
- wiring
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板1を備えている。ベース板1は、例えば、通常、プリント基板用として用いられている材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT(ビスマレイミド・トリアジン)樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
図16はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、上層放熱層25を含む上層オーバーコート膜26の上方に、ベース板1とほぼ同じサイズの放熱板71を、上層オーバーコート膜26の開口部27内に設けられた接着材72を介して上層放熱層25の上面に接着させて配置した点である。この場合、放熱板71は、銅やアルミニウム等の高熱伝導性金属からなっている。接着材72は、シリコーン接着材や半田等の高熱伝導性接着材からなっている。そして、この半導体装置では、上層放熱層25よりもサイズの大きい放熱板71により、放熱性をより一層良くすることができる。
図17はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、上層オーバーコート膜26の開口部27を介して露出された上層放熱層25を含む上層オーバーコート膜26の上面全体に銅箔等の金属シートからなる放熱シート73を、その下面に予め設けられたシリコーン接着材等の高熱伝導性絶縁接着材からなる接着層74を介した接着させて設けた点である。そして、この半導体装置では、上層放熱層25よりもサイズの大きい放熱シート73により、放熱性をより一層良くすることができる。
図18はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す場合と異なる点は、放熱板71の下面中央部に一体形成された支柱75の下面を接着材72を介して上層放熱層25の上面に接着し、放熱板71の下面に設けられた樹脂等からなる絶縁層76の下方における上層オーバーコート膜26上に別の半導体構成体3Aを搭載した点である。
図19はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、下層配線33および上下導通部42を備えておらず、上層配線23の接続パッド部に対応する部分および上層放熱層25の所定の複数箇所に対応する部分における上層オーバーコート膜26に開口部81、82を設け、開口部81内およびその上方に外部接続用電極としての半田ボール39を上層配線23の接続パッド部に接続させて設け、開口部82内およびその上方に放熱用半田ボール40を上層放熱層25に接続させて設け、下層放熱層35の中央部に対応する部分における下層オーバーコート膜36に開口部83を設けた点である。この場合、上層放熱層25の所定の複数箇所は、放熱用半田ボール40が無ければ、上層オーバーコート膜26の開口部82を介して露出されている。
図20はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す場合と異なる点は、ベース板1の下面に下層配線33を上下導通部42を介して上層配線23に接続させて設け、放熱板71の上面中央部に一体形成された支柱75の上面を接着材72を介して下層放熱層35の下面に接着し、放熱板71の上面に設けられた絶縁層76の上方における下層オーバーコート膜36下に別の半導体構成体3Aを搭載した点である。
図21はこの発明の第7実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す場合と異なる点は、内部放熱層2をベース板1の上面のほぼ全域に設け、且つ、図22にも示すように、内部放熱層2のうちの半導体構成体3が配置される領域を方形状部2aとし、その周囲を格子状部2bとし、また下層下地金属層34を含む下層放熱層35を内部放熱層2と同じサイズおよび同じ形状とし、下層放熱層35のうちの方形状部35aの中央部を下層オーバーコート膜36の開口部83を介して露出させた点である。
図23はこの発明の第8実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す場合と大きく異なる点は、上層絶縁膜および上層配線を2層とした点である。すなわち、第1の上層絶縁膜19Aの上面には第1の上層下地金属層22Aを含む第1の上層配線23Aおよび第1の放熱用上層下地金属層24Aを含む第1の上層放熱層25Aが設けられている。第1の上層下地金属層22Aを含む第1の上層配線23Aの一端部は、第1の上層絶縁膜19Aの開口部20Aを介して柱状電極15の上面に接続されている。第1の放熱用上層下地金属層24Aを含む第1の上層放熱層25Aは、第1の上層絶縁膜19Aの開口部21Aを介して放熱用柱状電極16の上面に接続されている。
上記第1実施形態では、互いに隣接する半導体構成体3間において切断したが、これに限らず、2個またはそれ以上の半導体構成体3を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、例えば、図24に示すこの発明の第9実施形態のようにしてもよい。
例えば、図1に示す場合において、上層放熱層25をグランド用の上層配線23に接続し、あるいは放熱用配線14をグランド用の配線12に接続し、電位の安定化を図るようにしてもよい。また、下層放熱層35をグランド用の下層配線33に接続するようにしてもよい。この場合、グランド層を兼ねた下層放熱層35および内部放熱層2により、電位の安定化を図ることができるが、シリコン基板5の下面に電気的に接続させてもよく、接続させなくてもよい。したがって、接着層4は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよい。
2 内部放熱層
3 半導体構成体
4 接着層
5 シリコン基板
6 接続パッド
12 配線
14 放熱用配線
15 柱状電極
16 放熱用柱状電極
17 封止膜
18 絶縁層
19 上層絶縁膜
23 上層配線
25 上層放熱層
26 上層オーバーコート膜
27 開口部
32 下層配線
35 下層放熱層
36 下層オーバーコート膜
39 半田ボール
40 放熱用半田ボール
Claims (16)
- 下面に少なくとも1層の下層配線を有するベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用柱状電極および少なくとも1つの放熱用柱状電極を有する少なくとも1つの半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも1層の上層配線と、前記上層配線のうちの最上層の上層配線を覆う上層オーバーコート膜と、前記上層オーバーコート膜下に前記半導体構成体の放熱用柱状電極に接続されて設けられ、且つ、少なくとも一部が前記上層オーバーコート膜の開口部を介して露出されている上層放熱層と、前記絶縁層を貫通して設けられ前記上層配線と前記下層配線を接続する上下導通部とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記放熱層は前記最上層の上層配線と同一の材料によって形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記下層配線は前記絶縁層に対応する位置に接続パッド部を有することを特徴とする半導体装置。
- 請求項3に記載の発明において、前記下層配線のうちの最下層の下層配線の接続パッド部を除く部分を覆う下層オーバーコート膜を有することを特徴とする半導体装置。
- 請求項4に記載の発明において、前記最下層の下層配線の接続パッド部下に外部接続用半田ボールが設けられていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記ベース板と前記半導体構成体の半導体基板との間に内部放熱層が設けられ、前記ベース板下に下層放熱層が前記内部放熱層に接続されて設けられ、前記下層放熱層の少なくとも一部は前記下層オーバーコート膜によって覆われずに露出され、この露出された前記下層放熱層下に放熱用半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記上層オーバーコート膜上に放熱板または放熱シートが前記上層放熱層に接続されて設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記最上層の上層配線は、外部接続用の接続パッド部を有し、該接続パッド部は前記上層オーバーコート膜によって覆われずに露出されていることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記最上層の上層配線の接続パッド部上に外部接続用半田ボールが設けられ、前記上層オーバーコート膜によって覆われずに露出された前記上層放熱層上に放熱用半田ボールが設けられていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記ベース板と前記半導体構成体の半導体基板との間に内部放熱層が設けられ、前記ベース板下に下層放熱層が前記内部放熱層に接続されて設けられていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記下層放熱層の少なくとも一部以外を覆う下層オーバーコート膜を有し、前記下層オーバーコート膜下に放熱板または放熱シートが前記下層放熱層に接続されて設けられていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記内部放熱層および前記下層放熱層は前記ベース板の上下面のほぼ全域に設けられ、且つ、その少なくとも各一部が格子状となっていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体は、前記半導体基板上に形成された複数の接続パッドと、前記各接続パッドを露出する開口部を有する保護膜と、前記外部接続用柱状電極および前記放熱用柱状電極間に設けられた封止膜とを備えていることを特徴とする半導体装置。
- 請求項13に記載の発明において、前記外部接続用柱状電極、前記放熱用柱状電極および前記封止膜を覆う絶縁膜を有し、前記放熱層は前記絶縁膜上に形成されていることを特徴とする半導体装置。
- 請求項14に記載の発明において、前記絶縁膜は前記外部接続用柱状電極および前記放熱用柱状電極の上面を露出する開口部を有することを特徴とする半導体装置。
- 請求項15に記載の発明において、前記絶縁膜上に前記開口部を介して前記前記放熱用柱状電極柱状電極に接続された配線が形成されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004193124A JP3979404B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置 |
| TW093128125A TWI248148B (en) | 2003-09-19 | 2004-09-17 | Semiconductor device having heat dissipation layer cross-reference to related applications |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004193124A JP3979404B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019348A JP2006019348A (ja) | 2006-01-19 |
| JP3979404B2 true JP3979404B2 (ja) | 2007-09-19 |
Family
ID=35793358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004193124A Expired - Fee Related JP3979404B2 (ja) | 2003-09-19 | 2004-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3979404B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4734895B2 (ja) * | 2004-11-10 | 2011-07-27 | ソニー株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3910045B2 (ja) * | 2001-11-05 | 2007-04-25 | シャープ株式会社 | 電子部品内装配線板の製造方法 |
| JP4012496B2 (ja) * | 2003-09-19 | 2007-11-21 | カシオ計算機株式会社 | 半導体装置 |
-
2004
- 2004-06-30 JP JP2004193124A patent/JP3979404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006019348A (ja) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
| KR100637307B1 (ko) | 반도체장치 | |
| JP3945483B2 (ja) | 半導体装置の製造方法 | |
| KR101167384B1 (ko) | 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법 | |
| JP4093186B2 (ja) | 半導体装置の製造方法 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| KR101730650B1 (ko) | 실장 기판 및 반도체 모듈 | |
| JP2006173232A (ja) | 半導体装置およびその製造方法 | |
| JP4609317B2 (ja) | 回路基板 | |
| JP2005142466A (ja) | 半導体装置およびその製造方法 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP4316624B2 (ja) | 半導体装置 | |
| JP5377403B2 (ja) | 半導体装置及び回路基板の製造方法 | |
| JP3979404B2 (ja) | 半導体装置 | |
| JP4321758B2 (ja) | 半導体装置 | |
| JP4241284B2 (ja) | 半導体装置 | |
| JP4089629B2 (ja) | 光センサモジュール | |
| JP4990492B2 (ja) | 半導体装置 | |
| JP4461801B2 (ja) | 半導体装置およびその製造方法 | |
| JP4209341B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005191157A (ja) | 半導体装置およびその製造方法 | |
| JP4561079B2 (ja) | 半導体装置の製造方法 | |
| TWI248148B (en) | Semiconductor device having heat dissipation layer cross-reference to related applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |