KR101730650B1 - 실장 기판 및 반도체 모듈 - Google Patents

실장 기판 및 반도체 모듈 Download PDF

Info

Publication number
KR101730650B1
KR101730650B1 KR1020090107967A KR20090107967A KR101730650B1 KR 101730650 B1 KR101730650 B1 KR 101730650B1 KR 1020090107967 A KR1020090107967 A KR 1020090107967A KR 20090107967 A KR20090107967 A KR 20090107967A KR 101730650 B1 KR101730650 B1 KR 101730650B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
laminated
substrate
wiring layer
Prior art date
Application number
KR1020090107967A
Other languages
English (en)
Other versions
KR20100056376A (ko
Inventor
히로시 아사미
오사무 야마가타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100056376A publication Critical patent/KR20100056376A/ko
Application granted granted Critical
Publication of KR101730650B1 publication Critical patent/KR101730650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

과제
전자 부품의 실장에 즈음하여, 고밀도화와 저열저항화의 요구를 동시에 만족할 수 있는 구조를 제공한다.
해결 수단
본 발명의 실장 기판(1)은, 코어 기판(2)의 윗면측에 적층 상태로 형성된 복수의 배선층을 포함하는 적층 배선부(3)를 갖는 것으로, 복수의 배선층중, 최하층의 배선층(5)의 일부(5a)를, 냉각 구조체를 실장하는 목적으로, 외부에 노출하는 상태로 배치하고 있다.

Description

실장 기판 및 반도체 모듈{MOUNT BOARD AND SEMICONDUCTOR MODULE}
본 발명은, 전자 부품의 실장에 이용되는 실장 기판과, 해당 실장 기판을 이용하여 구성되는 반도체 모듈에 관한 것이다.
근래, LSI(Large Scale Integration) 등의 반도체 칩을 포함하는 전자 부품의 실장에 이용되는 실장 기판에는, 고밀도화와 저열저항화가 요구되고 있다. 고밀도화의 요구에는, LSI의 다(多)핀화나 복수의 반도체 칩을 탑재하는 멀티칩화(모듈화) 등이 배경에 있다. 또한, 저열저항화의 요구에는, LSI의 고소비 전력화나 최종 제품 세트의 관계 등이 배경에 있다.
일반적으로, 멀티칩화에 대응한 실장 기판에서는, 이것에 탑재되는 복수의 반도체 칩마다 전극 단자를 개별적으로 마련할 필요가 있다. 이 때문에, 반도체 칩이 탑재되는 측의 배선층은, 다층화하는 경향에 있다. 따라서, 실장 기판으로서는, 빌드업 기판이라고 불리는 다층 배선 기판이 사용되고 있다(예를 들면, 특허 문헌 1을 참조). 일반적으로, 빌드업 기판은, 코어 기판의 양면에 상하 대칭으로 배선층을 적층한 구조로 되어 있다.
또한, LSI 등의 반도체 칩이나 이것을 밀봉한 반도체 패키지는, 실장 기판에 의 실장에 즈음하여, 실장 기판의 최상층의 배선층에, 예를 들면 범프를 통하여 전기적으로 또한 기계적으로 접속된다. 또한, 특허 문헌 2에는, 반도체 칩을 다이 본드재로 본딩 패드에 고정하고, 또한 와이어 본딩에 의해 최상층의 배선층에 전기적으로 접속한 구성이 개시되어 있다. 더하여, 특허 문헌 2에는, 반도체 칩으로 발생하는 열을, 빌드업층의 최상층의 배선층을 이용하여 대기중에 방산하는 구성이 개시되어 있다.
복수의 배선층을 적층하여 이루어지는 빌드업층의 최상층에, 반도체 칩이나 반도체 패키지 등의 반도체 장치를 실장한 경우, 반도체 칩이나 반도체 패키지에서 발생하는 열의 일부는, 최상층의 배선층으로부터, 이것에 연결되는 내층(하층)의 배선층으로 전달된다.
특허 문헌 1 : 일본 특허 제 2739726호 공보
특허 문헌 2 : 일본 특개평7-176873호 공보
그러나, 반도체 장치 탑재측에 형성되는 복수의 배선층은, 각각 수지 등의 절연층으로 덮혀지기 때문에, 그 부분에서 열저항이 높아진다. 또한, 최상층의 배선층을 열의 방산에 이용하면, 전자 부품의 실장에 이용 가능한 영역의 크기가 제한되어 버린다. 따라서 종래에는, 고밀도화와 저열저항화의 요구를 동시에 만족할 수가 없었다.
본 발명의 목적은, 전자 부품의 실장에 즈음하여, 고밀도화와 저열저항화의 요구를 동시에 만족할 수 있는 구조를 제공하는 것에 있다.
본 발명에 관한 실장 기판은, 한쪽의 기판면상에 적층 상태로 형성된 복수의 배선층을 포함하는 적층 배선부를 가지며, 상기 복수의 배선층중, 최상층의 배선층을 제외한 내층의 배선층의 일부를 외부에 노출하는 상태로 배치한 구성으로 되어 있다.
본 발명에 관한 실장 기판에서는, 외부에 노출하는 내층의 배선층의 일부를 이용하여, 실장 기판에 냉각 구조체(構造體)를 실장하는 것이 가능해진다. 또한, 냉각 구조체의 실장에 의해, 배선층을 이용한 열전달 경로의 열저항을 내리는 것이 가능해진다.
본 발명에 의하면, 외부에 노출하는 내층의 배선층의 일부를 이용하여, 실장 기판에 냉각 구조체를 실장할 수 있다. 이 때문에, 전자 부품의 실장 영역을 제한하는 일 없이, 배선층을 이용한 열전달 경로의 열저항을 내릴 수 있다. 그 결과, 전자 부품의 실장에 즈음하여, 고밀도화와 저열저항화의 요구를 동시에 만족하는 것이 가능해진다.
이하, 본 발명의 구체적인 실시의 형태에 관해 도면을 참조하면서 상세히 설명한다. 또한, 본 발명의 기술적 범위는 이하에 기술하는 실시의 형태로 한정되는 것이 아니고, 발명의 구성 요건이나 그 조합에 의해 얻어지는 특정한 효과를 도출할 수 있는 범위에 있어서, 여러가지의 변경이나 개량을 가한 형태도 포함한다.
<실시의 형태>
[실장 기판의 구성]
도 1은 본 발명의 실시의 형태에 관한 실장 기판의 구성례를 도시하는 단면도이다. 실장 기판(1)은, 크게는, 코어 기판(2)과 적층 배선부(3)를 구비하는 구성으로 되어 있다. 코어 기판(2)은, 예를 들면, 평판형상의 기재(基材)(4)의 양면에 배선층(5, 6)을 형성하고, 또한 해당 배선층(5, 6)을 관통 도통로(7)로 전기적으로 접속한 구조로 되어 있다. 기재(4)는, 예를 들면, 유리 에폭시 등의 리지드한 기재를 이용하여 구성되어 있다. 배선층(5, 6)은, 예를 들면, 구리 등의 배선 재료를 이용하여 구성되어 있다. 관통 도통로(7)는, 기재(4)를 관통하는 관통구멍의 측벽에 도전막을 형성하고, 또한 해당 관통구멍을 수지로 매입한 구조로 되어 있다.
코어 기판(2)은, 예를 들면, 다음과 같은 방법으로 제조되는 것이다. 우선, 도 2(A)에 도시하는 바와 같이, 유리 에폭시 등의 기재를 이용한 양면 동장(銅張) 적층판(31)을 준비한다. 다음에, 도 2(B)에 도시하는 바와 같이, 양면 동장 적층판(31)에 드릴로 구멍뚫기 가공을 시행함에 의해, 관통구멍(32)을 형성한다. 다음에, 도 2(C)에 도시하는 바와 같이, 양면 동장 적층판(31)의 관통구멍(32)의 측벽에 전기 구리 도금에 의해 도전막(33)을 형성한다.
다음에, 도 2(D)에 도시하는 바와 같이, 도전막(33)으로 덮혀진 관통구멍(32)의 내부를 수지(34)로 매입한다. 다음에, 도 2(E)에 도시하는 바와 같이, 수지(34)의 매입 부분의 양 단면(端面)에 전기 구리 도금에 의해 도전막(35)을 형성한다. 다음에, 도 2(F)에 도시하는 바와 같이, 에칭에 의해 양면 동장 적층판(31)의 양면에 구리의 배선 패턴(36)을 형성한다. 이상의 공정을 경유하여 코어 기판(2)을 얻을 수 있다.
적층 배선부(3)는, 각각 절연층(14)을 통하여 복수의 배선층(상기한 배선층(5)을 포함한다)을 적층한 구조로 되어 있다. 적층 배선부(3)는, 코어 기판(2)상에서 섬형상(島狀)으로 독립한 형태로 형성되어 있다. 이 때문에, 코어 기판(2)의 최외주부에는, 적층 배선부(3)를 형성하는 배선층 및 절연층이 함께 존재하지 않는 영역, 즉 기재(4)의 표면(윗면)이 외부에 노출한 영역(2a)이 존재하고 있다. 복수의 배선층의 층 사이에 개재하는 절연층(14)의 단연부(端緣部)는, 상측(코어 기판(2)으로부터 먼 측)부터 하측(코어 기판(2)에 가까운 측)을 향하여, 아래로 내려가며 퍼지는 계단형상으로 형성되어 있다. 그리고, 이 계단형상의 가장 낮은 위치(최하층)에 배선층(5)이 형성되고, 해당 배선층(5)의 일부(단연부)(5a)가 외부에 노출하는 상태로 배치되어 있다. 배선층(5)은, 최상층의 배선층을 제외한 내층의 배선층에 상당하는 것이다. 내층의 배선층이란, 적층 배선부(3) 중에서, 최하층의 배선층(5)만으로 한하지 않고, 최상층의 배선층을 제외하고, 해당 최상층의 배선층보다도 하층에 형성되는 배선층을 말한다. 외부에 노출시키는 배선층(5)는, 그라운드용의 배선층인 것이 바람직하다.
[실장 기판의 제조 방법]
도 3은 본 발명의 실시의 형태에 관한 실장 기판의 제조 방법을 도시하는 개략도이다. 우선, 도 3(A)에 도시하는 바와 같이, 기재(4)와 배선층(5, 6)을 갖는 코어 기판(2)을 준비한다. 이 단계의 코어 기판(2)은, 최종적인 제품 사이즈에 응하여 잘라내여지는 개편(個片)의 코어 기판을 평면적으로 복수 나열하여 일체화한 대형판의 기판 구조로 되어 있다. 여기서는 편의상, 개편으로 잘라내여지는 3개의 코어 기판을 일체화한 형태로, 하나의 코어 기판(2)을 표현하고 있다.
상기 코어 기판(2)를 준비하면, 도 3(B)에 도시하는 바와 같이, 코어 기판(2)의 한쪽의 면에 감광성의 수지로 이루어지는 수지층(8)을 형성한다. 수지층(8)은, 전술한 복수의 배선층을 적층 상태로 형성한 다음, 상하의 배선층 사이에 개재하는 절연층이 되는 것이다. 여기서는 한 예로서, 네가형의 감광성 수지 필름을 부착함에 의해, 수지층(8)을 형성하는 것으로 한다.
다음에, 도 3(C)에 도시하는 바와 같이, 상기 수지층(8)을 노광 및 현상함에 의해, 코어 기판(2)상에서 수지층(8)을 복수의 섬형상으로 독립(분리)시키고, 또한 각 섬(島)의 수지층(8)에 복수의 비어 홀(9)를 형성한다. 이 때, 섬형상으로 분리 한 수지층(8)의 단연부보다도 외측에서, 내층의 배선층이 되는 최하층의 배선층(5)의 일부(단연부)(5a)를 노출시킨다. 또한, 제품 사이즈의 외형단(外形端)부터 예를 들면 a=200㎛만큼 떨어진 위치까지 배선층(5)의 일부(5a)를 인출함과 함께, 해당 배선층(5)의 일부(5a)를 예를 들면 b=0.5㎜만 외부에 노출시킨다.
이 단계에서 수지층(8)을 섬형상으로 독립시킴에 의해, 기판면 내에서 이웃하는 개편 사이즈의 코어 기판의 경계부(잘라냄의 절단 위치)에서, 수지층(8)의 물리적인 이어짐(연속성)가 끊켜진다. 이 때문에, 수지층(8)의 열수축에 의한 응력이 기판 전체에 분산된다. 그 결과, 수지층(8)의 열수축에 수반하는 코어 기판(2) 전체의 휘어짐을 저감할 수 있다.
다음에, 도 3(D)에 도시하는 바와 같이, 수지층(8)의 표면을 거칠게 하는 조화(粗化) 처리를 행한다. 이 조화 처리에서는, 예를 들면, 과망간산계 수지 조화액(粗化液)을 사용하여, 수지층(8)의 표면에 평균 조도(Ra)=0.5㎛의 조도를 가한다. 그 후, 화학 구리 도금에 의해 도금 바탕막(구리의 시드층)(10)을, 예를 들면 0.5㎛의 두께로 석출시킨다.
다음에, 도 3(E)에 도시하는 바와 같이, 코어 기판(2)의 한쪽의 면에, 섬형상으로 분리된 각각의 수지층(8)을 덮는 상태에서 레지스트막을 형성한 후, 해당
레지스트막을 노광 및 현상에 의해 패터닝함에 의해, 도금 레지스트(11)를 형성한다.
다음에, 도 3(F)에 도시하는 바와 같이, 도금 레지스트(11)로 덮이지 않은 수지층(8)의 표면에, 전기 도금법으로 구리의 배선 패턴(12)을, 예를 들면 15㎛의 두께로 형성한다. 배선 패턴(12)은, 최하층의 배선층(5)의 하나 위의 배선층이 된다. 그 후, 도금 레지스트(11) 및 도금 바탕막(10)을 제거한다.
이후는, 상기 도 3(B) 내지 도 3(F)의 처리를 반복함에 의해, 도 3(G)에 도시하는 바와 같이, 코어 기판(2)의 위에 복수의 배선층을 적층한 섬형상의 적층 배선부(3)를 갖는 빌드업 구조의 배선 기판(빌드업 기판)을 얻는다. 이 때, 코어 기판(2)의 위에 하나의 배선층을 적층할 때마다, 수지층(8)의 면적을 단계적으로 축소함에 의해, 복수의 배선층의 층 사이에 개재하는 절연층의 단연부가 계단형상으로 형성된다. 수지층(8)의 축소는, 기판 면방향에 따르는 방향(도면의 좌우 방향)에 있어서, 예를 들면, 1단(段)마다 수지층(8)의 형성 길이를 양측 ｃ=200㎛씩 단축함에 의해 실현된다.
그 후, 도 3(H)에 도시하는 바와 같이, 적층 배선부(3)의 섬마다 코어 기판(2)을 다이싱 가공 또는 루터 가공 등에 의해 절단함에 의해, 코어 기판(2)을 개편으로 잘라낸다. 이로써, 코어 기판(2)의 한쪽의 면상에 복수의 배선층을 포함하는 적층 배선부(3)가 형성되고, 또한 내층의 배선층(5)의 일부(5a)가 외부에 노출한 구조의 실장 기판(1)을 얻을 수 있다. 이 실장 기판(1)에서는, 코어 기판(2)의 윗면측에 형성된 배선층의 층 수와, 코어 기판(2)의 하면측에 형성된 배선층의 층 수가, 다르다. 구체적으로는, 코어 기판(2)의 윗면측에 형성된 배선층의 층 수가, 동 하면측에 형성되는 배선층의 층 수보다도 많게 되어 있다. 이 때문에, 코어 기판(2)을 중심으로 보면, 배선층의 적층 상태가 상하 비대칭인 구조로 되어 있다.
[반도체 모듈의 구성]
도 4는 본 발명의 실시의 형태에 관한 반도체 모듈의 구성례를 도시하는 단면도이다. 반도체 모듈(20)은, 상기한 실장 기판(1)과, 해당 실장 기판(1)에 실장된 반도체 장치를 구비한 구성으로 되어 있다. 반도체 장치로서는, 반도체 칩(21)과 반도체 패키지(22)가 실장되어 있다. 반도체 칩(21) 및 반도체 패키지(22)는, 실장 기판(1)의 한쪽의 면상에 형성된 복수의 배선층의 위에, 칩 부품(23)과 함께 실장되어 있다.
반도체 칩(21)은, 베어 칩의 상태로 플립 칩 방식에 의해 실장되어 있다. 또한, 반도체 칩(21)은, 실장 기판(1)에 마련된 복수의 배선층중, 최상층의 배선층에 전기적이면서 기계적으로 접속되어 있다. 반도체 패키지(22)는, 도시하지 않은 반도체 칩(예를 들면, 메모리용의 LSI 칩)을, 예를 들면, 수지로 밀봉한 BGA(볼·그리드·어레이) 타입의 패키지 구조로 되어 있다. 반도체 패키지(22)는, 솔더 볼 등 외부 접속 단자를 통하여, 상기 반도체 칩(21)과 마찬가지로, 최상층의 배선층에 전기적이면서 기계적으로 접속되어 있다. 반도체 패키지(22)는, 실장 기판(1)의 기판면 내에 반도체 칩(21)과 이웃하는 위치 관계로 배치되어 있다. 칩 부품(23)은, 예를 들면, 칩 콘덴서 등의 수동(受動) 부품으로 이루어지는 것이다. 칩 부품(23)은, 상기 반도체 칩(21) 및 반도체 패키지(22)와 마찬가지로, 최상층의 배선층에 전기적이면서 기계적으로 접속되어 있다.
또한, 실장 기판(1)에는, 냉각 구조체의 한 예로서, 냉각 핀(fin)(24)이 실장되어 있다. 냉각 핀(24)은, 전술한 바와 같이외부에 노출시킨 최하층의 배선층(5)의 일부(5a)에, 예를 들면 열전도성의 접착제로 이루어지는 접착층(25)을 통 하여 부착되어 있다. 이 때문에, 냉각 핀(24)은, 배선층(5)의 일부(5a)에 열적으로 접속하는 상태로 실장 기판(1)에 실장되어 있다. 열전도성의 접착제로서는, 예를 들면, 에폭시 수지 등의 유기 재료에, 실리카, 금속 분말, 세라믹 분말 등의 무기 충전제를 분산시킨 것을 사용할 수 있다.
또한, 냉각 핀(24)로서는, 예를 들면, 열전도성이 높은 금속재료인 구리의 구조체의 표면에, 니켈 도금 처리를 시행한 것을 사용할 수 있다. 냉각 핀(24)은, 도면의 속쪽 방향으로 복수의 핀 부를 즐치(櫛齒)[sinking comb]형상으로 배열한 구조로 되어 있다. 냉각 핀(24)은, 실장 기판(1)상에서 복수의 배선층의 섬을 양측에서 끼우는 위치 관계로, 2개 실장되어 있다. 이들2개의 냉각 핀(24)은, 복수의 배선층의 섬을 사이에 끼우고, 서로 대향하는 상태로 배치되어 있다.
냉각 구조체는 냉각 핀(24)으로 한하지 않고, 예를 들면, 히트 싱크 등이라도 좋다. 또한, 실장 기판(1)에는, 외부에 노출시킨 내층의 배선층(5)의 일부(5a)를 이용하여, 냉각 핀(24) 등의 냉각 구조체 외에, 도시하지 않는 전자 부품을 실장하는 것도 가능하다.
[반도체 모듈의 제조 방법]
우선, 도 5에 도시하는 바와 같이, 전술한 제조 방법으로 얻어지는 실장 기판(1)에 반도체 칩(21), 반도체 패키지(22) 및 칩 부품(23)을 실장한다. 다음에, 상기 도 4에 도시하는 바와 같이, 외부에 노출하여 있는 내층의 배선층(5)의 일부(5a)에, 접착층(25)를 통하여 냉각 핀(24)를 부착한다. 이로써, 반도체 모듈(20)을 얻을 수 있다. 이 반도체 모듈(20)은, 예를 들면 도 6에 도시하는 바와 같이, 코어 기판(2)의 하면측에 외부 접속 단자로서 형성된 범프(예를 들면, 솔더 범프)(26)를 통하여 머더 기판(27)에 실장된다.
본 발명의 실시의 형태에서는, 실장 기판(1)이 구성으로서, 적층 배선부(3)를 구성하는 복수의 배선층중, 최상층의 배선층을 제외한 내층의 배선층(5)의 일부(5a)를 외부에 노출시킨 구성으로 되어 있다. 이 때문에, 배선층(5)의 일부(5a)를 이용하여, 냉각 핀(24) 등의 냉각 구조체를 실장 기판(1)에 실장할 수 있다. 따라서 전자 부품의 실장 영역을 제한하는 일 없이, 배선층을 이용한 열전달 경로의 열저항을 내릴 수 있다. 그 결과, 전자 부품의 실장에 즈음하여, 고밀도화와 저열저항화의 요구를 동시에 만족하는 것이 가능해진다.
또한, 코어 기판(2)상에서 적층 배선부(3)를 섬형상으로 독립하여 형성하고 있기 때문에, 실장 기판(1)을 그것보다도 대형판의 기판에서 개편으로 잘라내는 경우에, 대형판의 코어 기판상에서 나이웃하는 실장 기판의 사이에서, 적층 배선부(3)의 물리적인 이어짐을 끊을 수 있다. 이 때문에, 적층 배선부(3)의 절연층(14)의 열수축에 수반하여 대형판의 기판에 생기는 휘어짐을 저감할 수 있다.
또한, 외부에 노출시키는 배선층(5)을 그라운드용의 배선층으로 함에 의해, 다음과 같은 효과를 얻을 수 있다. 즉, 그라운드용의 배선층은, 복수의 배선층중에서 다른 배선층보다도 넓은 면적으로 형성된다. 이 때문에, 그라운드용의 배선층의 일부를, 예를 들면 전술한 바와 같이 냉각 구조체를 실장하는 목적으로 외부에 노출시킴에 의해, 냉각 구조체에의 열전도를 효율 좋게 행할 수 있다.
또한, 복수의 배선층의 층 사이에 개재하는 절연층(14)의 단연부를 계단형상 으로 형성하고 있기 때문에, 최상층의 배선층을 제외하고, 최하층의 배선층뿐만 아니라, 임의의 내층 배선층의 단연부를 절연층의 외측으로 인출하여 외부에 노출시킬 수 있다.
또한, 실장 기판(1)의 배선층의 적층 상태(적층 수)가 상하 비대칭인 구조로 되어 있다. 이 때문에, 실장 기판(1)의 윗면측에는, 그곳에 실장되는 반도체 장치(21, 22)의 단자의 수나 배치에 따르여, 필요한 층 수의 배선층을 형성할 수 있다. 또한, 실장 기판(1)의 하면측에는, 머더 기판(27)에의 실장에 필요한 단자의 수나 배치에 응하여, 필요한 층 수의 배선층을 형성할 수 있다. 이로써, 실장 기판에 상하 대칭으로 배선층을 형성하는 경우에 비교하고, 머더 기판에 실장하는 측(하면측)의 배선층의 층 수를 저감하고, 이에 수반하는 배선 공정 수의 삭감에 의해 실장 기판의 저비용화를 도모할 수 있다.
또한, 반도체 모듈(20)의 구성으로서, 실장 기판(1)에 반도체 칩(21)이나 반도체 패키지(22) 등의 반도체 장치를 실장함과 함께, 배선층(5)의 일부(5a)에 열적으로 접속하는 상태로 냉각 핀(24)을 실장 기판(1)에 실장한 구성으로 되어 있다. 이 때문에, 반도체 장치(21, 22)에서 발생하는 열을, 내층의 배선층(5)을 통하여 냉각 핀(24)에 효율 좋게 전할 수 있다.
[제 1의 변형례]
도 7은 본 발명의 실시의 형태에 관한 실장 기판 및 반도체 모듈의 제 1의 변형례를 도시하는 단면도이다. 도시한 반도체 모듈(20)에서는, 최하층의 배선층(5)의 일부(5a)를 외부에 노출시키고, 해당 노출 부분을 이용하여 냉각 구조체(28)가 실장 기판(1)에 실장되어 있다. 냉각 구조체(28)은 하부가 개방된 사각형 모양으로 형성되어 있다. 또한, 실장 기판(1)상에는 3개의 반도체 패키지(22)가 실장되어 있다. 각각의 반도체 패키지(22)의 패키지면은, 각각 열전도성의 수지로 이루어지는 수지층(29)을 통하여 냉각 구조체(28)에 접착되어 있다.
이러한 구성의 반도체 모듈(20)에서는, 각각의 반도체 패키지(22)가 발생하는 열의 전달 경로로서, 배선층(5)을 경유한 경로와, 접착층(29)을 경유한 경로가 확보된다. 이 때문에, 배선층(5)을 경유한 경로만을 확보한 경우에 비교하고, 각각의 반도체 패키지(22)가 발생하는 열을 효율 좋게 냉각 구조체(28)에 전할 수 있다.
[제 2의 변형례]
도 8은 본 발명의 실시의 형태에 관한 실장 기판 및 반도체 모듈의 제 2의 변형례를 도시하는 단면도이다. 도시한 반도체 모듈(20)에서는, 최하층의 배선층(5)의 일부(5a)를 외부에 노출시키고, 해당 노출 부분을 이용하여 냉각 핀(24)이 실장 기판(1)에 실장되어 있다. 또한, 최상층의 하나 아래의 배선층(15)의 일부(15a)가 외부에 노출한 상태로 배치되고, 해당 노출 부분을 이용하여 하부가 개방된 사각형 모양의 냉각 구조체(16)가 실장 기판(1)에 실장되어 있다. 이 냉각 구조체(16)는, 2개의 반도체 패키지(22)의 사이에 실장된 반도체 패키지(17)을 둘러싸는 상태로 배치되어 있다. 또한, 반도체 패키지(17)의 패키지면은, 열전도성의 수지로 이루어지는 수지층(18)을 통하여 냉각 구조체(16)에 접착되어 있다. 이 때문에, 냉각 구조체(16)는 반도체 패키지(17)와 열적으로 접속된 상태가 되어 있다.
이러한 구성의 반도체 모듈(20)에서는, 예를 들면, 반도체 패키지(17)가 발열량이 많은 반도체 칩을 밀봉한 것인 경우에, 해당 반도체 패키지(17)가 발생하는 열을 냉각 구조체(16)에 효율 좋게 전할 수 있다. 또한, 반도체 패키지(17)가 발생하는 열이, 주변의 반도체 패키지(22)에 미치는 영향을 작게 할 수 있다.
도 1은 본 발명의 실시의 형태에 관한 실장 기판의 구성례를 도시하는 단면도.
도 2는 코어 기판의 제조 방법의 한 예를 설명하는 도면.
도 3은 본 발명의 실시의 형태에 관한 실장 기판의 제조 방법을 도시하는 개략도.
도 4는 본 발명의 실시의 형태에 관한 반도체 모듈의 구성례를 도시하는 단면도.
도 5는 본 발명의 실시의 형태에 관한 반도체 모듈의 제조 방법을 설명하는 단면도.
도 6은 본 발명의 실시의 형태에 관한 반도체 모듈의 실장례를 도시하는 단면도.
도 7은 본 발명의 실시의 형태에 관한 실장 기판 및 반도체 모듈의 제 1의 변형례를 도시하는 단면도.
도 8은 본 발명의 실시의 형태에 관한 실장 기판 및 반도체 모듈의 제 2의 변형례를 도시하는 단면도.
부호의 설명
1 : 실장 기판
2 : 코어 기판
3 : 적층 배선부
4 : 기재
5, 6 : 배선층
20 : 반도체 모듈
21 : 반도체 칩
22 : 반도체 패키지
24 : 냉각 핀(냉각 구조체)

Claims (5)

  1. 기판의 양면에 배치되는 배선층, 상기 양면에 배치되는 배선층을 전기적으로 접속하는 관통 도통로를 가지며,
    상기 기판의 한쪽의 면에 배치되는 배선층은, 최상층으로부터 최하층까지 도통한 부분을 갖는 적층 상태로 형성된 복수의 배선층을 포함하는 섬형상(島狀)으로 독립한 적층 배선부를 형성하고,
    상기 적층 배선부의, 최상층의 배선층을 제외한 내층의 배선층의 일부가 외부에 노출되고,
    상기 내층의 배선층은 그라운드용의 배선층이고,
    상기 적층 배선부의 배선층의 적층 상태와, 상기 기판의 다른 한쪽의 면에 배치되는 배선층의 적층 상태는, 상기 기판에 대해 상하 비대칭인 구조인 것을 특징으로 하는 실장 기판.
  2. 제1항에 있어서,
    상기 적층 배선부의 상기 복수의 배선층의 층 사이에 개재하는 절연층의 단연부는, 계단형상으로 형성되어 있는 것을 특징으로 하는 실장 기판.
  3. 실장 기판과,
    상기 실장 기판이 가지는 적층 배선부의 일부에 열적으로 접속하는 상태로, 상기 실장 기판에 실장된 냉각 구조체와,
    상기 적층 배선부상에 전기적으로 접속하는 상태로, 상기 실장 기판에 실장된 반도체 장치를 구비하고,
    상기 실장 기판은,
    기판의 양면에 배치되는 배선층, 상기 양면에 배치되는 배선층을 전기적으로 접속하는 관통 도통로를 가지며,
    상기 기판의 한쪽의 면에 배치되는 배선층은, 최상층으로부터 최하층까지 도통한 부분을 갖는 적층 상태로 형성된 복수의 배선층을 포함하는 섬형상(島狀)으로 독립한 적층 배선부를 형성하고,
    상기 적층 배선부의, 최상층의 배선층을 제외한 내층의 배선층의 일부가 외부에 노출되고,
    상기 내층의 배선층은 그라운드용의 배선층이고,
    상기 적층 배선부의 배선층의 적층 상태와, 상기 기판의 다른 한쪽의 면에 배치되는 배선층의 적층 상태가, 상기 기판에 대해 상하 비대칭인 구조를 형성하고 있고,
    상기 냉각 구조체는, 상기 적층 배선부의 상기 내층의 배선층의 일부가 외부에 노출된 부분에 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  4. 제3항에 있어서,
    상기 냉각 구조체는, 상기 적층 배선부를 하부가 개방된 사각형 모양으로 덮도록 배치되고,
    상기 반도체 장치는, 열전도성의 수지로 이루어지는 수지층을 통하여 상기 냉각 구조체에 접착되어 있는 것을 특징으로 하는 반도체 모듈.
  5. 삭제
KR1020090107967A 2008-11-19 2009-11-10 실장 기판 및 반도체 모듈 KR101730650B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-295195 2008-11-19
JP2008295195A JP4730426B2 (ja) 2008-11-19 2008-11-19 実装基板及び半導体モジュール

Publications (2)

Publication Number Publication Date
KR20100056376A KR20100056376A (ko) 2010-05-27
KR101730650B1 true KR101730650B1 (ko) 2017-04-26

Family

ID=42171094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090107967A KR101730650B1 (ko) 2008-11-19 2009-11-10 실장 기판 및 반도체 모듈

Country Status (5)

Country Link
US (1) US8263871B2 (ko)
JP (1) JP4730426B2 (ko)
KR (1) KR101730650B1 (ko)
CN (1) CN101742813B (ko)
TW (1) TWI402954B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223753B (zh) * 2010-04-16 2013-08-28 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN103022011B (zh) * 2011-09-23 2015-10-07 讯芯电子科技（中山）有限公司 半导体封装结构及其制造方法
US20130334168A1 (en) * 2012-06-16 2013-12-19 Leading Tech Communications Inc. Manufacturing method of circuit pattern
CN104349583A (zh) * 2013-08-09 2015-02-11 钰桥半导体股份有限公司 具有复合芯层及双增层电路的线路板
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
CN113690209A (zh) * 2015-01-13 2021-11-23 迪睿合株式会社 多层基板
KR20170002830A (ko) * 2015-06-30 2017-01-09 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2017208309A1 (ja) * 2016-05-30 2017-12-07 三菱電機株式会社 電子モジュールおよび電子モジュールの製造方法
KR102173615B1 (ko) * 2018-07-19 2020-11-03 스템코 주식회사 다층 회로 기판 및 그 제조 방법
EP3913661A4 (en) * 2019-01-16 2022-03-30 Toppan Printing Co., Ltd. HOUSING SUBSTRATE AND METHOD OF MANUFACTURE THEREOF
JP2021108320A (ja) * 2019-12-27 2021-07-29 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
JP7065908B2 (ja) 2020-06-16 2022-05-12 株式会社日立製作所 ストレージ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151634A (ja) * 2000-11-08 2002-05-24 Nissan Motor Co Ltd 基板放熱装置
JP2005064357A (ja) * 2003-08-19 2005-03-10 Fujikura Ltd 多層配線板およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124196A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 多層配線板
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JPH02101794A (ja) * 1988-10-11 1990-04-13 Matsushita Electric Ind Co Ltd 多層プリント配線板
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP3207248B2 (ja) * 1992-06-24 2001-09-10 株式会社東芝 半導体装置
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3153062B2 (ja) 1993-12-17 2001-04-03 イビデン株式会社 電子部品搭載用基板
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000156564A (ja) * 1998-11-20 2000-06-06 Nec Corp プリント配線板及びその製造方法
JP2001111237A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp 多層プリント基板及び電子機器
JP3783493B2 (ja) * 1999-11-04 2006-06-07 三菱マテリアル株式会社 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
US20050057906A1 (en) * 2003-09-12 2005-03-17 Seiichi Nakatani Connector sheet and wiring board, and production processes of the same
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151634A (ja) * 2000-11-08 2002-05-24 Nissan Motor Co Ltd 基板放熱装置
JP2005064357A (ja) * 2003-08-19 2005-03-10 Fujikura Ltd 多層配線板およびその製造方法

Also Published As

Publication number Publication date
TWI402954B (zh) 2013-07-21
JP2010123708A (ja) 2010-06-03
US20100122838A1 (en) 2010-05-20
CN101742813A (zh) 2010-06-16
KR20100056376A (ko) 2010-05-27
CN101742813B (zh) 2013-02-13
TW201027697A (en) 2010-07-16
US8263871B2 (en) 2012-09-11
JP4730426B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
KR101730650B1 (ko) 실장 기판 및 반도체 모듈
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US7847415B2 (en) Method for manufacturing a multichip module assembly
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
TWI694612B (zh) 半導體模組
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
TWI517322B (zh) 半導體元件及其製作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US8811031B2 (en) Multichip module and method for manufacturing the same
KR20050028791A (ko) 반도체장치
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
US9425066B2 (en) Circuit substrate
TW201517224A (zh) 半導體裝置以及其製備方法
US20120292780A1 (en) Package structure and manufacturing method thereof
US20200343212A1 (en) Wiring structure and method for manufacturing the same
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP4471735B2 (ja) 回路装置
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
US11153963B2 (en) Circuit carrier structure and manufacturing method thereof
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
CN113964093A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant