JP2010123708A - 実装基板及び半導体モジュール - Google Patents

実装基板及び半導体モジュール Download PDF

Info

Publication number
JP2010123708A
JP2010123708A JP2008295195A JP2008295195A JP2010123708A JP 2010123708 A JP2010123708 A JP 2010123708A JP 2008295195 A JP2008295195 A JP 2008295195A JP 2008295195 A JP2008295195 A JP 2008295195A JP 2010123708 A JP2010123708 A JP 2010123708A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
layer
mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008295195A
Other languages
English (en)
Other versions
JP4730426B2 (ja
Inventor
Hiroshi Asami
浅見　　博
Osamu Yamagata
修 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008295195A priority Critical patent/JP4730426B2/ja
Priority to TW098136231A priority patent/TWI402954B/zh
Priority to KR1020090107967A priority patent/KR101730650B1/ko
Priority to US12/620,216 priority patent/US8263871B2/en
Priority to CN200910222812XA priority patent/CN101742813B/zh
Publication of JP2010123708A publication Critical patent/JP2010123708A/ja
Application granted granted Critical
Publication of JP4730426B2 publication Critical patent/JP4730426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することできる仕組みを提供する。
【解決手段】本発明の実装基板１は、コア基板２の上面側に積層状態で形成された複数の配線層を含む積層配線部３を有するもので、複数の配線層のうち、最下層の配線層５の一部５ａを、冷却構造体を実装する目的で、外部に露出する状態で配置している。
【選択図】図１

Description

本発明は、電子部品の実装に用いられる実装基板と、当該実装基板を用いて構成される半導体モジュールに関する。
近年、ＬＳＩ(Large Scale Integration)などの半導体チップを含む電子部品の実装に用いられる実装基板には、高密度化と低熱抵抗化が要求されている。高密度化の要求には、ＬＳＩの多ピン化や複数の半導体チップを搭載するマルチチップ化（モジュール化）などが背景にある。また、低熱抵抗化の要求には、ＬＳＩの高消費電力化や最終製品セットの都合などが背景にある。
一般に、マルチチップ化に対応した実装基板では、これに搭載される複数の半導体チップごとに電極端子を個別に設ける必要がある。このため、半導体チップが搭載される側の配線層は、多層化する傾向にある。したがって、実装基板としては、ビルドアップ基板と呼ばれる多層配線基板が用いられている（例えば、特許文献１を参照）。一般に、ビルドアップ基板は、コア基板の両面に上下対称に配線層を積層した構造になっている。
また、ＬＳＩ等の半導体チップやこれを封止した半導体パッケージは、実装基板への実装に際して、実装基板の最上層の配線層に、例えばバンプを介して電気的に且つ機械的に接続される。また、特許文献２には、半導体チップをダイボンド材でボンディングパッドに固定し、かつワイヤボンディングによって最上層の配線層に電気的に接続した構成が開示されている。加えて、特許文献２には、半導体チップで発生する熱を、ビルドアップ層の最上層の配線層を利用して大気中に放散する構成が開示されている。
複数の配線層を積層してなるビルドアップ層の最上層に、半導体チップや半導体パッケージなどの半導体装置を実装した場合、半導体チップや半導体パッケージで発生する熱の一部は、最上層の配線層から、これに繋がる内層（下層）の配線層へと伝達される。
特許第２７３９７２６号公報 特開平７−１７６８７３号公報
しかしながら、半導体装置搭載側に形成される複数の配線層は、それぞれ樹脂等の絶縁層で覆われるため、その部分で熱抵抗が高くなる。また、最上層の配線層を熱の放散に利用すると、電子部品の実装に利用可能な領域の大きさが制限されてしまう。したがって、従来においては、高密度化と低熱抵抗化の要求を同時に満足することができなかった。
本発明の目的は、電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することできる仕組みを提供することにある。
本発明に係る実装基板は、一方の基板面上に積層状態で形成された複数の配線層を含む積層配線部を有し、前記複数の配線層のうち、最上層の配線層を除く内層の配線層の一部を外部に露出する状態で配置した構成となっている。
本発明に係る実装基板においては、外部に露出する内層の配線層の一部を用いて、実装基板に冷却構造体を実装することが可能となる。また、冷却構造体の実装により、配線層を利用した伝熱経路の熱抵抗を下げることが可能となる。
本発明によれば、外部に露出する内層の配線層の一部を用いて、実装基板に冷却構造体を実装することができる。このため、電子部品の実装領域を制限することなく、配線層を利用した伝熱経路の熱抵抗を下げることができる。その結果、電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することが可能となる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
＜実施の形態＞
[実装基板の構成]
図１は本発明の実施の形態に係る実装基板の構成例を示す断面図である。実装基板１は、大きくは、コア基板２と積層配線部３とを備えた構成となっている。コア基板２は、例えば、平板状の基材４の両面に配線層５，６を形成し、かつ当該配線層５，６を貫通導通路７で電気的に接続した構造となっている。基材４は、例えば、ガラスエポキシ等のリジッドな基材を用いて構成されている。配線層５，６は、例えば、銅等の配線材料を用いて構成されている。貫通導通路７は、基材４を貫通する貫通孔の側壁に導電膜を形成し、かつ当該貫通孔を樹脂で埋め込んだ構造になっている。
コア基板２は、例えば、次のような方法で製造されるものである。まず、図２（Ａ）に示すように、ガラスエポキシ等の基材を用いた両面銅張積層板３１を用意する。次に、図２（Ｂ）に示すように、両面銅張積層板３１にドリルで孔開け加工を施すことにより、貫通孔３２を形成する。次に、図２（Ｃ）に示すように、両面銅張積層板３１の貫通孔３２の側壁に電気銅めっきによって導電膜３３を形成する。
次に、図２（Ｄ）に示すように、導電膜３３で覆われた貫通孔３２の内部を樹脂３４で埋め込む。次に、図２（Ｅ）に示すように、樹脂３４の埋め込み部分の両端面に電気銅めっきによって導電膜３５を形成する。次に、図２（Ｆ）に示すように、エッチングによって両面銅張積層板３１の両面に銅の配線パターン３６を形成する。以上の工程を経てコア基板２が得られる。
積層配線部３は、それぞれ絶縁層１４を介して複数の配線層（上記の配線層５を含む）を積層した構造になっている。積層配線部３は、コア基板２上で島状に独立したかたちで形成されている。このため、コア基板２の最外周部には、積層配線部３を形成する配線層及び絶縁層が共に存在しない領域、つまり基材４の表面（上面）が外部に露出した領域２ａが存在している。複数の配線層の層間に介在する絶縁層１４の端縁部は、上側（コア基板２から遠い側）から下側（コア基板２に近い側）に向かって、裾広がりの階段状に形成されている。そして、この階段状の最も低い位置（最下層）に配線層５が形成され、当該配線層５の一部（端縁部）５ａが外部に露出した状態で配置されている。配線層５は、最上層の配線層を除く内層の配線層に相当するものである。内層の配線層とは、積層配線部３の中で、最下層の配線層５だけに限らず、最上層の配線層を除いて、当該最上層の配線層よりも下層に形成される配線層をいう。外部に露出させる配線層５は、グラウンド用の配線層であることが望ましい。
[実装基板の製造方法]
図３は本発明の実施の形態に係る実装基板の製造方法を示す概略図である。まず、図３（Ａ）に示すように、基材４と配線層５，６を有するコア基板２を用意する。この段階のコア基板２は、最終的な製品サイズに応じて切り出される個片のコア基板を平面的に複数並べて一体化した大判の基板構造になっている。ここでは便宜上、個片に切り出される３つのコア基板を一体化した形態で、一つのコア基板２を表現している。
上記コア基板２を用意したら、図３（Ｂ）に示すように、コア基板２の一方の面に感光性の樹脂からなる樹脂層８を形成する。樹脂層８は、前述した複数の配線層を積層状態に形成するうえで、上下の配線層間に介在する絶縁層となるものである。ここでは一例として、ネガ型の感光性樹脂フィルムを貼り付けることにより、樹脂層８を形成することとする。
次に、図３（Ｃ）に示すように、上記樹脂層８を露光及び現象することにより、コア基板２上で樹脂層８を複数の島状に独立（分離）させ、かつ各島の樹脂層８に複数のビアホール９を形成する。このとき、島状に分離した樹脂層８の端縁部よりも外側で、内層の配線層となる最下層の配線層５の一部（端縁部）５ａを露出させる。また、製品サイズの外形端から例えばａ＝２００μｍだけ離れた位置まで配線層５の一部５ａを引き出すとともに、当該配線層５の一部５ａを例えばｂ＝０．５ｍｍだけ外部に露出させる。
この段階で樹脂層８を島状に独立させることにより、基板面内で隣り合う個片サイズのコア基板の境界部（切り出しの切断位置）で、樹脂層８の物理的な繋がり（連続性）が断たれる。このため、樹脂層８の熱収縮による応力が基板全体に分散される。その結果、樹脂層８の熱収縮に伴うコア基板２全体の反りを低減することができる。
次に、図３（Ｄ）に示すように、樹脂層８の表面を粗くする粗化処理を行なう。この粗化処理では、例えば、過マンガン酸系樹脂粗化液を用いて、樹脂層８の表面に平均粗さＲａ＝０．５μｍの粗度を加える。その後、化学銅めっきによってめっき下地膜（銅のシード層）１０を、例えば０．５μｍの厚みで析出させる。
次に、図３（Ｅ）に示すように、コア基板２の一方の面に、島状に分離された各々の樹脂層８を覆う状態でレジスト膜を形成した後、当該レジスト膜を露光及び現像によってパターニングすることにより、めっきレジスト１１を形成する。
次に、図３（Ｆ）に示すように、めっきレジスト１１で覆われていない樹脂層８の表面に、電気めっき法で銅の配線パターン１２を、例えば１５μｍの厚みで形成する。配線パターン１２は、最下層の配線層５の一つ上の配線層となる。その後、めっきレジスト１１及びめっき下地膜１０を除去する。
以降は、上記図３（Ｂ）〜図３（Ｆ）の処理を繰り返すことにより、図３（Ｇ）に示すように、コア基板２の上に複数の配線層を積層した島状の積層配線部３を有するビルドアップ構造の配線基板（ビルドアップ基板）を得る。このとき、コア基板２の上に１つの配線層を積層するたびに、樹脂層８の面積を段階的に縮小することにより、複数の配線層の層間に介在する絶縁層の端縁部が階段状に形成される。樹脂層８の縮小は、基板面方向に沿う方向（図の左右方向）において、例えば、１段ごとに樹脂層８の形成長さを両側ｃ＝２００μｍずつ短くすることにより実現される。
その後、図３（Ｈ）に示すように、積層配線部３の島ごとにコア基板２をダイシング加工又はルーター加工などによって切断することにより、コア基板２を個片に切り出す。これにより、コア基板２の一方の面上に複数の配線層を含む積層配線部３が形成され、かつ内層の配線層５の一部５ａが外部に露出した構造の実装基板１が得られる。この実装基板１においては、コア基板２の上面側に形成される配線層の層数と、コア基板２の下面側に形成される配線層の層数が、異なっている。具体的には、コア基板２の上面側に形成される配線層の層数が、同下面側に形成される配線層の層数よりも多くなっている。このため、コア基板２を中心にみると、配線層の積層状態が上下非対称な構造になっている。
[半導体モジュールの構成]
図４は本発明の実施の形態に係る半導体モジュールの構成例を示す断面図である。半導体モジュール２０は、上記の実装基板１と、当該実装基板１に実装された半導体装置とを備えた構成となっている。半導体装置としては、半導体チップ２１と半導体パッケージ２２が実装されている。半導体チップ２１及び半導体パッケージ２２は、実装基板１の一方の面上に形成された複数の配線層の上に、チップ部品２３とともに実装されている。
半導体チップ２１は、ベアチップの状態でフリップチップ方式により実装されている。また、半導体チップ２１は、実装基板１に設けられた複数の配線層のうち、最上層の配線層に電気的かつ機械的に接続されている。半導体パッケージ２２は、図示しない半導体チップ（例えば、メモリ用のＬＳＩチップ）を、例えば、樹脂で封止したＢＧＡ（ボール・グリッド・アレイ）タイプのパッケージ構造になっている。半導体パッケージ２２は、半田ボール等の外部接続端子を介して、上記半導体チップ２１と同様に、最上層の配線層に電気的かつ機械的に接続されている。半導体パッケージ２２は、実装基板１の基板面内に半導体チップ２１と隣り合う位置関係で配置されている。チップ部品２３は、例えば、チップコンデンサ等の受動部品からなるものである。チップ部品２３は、上記半導体チップ２１及び半導体パッケージ２２と同様に、最上層の配線層に電気的かつ機械的に接続されている。
また、実装基板１には、冷却構造体の一例として、冷却フィン２４が実装されている。冷却フィン２４は、前述したように外部に露出させた最下層の配線層５の一部５ａに、例えば熱伝導性の接着剤からなる接着層２５を介して取り付けられている。このため、冷却フィン２４は、配線層５の一部５ａに熱的に接続する状態で実装基板１に実装されている。熱伝導性の接着剤としては、例えば、エポキシ樹脂などの有機材料に、シリカ、金属粉末、セラミック粉末などの無機充填剤を分散させたものを用いることができる。
また、冷却フィン２４としては、例えば、熱伝導性の高い金属材料である銅の構造体の表面に、ニッケルめっき処理を施したものを用いることができる。冷却フィン２４は、図の奥行き方向に複数のフィン部を櫛歯状に配列した構造になっている。冷却フィン２４は、実装基板１上で複数の配線層の島を両側から挟む位置関係で、２つ実装されている。これら２つの冷却フィン２４は、複数の配線層の島を間に挟んで、互いに対向する状態に配置されている。
冷却構造体は冷却フィン２４に限らず、例えば、ヒートシンクなどであってもよい。また、実装基板１には、外部に露出させた内層の配線層５の一部５ａを用いて、冷却フィン２４などの冷却構造体の他に、図示しない電子部品を実装することも可能である。
[半導体モジュールの製造方法]
まず、図５に示すように、前述した製造方法で得られる実装基板１に半導体チップ２１、半導体パッケージ２２及びチップ部品２３を実装する。次に、上記図４に示すように、外部に露出している内層の配線層５の一部５ａに、接着層２５を介して冷却フィン２４を取り付ける。これにより、半導体モジュール２０が得られる。この半導体モジュール２０は、例えば図６に示すように、コア基板２の下面側に外部接続端子として形成されたバンプ（例えば、はんだバンプ）２６を介してマザー基板２７に実装される。
本発明の実施の形態においては、実装基板１の構成として、積層配線部３を構成する複数の配線層のうち、最上層の配線層を除く内層の配線層５の一部５ａを外部に露出させた構成となっている。このため、配線層５の一部５ａを利用して、冷却フィン２４等の冷却構造体を実装基板１に実装することができる。したがって、電子部品の実装領域を制限することなく、配線層を利用した伝熱経路の熱抵抗を下げることができる。その結果、電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することが可能となる。
また、コア基板２上で積層配線部３を島状に独立して形成しているため、実装基板１をそれよりも大判の基板から個片に切り出す場合に、大判のコア基板上で隣り合う実装基板の間で、積層配線部３の物理的な繋がりを断つことができる。このため、積層配線部３の絶縁層１４の熱収縮に伴って大判の基板に生じる反りを低減することができる。
また、外部に露出させる配線層５をグラウンド用の配線層とすることにより、次のような効果が得られる。即ち、グラウンド用の配線層は、複数の配線層のなかで他の配線層よりも広い面積で形成される。このため、グラウンド用の配線層の一部を、例えば前述したように冷却構造体を実装する目的で外部に露出させることにより、冷却構造体への熱伝導を効率良く行なうことができる。
また、複数の配線層の層間に介在する絶縁層１４の端縁部を階段状に形成しているため、最上層の配線層を除いて、最下層の配線層だけでなく、任意の内層配線層の端縁部を絶縁層の外側に引き出して外部に露出させることができる。
また、実装基板１の配線層の積層状態（積層数）が上下非対称な構造になっている。このため、実装基板１の上面側には、そこに実装される半導体装置（２１，２２）の端子の数や配置に応じて、必要な層数の配線層を形成することができる。また、実装基板１の下面側には、マザー基板２７への実装に必要な端子の数や配置に応じて、必要な層数の配線層を形成することができる。これにより、実装基板に上下対称に配線層を形成する場合に比較して、マザー基板に実装する側（下面側）の配線層の層数を低減し、これに伴う配線工程数の削減によって実装基板の低コスト化を図ることができる。
また、半導体モジュール２０の構成として、実装基板１に半導体チップ２１や半導体パッケージ２２などの半導体装置を実装するとともに、配線層５の一部５ａに熱的に接続する状態で冷却フィン２４を実装基板１に実装した構成となっている。このため、半導体装置（２１，２２）で発生する熱を、内層の配線層５を通して冷却フィン２４に効率良く伝えることができる。
[第１の変形例]
図７は本発明の実施の形態に係る実装基板及び半導体モジュールの第１の変形例を示す断面図である。図示した半導体モジュール２０においては、最下層の配線層５の一部５ａを外部に露出させ、当該露出部分を用いて冷却構造体２８が実装基板１に実装されている。冷却構造体２８は門型に形成されている。また、実装基板１上には３つの半導体パッケージ２２が実装されている。各々の半導体パッケージ２２のパッケージ面は、それぞれ熱伝導性の樹脂からなる樹脂層２９を介して冷却構造体２８に接着されている。
かかる構成の半導体モジュール２０においては、各々の半導体パッケージ２２が発生する熱の伝達経路として、配線層５を経由した経路と、接着層２９を経由した経路とが確保される。このため、配線層５を経由した経路だけを確保した場合に比較して、各々の半導体パッケージ２２が発生する熱を効率良く冷却構造体２８に伝えることができる。
[第２の変形例]
図８は本発明の実施の形態に係る実装基板及び半導体モジュールの第２の変形例を示す断面図である。図示した半導体モジュール２０においては、最下層の配線層５の一部５ａを外部に露出させ、当該露出部分を用いて冷却フィン２４が実装基板１に実装されている。また、最上層の一つの下の配線層１５の一部１５ａが外部に露出した状態で配置され、当該露出部分を用いて門型の冷却構造体１６が実装基板１に実装されている。この冷却構造体１６は、２つの半導体パッケージ２２の間に実装された半導体パッケージ１７を取り囲む状態で配置されている。また、半導体パッケージ１７のパッケージ面は、熱伝導性の樹脂からなる樹脂層１８を介して冷却構造体１６に接着されている。このため、冷却構造体１６は半導体パッケージ１７と熱的に接続された状態になっている。
かかる構成の半導体モジュール２０においては、例えば、半導体パッケージ１７が発熱量の多い半導体チップを封止したものである場合に、当該半導体パッケージ１７が発生する熱を冷却構造体１６に効率良く伝えることができる。また、半導体パッケージ１７が発生する熱が、周辺の半導体パッケージ２２に及ぼす影響を小さくすることができる。
本発明の実施の形態に係る実装基板の構成例を示す断面図である。 コア基板の製造方法の一例を説明する図である。 本発明の実施の形態に係る実装基板の製造方法を示す概略図である。 本発明の実施の形態に係る半導体モジュールの構成例を示す断面図である。 本発明の実施の形態に係る半導体モジュールの製造方法を説明する断面図である。 本発明の実施の形態に係る半導体モジュールの実装例を示す断面図である。 本発明の実施の形態に係る実装基板及び半導体モジュールの第１の変形例を示す断面図である。 本発明の実施の形態に係る実装基板及び半導体モジュールの第２の変形例を示す断面図である。
符号の説明
１…実装基板、２…コア基板、３…積層配線部、４…基材、５，６…配線層、２０…半導体モジュール、２１…半導体チップ、２２…半導体パッケージ、２４…冷却フィン（冷却構造体）

Claims (5)

  1. 一方の基板面上に積層状態で形成された複数の配線層を含む積層配線部を有し、
    前記複数の配線層のうち、最上層の配線層を除く内層の配線層の一部を外部に露出する状態で配置してなる
    実装基板。
  2. 前記積層配線部を島状に独立して形成してなる
    請求項１記載の実装基板。
  3. 前記内層の配線層は、グラウンド用の配線層である
    請求項１又は２記載の実装基板。
  4. 前記複数の配線層の層間に介在する絶縁層の端縁部を階段状に形成してなる
    請求項１、２又は３記載の実装基板。
  5. 少なくとも一方の基板面上に積層状態で形成された複数の配線層を含む積層配線部を有し、前記複数の配線層のうち、最上層の配線層を除く内層の配線層の一部を外部に露出する状態で配置してなる実装基板と、
    前記複数の配線層に電気的に接続する状態で前記実装基板に実装された半導体装置と、
    前記内層の配線層の一部に熱的に接続する状態で前記実装基板に実装された冷却構造体と
    を備える半導体モジュール。
JP2008295195A 2008-11-19 2008-11-19 実装基板及び半導体モジュール Expired - Fee Related JP4730426B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008295195A JP4730426B2 (ja) 2008-11-19 2008-11-19 実装基板及び半導体モジュール
TW098136231A TWI402954B (zh) 2008-11-19 2009-10-26 Assembly board and semiconductor module
KR1020090107967A KR101730650B1 (ko) 2008-11-19 2009-11-10 실장 기판 및 반도체 모듈
US12/620,216 US8263871B2 (en) 2008-11-19 2009-11-17 Mount board and semiconductor module
CN200910222812XA CN101742813B (zh) 2008-11-19 2009-11-19 安装板和半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008295195A JP4730426B2 (ja) 2008-11-19 2008-11-19 実装基板及び半導体モジュール

Publications (2)

Publication Number Publication Date
JP2010123708A true JP2010123708A (ja) 2010-06-03
JP4730426B2 JP4730426B2 (ja) 2011-07-20

Family

ID=42171094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008295195A Expired - Fee Related JP4730426B2 (ja) 2008-11-19 2008-11-19 実装基板及び半導体モジュール

Country Status (5)

Country Link
US (1) US8263871B2 (ja)
JP (1) JP4730426B2 (ja)
KR (1) KR101730650B1 (ja)
CN (1) CN101742813B (ja)
TW (1) TWI402954B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165533A (ja) * 2014-03-03 2015-09-17 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP6251420B1 (ja) * 2016-05-30 2017-12-20 三菱電機株式会社 電子モジュールおよび電子モジュールの製造方法
WO2020149374A1 (ja) * 2019-01-16 2020-07-23 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP2021108320A (ja) * 2019-12-27 2021-07-29 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
US11102908B1 (en) 2020-06-16 2021-08-24 Hitachi, Ltd. Storage apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223753B (zh) * 2010-04-16 2013-08-28 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN103022011B (zh) * 2011-09-23 2015-10-07 讯芯电子科技（中山）有限公司 半导体封装结构及其制造方法
US20130334168A1 (en) * 2012-06-16 2013-12-19 Leading Tech Communications Inc. Manufacturing method of circuit pattern
CN104349583A (zh) * 2013-08-09 2015-02-11 钰桥半导体股份有限公司 具有复合芯层及双增层电路的线路板
TWI786440B (zh) * 2015-01-13 2022-12-11 日商迪睿合股份有限公司 多層基板、及多層基板之製造方法
KR20170002830A (ko) * 2015-06-30 2017-01-09 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102173615B1 (ko) * 2018-07-19 2020-11-03 스템코 주식회사 다층 회로 기판 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124196A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 多層配線板
JPH02101794A (ja) * 1988-10-11 1990-04-13 Matsushita Electric Ind Co Ltd 多層プリント配線板
JPH0613529A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 半導体装置
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000156564A (ja) * 1998-11-20 2000-06-06 Nec Corp プリント配線板及びその製造方法
JP2001111237A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp 多層プリント基板及び電子機器
JP2001135789A (ja) * 1999-11-04 2001-05-18 Mitsubishi Materials Corp 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2003101243A (ja) * 2001-09-25 2003-04-04 Shinko Electric Ind Co Ltd 多層配線基板および半導体装置
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP2005064357A (ja) * 2003-08-19 2005-03-10 Fujikura Ltd 多層配線板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3153062B2 (ja) 1993-12-17 2001-04-03 イビデン株式会社 電子部品搭載用基板
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP2002151634A (ja) * 2000-11-08 2002-05-24 Nissan Motor Co Ltd 基板放熱装置
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
US20050057906A1 (en) * 2003-09-12 2005-03-17 Seiichi Nakatani Connector sheet and wiring board, and production processes of the same
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124196A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 多層配線板
JPH02101794A (ja) * 1988-10-11 1990-04-13 Matsushita Electric Ind Co Ltd 多層プリント配線板
JPH0613529A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 半導体装置
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000156564A (ja) * 1998-11-20 2000-06-06 Nec Corp プリント配線板及びその製造方法
JP2001111237A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp 多層プリント基板及び電子機器
JP2001135789A (ja) * 1999-11-04 2001-05-18 Mitsubishi Materials Corp 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2003101243A (ja) * 2001-09-25 2003-04-04 Shinko Electric Ind Co Ltd 多層配線基板および半導体装置
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP2005064357A (ja) * 2003-08-19 2005-03-10 Fujikura Ltd 多層配線板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165533A (ja) * 2014-03-03 2015-09-17 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP6251420B1 (ja) * 2016-05-30 2017-12-20 三菱電機株式会社 電子モジュールおよび電子モジュールの製造方法
WO2020149374A1 (ja) * 2019-01-16 2020-07-23 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP2021108320A (ja) * 2019-12-27 2021-07-29 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
US11102908B1 (en) 2020-06-16 2021-08-24 Hitachi, Ltd. Storage apparatus
CN113811147A (zh) * 2020-06-16 2021-12-17 株式会社日立制作所 存储装置
CN113811147B (zh) * 2020-06-16 2023-06-06 株式会社日立制作所 存储装置

Also Published As

Publication number Publication date
CN101742813A (zh) 2010-06-16
TW201027697A (en) 2010-07-16
KR101730650B1 (ko) 2017-04-26
TWI402954B (zh) 2013-07-21
JP4730426B2 (ja) 2011-07-20
KR20100056376A (ko) 2010-05-27
CN101742813B (zh) 2013-02-13
US8263871B2 (en) 2012-09-11
US20100122838A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP4730426B2 (ja) 実装基板及び半導体モジュール
US8823187B2 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US20130249075A1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
TWI694612B (zh) 半導體模組
US8994168B2 (en) Semiconductor package including radiation plate
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
US10674604B2 (en) Printed wiring board and method for manufacturing the same
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US10978417B2 (en) Wiring structure and method for manufacturing the same
JP6378616B2 (ja) 電子部品内蔵プリント配線板
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
JP4471735B2 (ja) 回路装置
CN112582370A (zh) 覆晶封装基板及其制作方法
TWI759120B (zh) 中介基板及其製法
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP4321758B2 (ja) 半導体装置
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2015070169A (ja) 配線基板および配線基板製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4730426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees