JP3153062B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP3153062B2 JP3153062B2 JP31863793A JP31863793A JP3153062B2 JP 3153062 B2 JP3153062 B2 JP 3153062B2 JP 31863793 A JP31863793 A JP 31863793A JP 31863793 A JP31863793 A JP 31863793A JP 3153062 B2 JP3153062 B2 JP 3153062B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- heat
- substrate
- layer
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載用基板に
関するものである。
関するものである。
【０００２】
【従来の技術】従来より、ＩＣチップ等の電子部品を実
装するためのプリント配線板（いわゆる電子部品搭載用
基板）として、様々な構成を有するものが提案されてい
る。
装するためのプリント配線板（いわゆる電子部品搭載用
基板）として、様々な構成を有するものが提案されてい
る。
【０００３】近年、特に高集積化・多層化の傾向にある
この種の基板にあっては、基板上にファインな導体パタ
ーンを形成したり、限られたスペース内により多くのＩ
Ｃチップ等を実装したりすることなどの必要性が提唱さ
れている。そして、このように実装部品点数が多くなる
と、必然的に実装部品からの発熱量も増加する結果とな
る。従って、実装部品を保護しかつ回路の誤動作等を回
避するためには、基板の外部へ熱を効果的に放出するた
めの何らかの対策を講じておく必要がある。
この種の基板にあっては、基板上にファインな導体パタ
ーンを形成したり、限られたスペース内により多くのＩ
Ｃチップ等を実装したりすることなどの必要性が提唱さ
れている。そして、このように実装部品点数が多くなる
と、必然的に実装部品からの発熱量も増加する結果とな
る。従って、実装部品を保護しかつ回路の誤動作等を回
避するためには、基板の外部へ熱を効果的に放出するた
めの何らかの対策を講じておく必要がある。
【０００４】図８には、放熱のための構造を備えた従来
の電子部品搭載用基板５０が例示されている。この基板
５０の表面側にはＩＣチップ５１を実装するためのダイ
パッド５２が形成されている。また、基板５０の裏面側
には、ＩＣチップ５１の熱を放散するための放熱層５３
が形成されている。ダイパッド５２と放熱層５３との間
には、基板５０の表裏を貫通するめっきスルーホール５
４が介在されている。よって、このような構成を有する
基板５０では、ＩＣチップ５１の熱はめっきスルーホー
ル５４及び放熱層５３を経て裏面側より放散されるよう
になっている。なお、図８にて例示したものに類似する
放熱構造を備える電子部品搭載用基板としては、例えば
特開平４−２２５５５２号公報や特開平４−２７９０９
７号公報にて開示されたものもある。
の電子部品搭載用基板５０が例示されている。この基板
５０の表面側にはＩＣチップ５１を実装するためのダイ
パッド５２が形成されている。また、基板５０の裏面側
には、ＩＣチップ５１の熱を放散するための放熱層５３
が形成されている。ダイパッド５２と放熱層５３との間
には、基板５０の表裏を貫通するめっきスルーホール５
４が介在されている。よって、このような構成を有する
基板５０では、ＩＣチップ５１の熱はめっきスルーホー
ル５４及び放熱層５３を経て裏面側より放散されるよう
になっている。なお、図８にて例示したものに類似する
放熱構造を備える電子部品搭載用基板としては、例えば
特開平４−２２５５５２号公報や特開平４−２７９０９
７号公報にて開示されたものもある。
【０００５】また、ＩＣチップ５１等が実装された基板
５０に対しては、耐湿性・耐腐食性の向上を目的とし
て、樹脂や金属による封止が一般的に行われる。例え
ば、図８に示される基板５０では、ポッティング樹脂５
６によってＩＣチップ５１を封止した後に封止用キャッ
プ５５を被せるという構成が採用されている。
５０に対しては、耐湿性・耐腐食性の向上を目的とし
て、樹脂や金属による封止が一般的に行われる。例え
ば、図８に示される基板５０では、ポッティング樹脂５
６によってＩＣチップ５１を封止した後に封止用キャッ
プ５５を被せるという構成が採用されている。
【０００６】
【発明が解決しようとする課題】ところが、めっきスル
ーホール５４を有する図８のような構成であると、基板
５０の表側領域（封止領域）と裏側領域（外部領域）と
がある程度連通された状態となり、気密性に劣るものと
なってしまう。このため、外部の湿気や腐食性ガスが封
止用キャップ５５内に侵入することによって、ＩＣチッ
プ５１の機能が損なわれ易いという欠点があった。
ーホール５４を有する図８のような構成であると、基板
５０の表側領域（封止領域）と裏側領域（外部領域）と
がある程度連通された状態となり、気密性に劣るものと
なってしまう。このため、外部の湿気や腐食性ガスが封
止用キャップ５５内に侵入することによって、ＩＣチッ
プ５１の機能が損なわれ易いという欠点があった。
【０００７】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、放熱性及び気密性の両方に優れた
ものとすることにより、搭載される電子部品の故障等を
確実に低減させることが可能な電子部品搭載用基板を提
供することにある。
であり、その目的は、放熱性及び気密性の両方に優れた
ものとすることにより、搭載される電子部品の故障等を
確実に低減させることが可能な電子部品搭載用基板を提
供することにある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、多層板上に電子部品
が実装され、かつその電子部品が封止されてなる電子部
品搭載用基板において、前記電子部品に対して電気的に
接続された導体回路と、電子部品封止領域の外に形成さ
れた放熱体とを、ビルドアップ層に設けられたブライン
ドバイアホールを介して接続したことを特徴とする電子
部品搭載用基板をその要旨としている。
めに、請求項１に記載の発明では、多層板上に電子部品
が実装され、かつその電子部品が封止されてなる電子部
品搭載用基板において、前記電子部品に対して電気的に
接続された導体回路と、電子部品封止領域の外に形成さ
れた放熱体とを、ビルドアップ層に設けられたブライン
ドバイアホールを介して接続したことを特徴とする電子
部品搭載用基板をその要旨としている。
【０００９】請求項１に記載の発明において、放熱体を
多層板上に配線として形成された放熱用パッドとしても
良い。また、放熱体を多層板上に配線として形成された
放熱用パッドと、その放熱用パッドに接合された封止用
キャップとによって構成しても良い。
多層板上に配線として形成された放熱用パッドとしても
良い。また、放熱体を多層板上に配線として形成された
放熱用パッドと、その放熱用パッドに接合された封止用
キャップとによって構成しても良い。
【００１０】
【００１１】
【作用】請求項１記載の発明の構成によると、電子部品
が発した熱は、導体回路及びブラインドバイアホールを
経て放熱体側に到り、当該部分から効率良く大気中に放
散される。よって、電子部品の熱破壊が防止されると共
に、回路の誤動作等も確実に回避される。また、本発明
では、電子部品側と放熱体側とをつなぐ放熱経路をビル
ドアップ層内に設けているため、封止領域と外部領域と
の間を非連通の状態とすることができる。このため、封
止領域内への湿気・腐食性ガス等の侵入が確実に防止さ
れる。
が発した熱は、導体回路及びブラインドバイアホールを
経て放熱体側に到り、当該部分から効率良く大気中に放
散される。よって、電子部品の熱破壊が防止されると共
に、回路の誤動作等も確実に回避される。また、本発明
では、電子部品側と放熱体側とをつなぐ放熱経路をビル
ドアップ層内に設けているため、封止領域と外部領域と
の間を非連通の状態とすることができる。このため、封
止領域内への湿気・腐食性ガス等の侵入が確実に防止さ
れる。
【００１２】
【００１３】
〔実施例１〕まず、図１，図２に基づいて実施例１の電
子部品搭載用基板１を詳細に説明する。
子部品搭載用基板１を詳細に説明する。
【００１４】この基板１は、基本的に三層の導体層５，
６，７が二層の層間絶縁層３，４を介して配置されたビ
ルドアップ多層板（いわゆる三層板）である。なお、図
１，図２には、電子部品としてのＩＣチップ１１を搭載
した基板１をポッティング樹脂３１で封止し、かつその
封止部分を封止用接着剤１３を用いて封止用キャップ１
０で被覆した状態が示されている。
６，７が二層の層間絶縁層３，４を介して配置されたビ
ルドアップ多層板（いわゆる三層板）である。なお、図
１，図２には、電子部品としてのＩＣチップ１１を搭載
した基板１をポッティング樹脂３１で封止し、かつその
封止部分を封止用接着剤１３を用いて封止用キャップ１
０で被覆した状態が示されている。
【００１５】電子部品搭載用基板１を構成している絶縁
基材２の片面には、信号や電源等のための配線として、
最下層の導体層（内層導体回路）５が形成されている。
内層導体回路５を備える絶縁基材２上には、ビルドアッ
プ層の一部を構成する層間絶縁層３が設けられている。
このような層間絶縁層３は、例えばアディティブ用の感
光性接着剤を塗布した後に露光・現像・硬化を行うこと
によって形成される。
基材２の片面には、信号や電源等のための配線として、
最下層の導体層（内層導体回路）５が形成されている。
内層導体回路５を備える絶縁基材２上には、ビルドアッ
プ層の一部を構成する層間絶縁層３が設けられている。
このような層間絶縁層３は、例えばアディティブ用の感
光性接着剤を塗布した後に露光・現像・硬化を行うこと
によって形成される。
【００１６】層間絶縁層３の表面には、同じく配線とし
て、中間層の導体層（第一層めの外層導体回路）６が形
成されている。そして、内層導体回路５と第一層めの外
層導体回路６とは、層間絶縁層３に設けられたブライン
ドバイアホール（以下「ＢＶＨ」という）８を介して電
気的に接続されている。このようなＢＶＨ８は、例えば
層間絶縁層３に形成された凹部に対して、触媒核付与・
活性化処理・無電解銅めっき等を施すことによって形成
される。また、第一層めの外層導体回路６も、同じく層
間絶縁層３の所定部分に無電解銅めっき等を施すことに
よって形成される。
て、中間層の導体層（第一層めの外層導体回路）６が形
成されている。そして、内層導体回路５と第一層めの外
層導体回路６とは、層間絶縁層３に設けられたブライン
ドバイアホール（以下「ＢＶＨ」という）８を介して電
気的に接続されている。このようなＢＶＨ８は、例えば
層間絶縁層３に形成された凹部に対して、触媒核付与・
活性化処理・無電解銅めっき等を施すことによって形成
される。また、第一層めの外層導体回路６も、同じく層
間絶縁層３の所定部分に無電解銅めっき等を施すことに
よって形成される。
【００１７】第一層めの外層導体回路６を備える層間絶
縁層３上には、同じくアディティブ用の感光性接着剤を
露光・現像・硬化してなる層間絶縁層４が設けられてい
る。また、層間絶縁層４の所定部分、詳細には封止用キ
ャップ１０による封止領域Ｒ1 内となる部分には、複数
のＢＶＨ９ａが設けられている。
縁層３上には、同じくアディティブ用の感光性接着剤を
露光・現像・硬化してなる層間絶縁層４が設けられてい
る。また、層間絶縁層４の所定部分、詳細には封止用キ
ャップ１０による封止領域Ｒ1 内となる部分には、複数
のＢＶＨ９ａが設けられている。
【００１８】層間絶縁層４の表面には、最外層の導体層
７ａ，７ｂ，７ｃ，７ｄが形成されている。前記最外層
の導体層７ａ〜７ｄも、第一層めの外層導体回路６と同
様に層間絶縁層４の所定部分に無電解銅めっき等を施す
ことによって形成される。最外層の導体層７ａ〜７ｄの
うち、７ａ，７ｂ，７ｃは、いずれも前記ＢＶＨ９ａと
同じく封止用キャップ１０による封止領域Ｒ1 内に配置
されている。７ａにて表される最外層の導体層は、電子
部品としてのＩＣチップ１１を搭載するためのダイパッ
ド７ａである。ダイパッド７ａの周囲に配置された最外
層の導体層７ｂは、ボンディングワイヤ１２の一端を接
合するためのボンディングパッド７ｂである。７ｃにて
表される最外層の導体層は、ボンディングパッド７ｂ−
ＢＶＨ９ａ間をつなぐための第二層めの外層導体回路７
ｃである。
７ａ，７ｂ，７ｃ，７ｄが形成されている。前記最外層
の導体層７ａ〜７ｄも、第一層めの外層導体回路６と同
様に層間絶縁層４の所定部分に無電解銅めっき等を施す
ことによって形成される。最外層の導体層７ａ〜７ｄの
うち、７ａ，７ｂ，７ｃは、いずれも前記ＢＶＨ９ａと
同じく封止用キャップ１０による封止領域Ｒ1 内に配置
されている。７ａにて表される最外層の導体層は、電子
部品としてのＩＣチップ１１を搭載するためのダイパッ
ド７ａである。ダイパッド７ａの周囲に配置された最外
層の導体層７ｂは、ボンディングワイヤ１２の一端を接
合するためのボンディングパッド７ｂである。７ｃにて
表される最外層の導体層は、ボンディングパッド７ｂ−
ＢＶＨ９ａ間をつなぐための第二層めの外層導体回路７
ｃである。
【００１９】７ｄにて表される最外層の導体層は、放熱
体として機能する放熱用パッド７ｄである。図２に示さ
れるように、本実施例では放熱用パッド７ｄの形状は略
四角形状であり、その形成数は１６個である。これらの
放熱用パッド７ｄは、他の最外層の導体層７ａ〜７ｃと
は異なり、前記封止領域Ｒ1 を取り囲むように封止用キ
ャップ１０の外側近傍に配設されている。放熱用パッド
７ｄと第一層めの外層導体回路６とは、層間絶縁層４に
設けられたＢＶＨ９ｂを介して電気的に接続されてい
る。
体として機能する放熱用パッド７ｄである。図２に示さ
れるように、本実施例では放熱用パッド７ｄの形状は略
四角形状であり、その形成数は１６個である。これらの
放熱用パッド７ｄは、他の最外層の導体層７ａ〜７ｃと
は異なり、前記封止領域Ｒ1 を取り囲むように封止用キ
ャップ１０の外側近傍に配設されている。放熱用パッド
７ｄと第一層めの外層導体回路６とは、層間絶縁層４に
設けられたＢＶＨ９ｂを介して電気的に接続されてい
る。
【００２０】なお、各放熱用パッド７ｄに接続される第
一層めの外層導体回路６は、それぞれ異なる信号を伝送
するための配線でもあるため、いずれも電気的に独立し
た状態となっている。そして、封止用キャップ１０の下
縁が基板１の外表面と接合する部分には、所定幅の導体
回路非形成領域Ｒ2 が確保されている。
一層めの外層導体回路６は、それぞれ異なる信号を伝送
するための配線でもあるため、いずれも電気的に独立し
た状態となっている。そして、封止用キャップ１０の下
縁が基板１の外表面と接合する部分には、所定幅の導体
回路非形成領域Ｒ2 が確保されている。
【００２１】さて、この基板１では、ボンディングワイ
ヤ１２、ボンディングパッド７ｂ、第二層めの外層導体
回路７ｃ、ＢＶＨ９ａ、第一層めの外層導体回路６及び
ＢＶＨ９ｂを介してＩＣチップ１１側と放熱体Ｈ側とが
接続されている。このため、ＩＣチップ１１の熱は、前
記各導体層１２，７ｂ，７ｃ，９ａ，６，９ｂを経て放
熱用パッド７ｄに到り、当該部分から効率良く大気中に
放散される。従って、ＩＣチップ１１の熱破壊が防止さ
れると共に、回路の誤動作等も確実に回避される。
ヤ１２、ボンディングパッド７ｂ、第二層めの外層導体
回路７ｃ、ＢＶＨ９ａ、第一層めの外層導体回路６及び
ＢＶＨ９ｂを介してＩＣチップ１１側と放熱体Ｈ側とが
接続されている。このため、ＩＣチップ１１の熱は、前
記各導体層１２，７ｂ，７ｃ，９ａ，６，９ｂを経て放
熱用パッド７ｄに到り、当該部分から効率良く大気中に
放散される。従って、ＩＣチップ１１の熱破壊が防止さ
れると共に、回路の誤動作等も確実に回避される。
【００２２】また、この基板１では放熱経路がビルドア
ップ層内のみに設けられているため、封止用キャップ１
０内の領域と外部領域とは、いわば非連通（非開放）状
態となっている。ゆえに、表裏を貫通するめっきスルー
ホールを放熱経路とする図８の従来の基板とは異なり、
気密性にも優れている。従って、湿気・腐食性ガス等が
封止用キャップ１０内に侵入するというようなことがな
く、ＩＣチップ１１の故障などが極めて少なくなる。
ップ層内のみに設けられているため、封止用キャップ１
０内の領域と外部領域とは、いわば非連通（非開放）状
態となっている。ゆえに、表裏を貫通するめっきスルー
ホールを放熱経路とする図８の従来の基板とは異なり、
気密性にも優れている。従って、湿気・腐食性ガス等が
封止用キャップ１０内に侵入するというようなことがな
く、ＩＣチップ１１の故障などが極めて少なくなる。
【００２３】更に、本実施例の基板１の場合、封止用キ
ャップ１０の下縁が基板１の外表面と接合する部分に
は、導体回路非形成領域Ｒ2 が確保されている。この構
成によると、前記接合部分に凹凸や隙間等ができなくな
るため、封止用キャップ１０の接合状態が改善され、結
果として気密性が向上する。
ャップ１０の下縁が基板１の外表面と接合する部分に
は、導体回路非形成領域Ｒ2 が確保されている。この構
成によると、前記接合部分に凹凸や隙間等ができなくな
るため、封止用キャップ１０の接合状態が改善され、結
果として気密性が向上する。
【００２４】また、この基板１上に配列された各放熱用
パッド７ｄは、放熱体Ｈとしての役割を果たすばかりで
なく、導通検査時のチェッカーパッドとしても利用する
ことが可能である。しかも、本実施例では各放熱用パッ
ド７ｄを封止領域Ｒ1 外に配置するという構成を採って
いるため、封止の前後を問わず所定の検査を行うことが
できるという利点がある。 〔実施例２〕次に、図３に基づいて実施例２の電子部品
搭載用基板２０の構成を説明する。
パッド７ｄは、放熱体Ｈとしての役割を果たすばかりで
なく、導通検査時のチェッカーパッドとしても利用する
ことが可能である。しかも、本実施例では各放熱用パッ
ド７ｄを封止領域Ｒ1 外に配置するという構成を採って
いるため、封止の前後を問わず所定の検査を行うことが
できるという利点がある。 〔実施例２〕次に、図３に基づいて実施例２の電子部品
搭載用基板２０の構成を説明する。
【００２５】この基板２０も基本的には実施例１の基板
１と同じく、三層の導体層５，６，７及び二層の層間絶
縁層３，４を有するビルドアップ三層板である。また、
その基本構成も実施例１のそれとほぼ等しいものである
ため、共通する部分については詳細な説明を省略し、相
違する部分を中心に説明する。
１と同じく、三層の導体層５，６，７及び二層の層間絶
縁層３，４を有するビルドアップ三層板である。また、
その基本構成も実施例１のそれとほぼ等しいものである
ため、共通する部分については詳細な説明を省略し、相
違する部分を中心に説明する。
【００２６】本実施例では、グランド層であるダイパッ
ド７ａと第一層めの外層導体回路６とが層間絶縁層４に
設けられたＢＶＨ９ｃを介して接続されている。また、
第一層めの外層導体回路６と放熱用パッド７ｅとは、封
止領域Ｒ1 よりも若干外側に設けられたＢＶＨ９ｄを介
して互いに接続されている。
ド７ａと第一層めの外層導体回路６とが層間絶縁層４に
設けられたＢＶＨ９ｃを介して接続されている。また、
第一層めの外層導体回路６と放熱用パッド７ｅとは、封
止領域Ｒ1 よりも若干外側に設けられたＢＶＨ９ｄを介
して互いに接続されている。
【００２７】前記放熱用パッド７ｅは、基板２０の外表
面においてダイパッド７ａやボンディングパッド７ｂ等
を包囲するように配設されている。この放熱用パッド７
ｅの形状は、封止用キャップ１０の下縁の形状に対応し
て略ロ字状に形成されている。そして、はんだ２１によ
って放熱用パッド７ｅと封止用キャップ１０とが密接に
接合されている。即ち、この基板２０では、放熱用パッ
ド７ｅと封止用キャップ１０とによって放熱体Ｈが構成
されていることになる。なお、本実施例のような構成を
採る場合、放熱性の向上を図るために、例えばコバール
や４２アロイ等といった金属製の封止用キャップ１０を
選択することが良い。
面においてダイパッド７ａやボンディングパッド７ｂ等
を包囲するように配設されている。この放熱用パッド７
ｅの形状は、封止用キャップ１０の下縁の形状に対応し
て略ロ字状に形成されている。そして、はんだ２１によ
って放熱用パッド７ｅと封止用キャップ１０とが密接に
接合されている。即ち、この基板２０では、放熱用パッ
ド７ｅと封止用キャップ１０とによって放熱体Ｈが構成
されていることになる。なお、本実施例のような構成を
採る場合、放熱性の向上を図るために、例えばコバール
や４２アロイ等といった金属製の封止用キャップ１０を
選択することが良い。
【００２８】さて、この基板２０においては、ダイパッ
ド７ａ、ＢＶＨ９ｃ、第一層めの外層導体回路６及びＢ
ＶＨ９ｄを介して、ＩＣチップ１１側と放熱体Ｈ側とが
接続された状態となっている。このため、ＩＣチップ１
１の熱は、前記各導体層７ａ，９ｃ，６，９ｄを経て放
熱用パッド７ｅに伝達するようになっている。そして、
放熱用パッド７ｅに到った熱は更に封止用キャップ１０
に全体に拡散され、最終的には封止用キャップ１０の外
表面から効率良く大気中に放散される。
ド７ａ、ＢＶＨ９ｃ、第一層めの外層導体回路６及びＢ
ＶＨ９ｄを介して、ＩＣチップ１１側と放熱体Ｈ側とが
接続された状態となっている。このため、ＩＣチップ１
１の熱は、前記各導体層７ａ，９ｃ，６，９ｄを経て放
熱用パッド７ｅに伝達するようになっている。そして、
放熱用パッド７ｅに到った熱は更に封止用キャップ１０
に全体に拡散され、最終的には封止用キャップ１０の外
表面から効率良く大気中に放散される。
【００２９】しかも、本実施例のような構成を採った場
合、放熱体Ｈ自体の熱容量が大きくなり、その結果とし
て放熱性も飛躍的に向上する。従って、ＩＣチップ１１
の熱破壊が防止されると共に、回路の誤動作等も確実に
回避される。また、封止用キャップ１０の周囲にフリー
スペースが確保されるため、例えば前記スペースに外層
導体回路を引き回すことなども可能となる。
合、放熱体Ｈ自体の熱容量が大きくなり、その結果とし
て放熱性も飛躍的に向上する。従って、ＩＣチップ１１
の熱破壊が防止されると共に、回路の誤動作等も確実に
回避される。また、封止用キャップ１０の周囲にフリー
スペースが確保されるため、例えば前記スペースに外層
導体回路を引き回すことなども可能となる。
【００３０】なお、この基板２０もビルドアップ層内の
みに放熱経路を備えるものであるため、実施例１の場合
と同じく、気密性にも優れたものとなっている。 〔実施例３〕次に、図４に基づいて実施例３の電子部品
搭載用基板２５の構成を説明する。
みに放熱経路を備えるものであるため、実施例１の場合
と同じく、気密性にも優れたものとなっている。 〔実施例３〕次に、図４に基づいて実施例３の電子部品
搭載用基板２５の構成を説明する。
【００３１】この基板２５は、実施例１，２の基板１，
２０とは異なり、絶縁基材２の両面にビルドアップ層を
有する六層板である。この基板２５の場合、ＩＣチップ
１１の下層側となる部分に、絶縁基材２の表裏を接続す
る貫通スルーホール２６が形成されている。従って、Ｉ
Ｃチップ１１が発した熱は、まずダイパッド７ａ、ＢＶ
Ｈ９ｃ、第一層めの外層導体回路６、ＢＶＨ８及び内層
導体回路５を経て、貫通スルーホール２６に伝達され
る。そして、貫通スルーホール２６に達した熱は、更に
反対側の内層導体回路５及びＢＶＨ９ｃ等を経て、基板
２５裏側面の放熱用パッド７ｆに伝達される。そして、
前記熱は、最終的には放熱用パッド７ｆの表面から効率
良く大気中に放散される。よって、ＩＣチップ１１の熱
破壊が防止され、かつ回路の誤動作等も確実に回避され
る。
２０とは異なり、絶縁基材２の両面にビルドアップ層を
有する六層板である。この基板２５の場合、ＩＣチップ
１１の下層側となる部分に、絶縁基材２の表裏を接続す
る貫通スルーホール２６が形成されている。従って、Ｉ
Ｃチップ１１が発した熱は、まずダイパッド７ａ、ＢＶ
Ｈ９ｃ、第一層めの外層導体回路６、ＢＶＨ８及び内層
導体回路５を経て、貫通スルーホール２６に伝達され
る。そして、貫通スルーホール２６に達した熱は、更に
反対側の内層導体回路５及びＢＶＨ９ｃ等を経て、基板
２５裏側面の放熱用パッド７ｆに伝達される。そして、
前記熱は、最終的には放熱用パッド７ｆの表面から効率
良く大気中に放散される。よって、ＩＣチップ１１の熱
破壊が防止され、かつ回路の誤動作等も確実に回避され
る。
【００３２】また、本実施例のような構成であると、Ｉ
Ｃチップ１１と放熱用パッド７ｆとを結ぶ放熱経路の距
離を小さくすることができるという利点がある。更に、
基板２５の裏面側に放熱用パッド７ｆを設けるという構
成を採用したことにより、例えば放熱用パッド７ｆ自体
の面積を広く確保することができるという利点も生じ
る。以上のことは、いずれも放熱効率を高めるうえで好
ましいものであるといえる。
Ｃチップ１１と放熱用パッド７ｆとを結ぶ放熱経路の距
離を小さくすることができるという利点がある。更に、
基板２５の裏面側に放熱用パッド７ｆを設けるという構
成を採用したことにより、例えば放熱用パッド７ｆ自体
の面積を広く確保することができるという利点も生じ
る。以上のことは、いずれも放熱効率を高めるうえで好
ましいものであるといえる。
【００３３】なお、この基板２５には、ビルドアップ層
内及び絶縁基材２内の両方にわたって放熱経路が形成さ
れている。但し、貫通スルーホール２６自体は基板２５
の外層側に露出するわけではなく、封止用キャップ１０
内の封止領域Ｒ1 と外部領域とは非連通状態に保たれ
る。ゆえに、このような構成を採用した場合であって
も、基板２５には実施例１，２に匹敵する優れた気密性
が付与されることになる。
内及び絶縁基材２内の両方にわたって放熱経路が形成さ
れている。但し、貫通スルーホール２６自体は基板２５
の外層側に露出するわけではなく、封止用キャップ１０
内の封止領域Ｒ1 と外部領域とは非連通状態に保たれ
る。ゆえに、このような構成を採用した場合であって
も、基板２５には実施例１，２に匹敵する優れた気密性
が付与されることになる。
【００３４】なお、本発明は上記実施例１〜３のみに限
定されることはなく、以下のような構成に変更すること
が可能である。例えば、 （ａ）図５に示される別例１の基板３０のように、封止
用キャップ１０を用いることなく通常のポッティング樹
脂３１のみを封止体として用い、その周囲に複数の放熱
用パッド７ｄを配列するというような構成としても良
い。上記の構成によると、電子部品搭載用基板３０の構
成をより簡略化することができるという利点がある。
定されることはなく、以下のような構成に変更すること
が可能である。例えば、 （ａ）図５に示される別例１の基板３０のように、封止
用キャップ１０を用いることなく通常のポッティング樹
脂３１のみを封止体として用い、その周囲に複数の放熱
用パッド７ｄを配列するというような構成としても良
い。上記の構成によると、電子部品搭載用基板３０の構
成をより簡略化することができるという利点がある。
【００３５】（ｂ）放熱体Ｈは、必ずしもビルドアップ
層において最も外表面となる部分に設ける必要なはい。
例えば、図６に示される別例２の基板３５のように、下
層側の層間絶縁層３上に放熱用パッド３６を形成し、そ
の放熱用パッド３６をキャビティ３７によって露出させ
ても良い。
層において最も外表面となる部分に設ける必要なはい。
例えば、図６に示される別例２の基板３５のように、下
層側の層間絶縁層３上に放熱用パッド３６を形成し、そ
の放熱用パッド３６をキャビティ３７によって露出させ
ても良い。
【００３６】（ｃ）図７に示される別例３の基板４０の
ように、ＩＣチップ１１を収容するためのキャビティ４
１をビルドアップ層に設け、そのキャビティ４１の開口
部に平板状の放熱用キャップ４２を被せるというような
構成としても良い。この構成によると、基板４０を全体
的に肉薄化することができるという利点がある。
ように、ＩＣチップ１１を収容するためのキャビティ４
１をビルドアップ層に設け、そのキャビティ４１の開口
部に平板状の放熱用キャップ４２を被せるというような
構成としても良い。この構成によると、基板４０を全体
的に肉薄化することができるという利点がある。
【００３７】（ｄ）放熱用パッド７ｄ，７ｆは、基板
１，２０，２５の表裏面のみならず側面等にも形成する
ことが可能である。この構成によると放熱面積が増える
ため、放熱効率をより一層向上させることができるとい
う利点がある。
１，２０，２５の表裏面のみならず側面等にも形成する
ことが可能である。この構成によると放熱面積が増える
ため、放熱効率をより一層向上させることができるとい
う利点がある。
【００３８】（ｅ）放熱用パッド７ｄ，７ｆの数・形状
・配列等は実施例１等にて例示したもののみに限定され
るわけではなく、使用されるＩＣチップ１１や基板１，
２０，２５の規格・性能等に応じて任意に変更すること
が可能である。なお、放熱用パッド７ｄ，７ｆの数など
を変更する場合にあっても、それらに接続される第一層
めの外層導体回路６をそれぞれ電気的に独立させておく
ことが望ましい。
・配列等は実施例１等にて例示したもののみに限定され
るわけではなく、使用されるＩＣチップ１１や基板１，
２０，２５の規格・性能等に応じて任意に変更すること
が可能である。なお、放熱用パッド７ｄ，７ｆの数など
を変更する場合にあっても、それらに接続される第一層
めの外層導体回路６をそれぞれ電気的に独立させておく
ことが望ましい。
【００３９】（ｆ）放熱用パッド７ｄ，７ｆを形成する
方法として、無電解銅めっき以外の無電解金属めっきを
採用しても良い。また、めっきにて形成された個々の放
熱用パッド７ｄ，７ｆ上に、例えばヒートシンク等の金
属片を貼り付けることにより、放熱効率のさらなる向上
を図っても良い。
方法として、無電解銅めっき以外の無電解金属めっきを
採用しても良い。また、めっきにて形成された個々の放
熱用パッド７ｄ，７ｆ上に、例えばヒートシンク等の金
属片を貼り付けることにより、放熱効率のさらなる向上
を図っても良い。
【００４０】（ｇ）封止用キャップ１０，４２は必ずし
も金属でなくても良く、例えば高熱伝導性を有する窒化
アルミニウムやアルミナ等のセラミックス焼結体であっ
ても良い。
も金属でなくても良く、例えば高熱伝導性を有する窒化
アルミニウムやアルミナ等のセラミックス焼結体であっ
ても良い。
【００４１】（ｈ）なお、封止用キャップ１０，４２の
形状を任意に変形させることにより、導体回路非形成領
域Ｒ2 を確保しても良い。つまり、基板１，３５，４０
側における最外層の導体回路の形成位置を基準として、
封止用キャップ１０，４２の形状を決定するという方法
を採っても良い。
形状を任意に変形させることにより、導体回路非形成領
域Ｒ2 を確保しても良い。つまり、基板１，３５，４０
側における最外層の導体回路の形成位置を基準として、
封止用キャップ１０，４２の形状を決定するという方法
を採っても良い。
【００４２】（ｉ）ＩＣチップ１１側と基板１，３５，
４０側との接合方法はワイヤボンディングのみに限定さ
れることはなく、例えばはんだバンプ等を用いたフリッ
プチップに代えることも勿論可能である。
４０側との接合方法はワイヤボンディングのみに限定さ
れることはなく、例えばはんだバンプ等を用いたフリッ
プチップに代えることも勿論可能である。
【００４３】
【発明の効果】以上詳述したように、本発明の電子部品
搭載用基板の構成によれば、放熱性及び気密性の両方に
優れたものとなることから、搭載される電子部品の故障
等を確実に低減させることができるという優れた効果を
奏する。
搭載用基板の構成によれば、放熱性及び気密性の両方に
優れたものとなることから、搭載される電子部品の故障
等を確実に低減させることができるという優れた効果を
奏する。
【図１】実施例１の電子部品搭載用基板を示す部分概略
断面図である。
断面図である。
【図２】図１の電子部品搭載用基板を示す部分概略平面
図である。
図である。
【図３】実施例２の電子部品搭載用基板を示す部分概略
断面図である。
断面図である。
【図４】実施例３の電子部品搭載用基板を示す部分概略
断面図である。
断面図である。
【図５】別例１の電子部品搭載用基板を示す部分概略断
面図である。
面図である。
【図６】別例２の電子部品搭載用基板を示す部分概略断
面図である。
面図である。
【図７】別例３の電子部品搭載用基板を示す部分概略断
面図である。
面図である。
【図８】従来の電子部品搭載用基板を示す部分概略断面
図である。
図である。
１，２０，２５，３０，３５，４０…電子部品搭載用基
板、６…（第一層めの外層）導体回路、７ｃ…（第二層
めの外層）導体回路、７ｄ，７ｅ，７ｆ，３６…放熱用
パッド、８，９ａ，９ｂ，９ｃ，９ｄ…ブラインドバイ
アホール、１０，４２…封止用キャップ、１１…電子部
品としてのＩＣチップ、Ｒ1 …（電子部品）封止領域、
Ｒ2 …導体回路非形成領域、Ｈ…放熱体。
板、６…（第一層めの外層）導体回路、７ｃ…（第二層
めの外層）導体回路、７ｄ，７ｅ，７ｆ，３６…放熱用
パッド、８，９ａ，９ｂ，９ｃ，９ｄ…ブラインドバイ
アホール、１０，４２…封止用キャップ、１１…電子部
品としてのＩＣチップ、Ｒ1 …（電子部品）封止領域、
Ｒ2 …導体回路非形成領域、Ｈ…放熱体。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 23/12
Claims (3)
- 【請求項１】多層板上に電子部品が実装され、かつその
電子部品が封止されてなる電子部品搭載用基板におい
て、 前記電子部品に対して電気的に接続された導体回路と、
電子部品封止領域の外に形成された放熱体とを、ビルド
アップ層に設けられたブラインドバイアホールを介して
接続したことを特徴とする電子部品搭載用基板。 - 【請求項２】前記放熱体は、多層板上に配線として形成
された放熱用パッドであることを特徴とする請求項１に
記載の電子部品搭載用基板。 - 【請求項３】前記放熱体は、多層板上に配線として形成
された放熱用パッドと、その放熱用パッドに接合された
封止用キャップとによって構成されることを特徴とする
請求項１に記載の電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31863793A JP3153062B2 (ja) | 1993-12-17 | 1993-12-17 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31863793A JP3153062B2 (ja) | 1993-12-17 | 1993-12-17 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176873A JPH07176873A (ja) | 1995-07-14 |
| JP3153062B2 true JP3153062B2 (ja) | 2001-04-03 |
Family
ID=18101367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31863793A Expired - Fee Related JP3153062B2 (ja) | 1993-12-17 | 1993-12-17 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153062B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4669392B2 (ja) * | 2003-01-28 | 2011-04-13 | 日本シイエムケイ株式会社 | メタルコア多層プリント配線板 |
| JP2009200212A (ja) * | 2008-02-21 | 2009-09-03 | Keihin Corp | プリント基板の放熱構造 |
| JP4730426B2 (ja) | 2008-11-19 | 2011-07-20 | ソニー株式会社 | 実装基板及び半導体モジュール |
-
1993
- 1993-12-17 JP JP31863793A patent/JP3153062B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176873A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5866942A (en) | Metal base package for a semiconductor device | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JPH0917919A (ja) | 半導体装置 | |
| JP2003046022A (ja) | 電子装置 | |
| KR100768998B1 (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| JP3153062B2 (ja) | 電子部品搭載用基板 | |
| US20040195699A1 (en) | Semiconductor package with recess for die | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JPH07321471A (ja) | 多層基板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH0685427A (ja) | 半導体パッケージ搭載基板 | |
| JP3135739B2 (ja) | 電子部品搭載用基板 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP3373084B2 (ja) | 半導体パッケージ | |
| JP3256040B2 (ja) | 半導体パッケージ | |
| JPH07273462A (ja) | 電子部品搭載用基板 | |
| JP2947563B2 (ja) | 半導体装置 | |
| JP3988629B2 (ja) | 電子装置 | |
| JP2003007914A (ja) | 半導体装置 | |
| JPH09102565A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |