JP3135739B2 - 電子部品搭載用基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子部品搭載用基板に
関するものである。

【０００２】

【従来の技術】従来より、導体回路を有する絶縁基材上
にＩＣチップ等の電子部品を搭載し、かつそのＩＣチッ
プをキャップで気密に封止した容器（半導体素子パッケ
ージ）として、様々な構造のものが知られている。

【０００３】この種のパッケージとしては、例えば側面
に端子を有するＤＩＰ（デュアル・インライン・パッケ
ージ）やＱＦＰ（クアッド・フラット・パッケージ）、
下面に端子を有するＰＧＡ（ピン・グリッド・アレイ）
等がある。

【０００４】そして、これらのパッケージは、通常それ
よりも大きなプリント配線板（いわゆるマザーボード）
に実装され、かつマザーボード側の導体部との電気的接
続が図られた状態で使用されるものである。

【０００５】図１０〜図１２には、前述した各種パッケ
ージのうち、従来におけるＰＧＡタイプのパッケージ４
０が例示されている。図１０〜図１２に示されるよう
に、このパッケージ４０を構成する電子部品搭載用基板
４１は、エポキシ樹脂等のような基材４２の表裏両面に
二層の導体回路４３を有する、いわゆる両面板である。
前記基材４２の表面側には、ＩＣチップ４４等の電子部
品を搭載するための部分（電子部品搭載部）として、キ
ャビティ４５が設けられている。基材４２においてキャ
ビティ４５の周囲には通常ボンディングパッド４６が形
成され、更にその周囲には表裏の電気的導通を図るため
に複数の貫通スルーホール４７が形成されている。ま
た、前記貫通スルーホール４７の裏面側のランド４８に
は、外部接続用の端子として、複数の入出力ピン４９が
立設されている。なお、ＩＣチップ４４を搭載した電子
部品搭載用基板４１の表面側には封止用のキャップ５０
が配置され、上記のような基板５１とキャップ５０との
組み合わせによって所望のパッケージ４０が構成されて
いる。

【０００６】また、このタイプのパッケージ４０の実装
方法としては、一般に、裏面側に突出した各入出力ピン
４８をマザーボード側の貫通スルーホール内に挿入して
はんだ付けを行うという方法等が採られている。

【０００７】

【発明が解決しようとする課題】ところで、近年におけ
るＩＣチップ自体の高機能化・高集積化等に伴い、それ
を搭載するためのパッケージについても、ピン数の増加
や、ピン及び配線パターンのピッチを狭くすること（フ
ァイン化）等が要求されている。また、このようなファ
イン化等に伴うパッケージの小型化・高実装化・高密度
化は、パッケージ自体の製造コストを下げるうえでも好
ましいと考えられている。

【０００８】しかし、基本的に貫通スルーホール４７に
よる接続法を採る従来のパッケージ４０にあっては、キ
ャビティ４５の裏側部分のように、貫通スルーホール４
７を形成し得ない領域Ｒ1 には通常入出力ピン４９が立
設されない状況にある。よって、このときには基材４２
の裏面に、キャビティ４５の外形よりも大きなデッドス
ペースが生じてしまう結果となる。また、多ピン化を実
現するためには、多数の貫通スルーホール４７を形成可
能なスペースを予めキャビティ４５の周囲に確保してお
く必要もある。

【０００９】そして、このような基材４２裏面における
デッドスペースの存在や、貫通スルーホール４７を形成
すべきスペースの必要性などが、パッケージ４０の小型
化や高密度化等を推進するうえでの大きな障害となって
いる。

【００１０】ここで、この種の問題の対処法としては、
例えば入出力ピン４９をより狭ピッチ化するということ
などが考えられる。しかし、狭ピッチ化を極度に推進し
た場合には所望のピン立て精度が確保され難くなり、結
果としてパッケージ４０を確実にマザーボード側に実装
することができなくなってしまう。

【００１１】更に、この種のパッケージ４０では、高機
能化等に付随して増加するＩＣチップ４４の発熱を放散
させるために、所定の熱対策を講じておくことの必要性
が高まっている。しかし、確実な放熱対策として基材４
２に大きな放熱板等を設けた場合には、更に上記のよう
なスペース利用上の問題が深刻となり、パッケージ４０
の小型化や高密度化等が図れなくなってしまう。

【００１２】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、パッケージの小型化及び高密度化
・高実装化を確実に図ることができる電子部品搭載用基
板を提供することにある。

【００１３】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、樹脂からなる基材を
貫通するスルーホールと電気的に接続する外部接続用の
入出力ピンが、その基材の片側に設けられてなる電子部
品搭載用基板において、前記基材の前記入出力ピンが設
けられていない側に、前記スルーホールと電気的に接続
する内層導体回路が形成され、その内層導体回路上に樹
脂製の層間絶縁層が形成され、その層間絶縁層の所定部
分に電子部品搭載部が形成され、前記層間絶縁層の表面
に前記内層導体回路とバイアホールを介して電気的に接
続する外層導体回路が形成されて、前記入出力ピンが立
設されてなる側にも、前記内層導体回路とバイアホール
を介して電気的に接続されて、前記入出力ピンは、バイ
アホール内に嵌合されて配設されてなる電子部品搭載用
基板をその要旨としている。

【００１４】この場合、基材を２層以上の導体回路を有
する多層配線板としても良い。また、電子部品搭載部に
スルーホールを設け、かつ該スルーホールを電子部品搭
載部の裏側に設けられた放熱板に接続しても良い。

【００１５】請求項４に記載の発明では、導体回路を有
し、樹脂からなる基材の片側に電子部品搭載部が設けら
れた電子部品搭載用基板において、前記基材の前記電子
部品搭載部が設けられていない側に、基材表裏を貫通す
るスルーホールを介して前記電子部品側と電気的に接続
する内層導体回路が形成され、その内層導体回路の表面
に樹脂製の層間絶縁層が形成され、その層間絶縁層に前
記内層導体回路と電気的に接続する支持用バイアホール
が形成され、当該支持用バイアホール内に外部接続用の
入出力ピンが立設されて、前記入出力ピンが立設されて
なる側にも、前記内層導体回路とバイアホールを介して
電気的に接続されて、前記入出力ピンは、バイアホール
内に嵌合されて配設されてなる電子部品搭載用基板をそ
の要旨としている。

【００１６】この場合、基材を２層以上の導体回路を有
する多層配線板としても良い。

【００１７】

【作用】請求項１に記載の発明の構成によると、電子部
品搭載部は基材上に設けられた層間絶縁層側に形成され
るため、基材側に電子部品搭載部を形成するためのスペ
ースを確保しておく必要がなくなる。従って、電子部品
搭載部の存在に影響されることなく、基材のほぼ全領域
を主としてピン立て用構造としてのスルーホールを形成
するためのスペースに利用することができる。

【００１８】よって、この構成によると、基板裏面側に
おいて入出力ピンが立設される通常の領域に加えて、電
子部品搭載部の少なくとも裏側にあたる領域等にも入出
力ピンを立設することが可能となる。そして、多数の入
出力ピンを立設する場合であっても、相対的にピンピッ
チを幅広くした構成とすることが可能となる。

【００１９】また、請求項４に記載の発明の構成による
と、入出力ピンは、基材を貫通するスルーホールによっ
て支持されず、層間絶縁層に設けられた支持用バイアホ
ールによって支持される。また、支持用バイアホールは
基材側ではなく、その基材上に設けられた層間絶縁層側
に形成される。このことから、支持用バイアホールの形
成可能位置は、基本的に電子部品搭載部の存在に影響さ
れないことになる。

【００２０】よって、この構成によると、基板裏面側に
おいて入出力ピンが立設される通常の領域に加えて、電
子部品搭載部の少なくとも裏側にあたる領域等にも入出
力ピンを立設することが可能となる。そして、多数の入
出力ピンを立設する場合であっても、相対的にピンピッ
チを幅広くした構成とすることができる。

【００２１】本発明では、基材を２層以上の導体回路を
有する多層配線板とすることが望ましい。このような構
成であると、導体回路を引き回すときの配線自由度が大
きくなり、パッケージ自体の高密度化を一層推進するこ
とができるからである。

【００２２】また、電子部品搭載部にスルーホールを設
け、かつ該スルーホールを電子部品搭載部の裏側に設け
られた放熱板に接続することが望ましい。このような構
成であると、電子部品の発生した熱がスルーホールを介
して放熱板に効率良く伝導されるため、放熱板自体を大
きくしなくとも所望の放熱を図ることができるからであ
る。

【００２３】

【実施例】以下、本発明をＰＧＡタイプのＩＣパッケー
ジに具体化した各実施例を図面に基づき詳細に説明す
る。 〔実施例１〕まず実施例１のＩＣパッケージ１を図１〜
図３をもとに説明する。

【００２４】本実施例のＩＣパッケージ１は、主として
電子部品搭載用基板２と、その基板２に搭載されたＩＣ
チップ３と、そのＩＣチップ３を気密封止するためのキ
ャップ４等によって構成されている。

【００２５】前記電子部品搭載用基板２は、基本的に、
内層導体回路５を有する両面板６の片面に、ビルドアッ
プ法により形成された層間絶縁層７ａ，８ａ及び外層導
体回路９，１０を備える多層プリント配線板（４層板）
である。

【００２６】両面板６を構成する基材１１のほぼ全面に
は複数の貫通スルーホール１２が形成されており、それ
らの貫通スルーホール１２を介して基材１１表裏の電気
的導通が図られている。

【００２７】最外層に位置する層間絶縁層（外側層間絶
縁層）８ａ、同層間絶縁層８ａと両面板６との中間に位
置する層間絶縁層（内側層間絶縁層）７ａには、共に複
数のバイアホール１３ａ，１４ａが形成されている。そ
して、前記各バイアホール１３ａ，１４ａを介して各層
の外層導体回路９，１０同士、及びそれらと内層導体回
路５とが電気的に接続されている。

【００２８】基板２表面側の外側層間絶縁層８ａには、
電子部品搭載部として、ＩＣチップ３の外形とほぼ同様
の形状を有するキャビティ１５が設けられており、その
キャビティ１５内にはＩＣチップ３が搭載されている。

【００２９】前記外側層間絶縁層８ａにおいてキャビテ
ィ１５の周囲には、ボンディングパッド１６が規則的に
形成されている。各ボンディングパッド１６と図示しな
いＩＣチップ３側のボンディングパッドとは、ワイヤボ
ンディング１７によって電気的に接続されている。ま
た、前記バイアホール１３は基板２側のボンディングパ
ッド１６の周囲に配列されており、各バイアホール１３
ａと各ボンディングパッド１６とは短い配線パターン１
８によって電気的に接続されている。

【００３０】本実施例のパッケージ１では、前記各貫通
スルーホール１２内に、外部接続用端子としてのりん青
銅製の入出力ピン１９が嵌入固定されている。また、Ｉ
Ｃチップ３を搭載した電子部品搭載用基板２の表面側に
は、封止用のキャップ４が配置される。そして、そのキ
ャップ４によってＩＣチップ３が気密に封止されてい
る。

【００３１】次に、このＩＣパッケージ１を作製する手
順について述べる。ここではＩＣパッケージ１の母体と
なる電子部品搭載用基板２の作製手順を中心に説明す
る。

【００３２】ガラス−トリアジン銅張積層板の所定部分
に貫通スルーホール１２となる貫通孔を設けた後、通常
のサブトラクティブ法により内層導体回路５を有する両
面板６を作製する。

【００３３】次に、この両面板６に脱脂・酸洗・バフ研
磨・水洗・乾燥を施した後、片面側に感光性を有する接
着剤をスクリーン印刷等によって塗布する。この場合、
樹脂マトリックス中に樹脂フィラーが分散された、いわ
ゆるアディティブ用の接着剤が使用される。このとき、
前記樹脂マトリックスとしては感光性樹脂を用いること
が望ましい。

【００３４】前記樹脂フィラーとしては、平均粒径が
１０μｍ以下の耐熱性樹脂粉末、平均粒径が２μｍ以
下の耐熱性樹脂粉末を凝集させて平均粒径が２μｍ〜１
０μｍの大きさとした凝集粒子、平均粒径が２μｍ〜
１０μｍの耐熱性樹脂粉末と、平均粒径が２μｍ以下の
耐熱性樹脂粉末との混合物、平均粒径が２μｍ〜１０
μｍの耐熱性樹脂粉末の表面に、平均粒径が２μｍ以下
の耐熱性樹脂粉末または無機粉末のいずれか少なくとも
１種を付着させてなる疑似粒子から選ばれることが望ま
しい。

【００３５】また、このような接着剤層に形成されるア
ンカーの形状、アンカーの深さについては、粒径の異な
るフィラーにて表面粗度が１μｍ〜２０μｍの範囲内に
なることが望ましく、その場合には導体に充分な密着強
度が得られる。

【００３６】なお、本実施例では次のような手順により
感光性接着剤の調製を行っている。まず、６０重量部フ
ェノールノボラック型エポキシ樹脂の５０％アクリル化
物（日本化薬製）と、４０重量部のビスフェノールＡ型
エポキシ樹脂（油化シェル製， Ｅ−１００１）とをブ
チルセルソルブアセテート溶液に溶解させ、次いで硬化
剤としての５重量部の２−フェニルイミダゾール（四国
化成製，２ＰＺ）と、１０重量部のエポキシ樹脂粒子
（東レ製，トレパールＥＰ−Ｂ 平均粒径３．９μｍ）
と、２０重量部のエポキシ樹脂粒子（東レ製，トレパー
ルＥＰ−Ｂ 平均粒径０．５μｍ）とを混合する。そし
て、この混合物にジメチルホルムアミド溶液を添加しな
がらホモディスパー分散機にて混練することにより、粘
度を１２０ｃｐｓに調整する。この結果、所望の感光性
接着剤が得られる。

【００３７】次いで、接着剤層上にフォトマスクを配置
して露光・現像を行うことにより、前記接着剤層を部分
的に硬化させる。この処理によって、所定部分にバイア
ホール１４ａとなる穴が形成された内側層間絶縁層７ａ
が得られる。

【００３８】そして、内側層間絶縁層７ａに対する粗化
処理及び触媒核付与を行った後、前記内側層間絶縁層７
ａ上に感光性樹脂を塗布する。次いで、露光・現像を行
うことにより、内側層間絶縁層７ａ上の所定部分にめっ
きレジストを形成する。ここで触媒核を活性化しかつ無
電解銅めっきを施すことにより、外層導体回路１０，１
０ａ及びバイアホール１４ａとなる部分にめっき銅を析
出させる。この後、不要となっためっきレジストを剥離
する。

【００３９】続いて、内側層間絶縁層７ａの表面に、前
述した感光性接着剤をスクリーン印刷等によって塗布す
る。次いで、接着剤層上にフォトマスクを配置して露光
・現像を行うことにより、前記接着剤層を部分的に硬化
させる。

【００４０】この処理によって、所定部分にバイアホー
ル１３ａとなる穴とキャビティ１５とが形成された外側
層間絶縁層８ａが得られる。なお、本実施例にて形成さ
れるキャビティ１５の外形は、四隅にアールのついてい
ない略四角形状である。

【００４１】そして、内側層間絶縁層８ａに対する粗化
処理及び触媒核付与を行った後、前記外側層間絶縁層８
ａ上に前述の感光性樹脂を塗布する。次いで、露光・現
像を行うことにより、外側層間絶縁層８ａ上の所定部分
にめっきレジストを形成する。ここで触媒核を活性化し
かつ無電解銅めっきを施すことにより、部分的にめっき
銅を析出させる。その後、不要となっためっきレジスト
を剥離する。

【００４２】この処理を経ることにより、外側層間絶縁
層８ａの所定部分には、外層導体回路９としてのボンデ
ィングパッド１６、配線パターン１８、バイアホール１
３ａが形成される。

【００４３】更に、各貫通スルーホール１２内には、予
めＮｉ／Ａｕめっきを施した入出力ピン１９の基端部１
９ｂが嵌入される。そして、高融点はんだディップ法に
従って溶融はんだを付着させることにより、各入出力ピ
ン１９側と各貫通スルーホール１２側との接合が図られ
る。以上の手順を経ることにより、複数の入出力ピン１
９が裏面のほぼ全体から突出した状態の電子部品搭載用
基板２が得られる。

【００４４】引き続き、キャビティ１５底面の導体パタ
ーン１０ａ上にＩＣチップ３を載置してワイヤボンディ
ング１７を施した後、前記キャップ４による気密封止が
行われる。そして、これらの一連の工程を経ることによ
り、最終的に所望のＩＣパッケージ１が得られる。

【００４５】さて、実施例１のＩＣパッケージ１の構成
によると、キャビティ１５は基材１１上に設けられた層
間絶縁層７ａの表面に形成され、基材１１の表面には直
接形成されることがない。このため、基材１１の表面に
キャビティ１５を形成するためのスペースを予め確保し
ておく必要がなくなる。従って、この構成によると、基
材１１のほぼ全領域を、ピン立て用のスルーホール１２
を形成するためのスペースに利用することができる。

【００４６】その結果、基板２の裏面側における通常の
ピン立て領域Ｒ2 に加えて、キャビティ１５の裏側にあ
たる領域Ｒ1 にも入出力ピン１９を立設することが可能
となる。

【００４７】つまり、この基板２では、ＰＧＡタイプの
パッケージを構成する従来の電子部品搭載用基板に比し
て、入出力ピン１９が立設されるスペースが多く確保さ
れ、その一方で裏面におけるデッドスペースが少なくな
る。ゆえに、入出力ピン１９を多数個立設する場合であ
っても、従来のものよりも相対的にピンピッチを幅広く
した構成とすることが可能となる。なお、この場合にあ
っても所望のピン立て精度は当然確保される。

【００４８】以上のようなことから、本実施例の電子部
品搭載用基板２の構成を採用すれば、ＩＣパッケージ１
の小型化、高密度化及び高実装化を確実に図ることが可
能となる。 〔実施例２〕次に、実施例２のＩＣパッケージ２１を図
４をもとに説明する。

【００４９】本実施例のＩＣパッケージ２１も、前記実
施例１と同じく、主として電子部品搭載用基板２２、Ｉ
Ｃチップ３、キャップ４等によって構成されている。ま
た、電子部品搭載用基板２２も、基本的に、内層導体回
路５を有する両面板２３の片面に、ビルドアップ法によ
り形成された層間絶縁層７ｂ，８ｂ及び外層導体回路
９，１０を備える多層プリント配線板（４層板）であ
る。但し、前記実施例１の場合とは異なり、実施例２で
はビルドアップ層が基板２の裏面側に配置されているこ
とが特徴的である。

【００５０】両面板２３を構成する基材１１には複数の
貫通スルーホール１２が形成されており、各貫通スルー
ホール２４を介して基材１１表裏の電気的導通が図られ
ている。なお、これらの貫通スルーホール２４は、実施
例１の場合とは異なり、いずれもピン立てを目的とする
ものではない。

【００５１】最外層に位置する層間絶縁層（外側層間絶
縁層）８ｂ、同層間絶縁層８ｂと両面板２６との中間に
位置する層間絶縁層（内側層間絶縁層）７ｂには、共に
複数のバイアホール１３ｂ，１４ｂが形成されている。
そして、前記各バイアホール１３ｂ，１４ｂを介して各
層の外層導体回路９，１０同士、及びそれらと内層導体
回路５とが電気的に接続されている。

【００５２】両面板６の表面側にはＩＣチップ３の外形
とほぼ同様の形状を有するキャビティ２５が設けられて
おり、その内部にはＩＣチップ３が搭載されている。前
記キャビティ２５の周囲には、ボンディングパッド１６
が規則的に形成されている。各ボンディングパッド１６
と図示しないＩＣチップ３側のボンディングパッドと
は、ワイヤボンディング１７によって電気的に接続され
ている。また、前記貫通スルーホール１２は基板２側の
ボンディングパッド１６の周囲に配列されており、各貫
通スルーホール１２と各ボンディングパッド１６とは短
い配線パターン１８によって電気的に接続されている。

【００５３】基板２２の裏面のほぼ全領域には、複数の
入出力ピン１９が立設されている。なお、本実施例の入
出力ピン１９は、その胴部分に入出力ピン１９の直径よ
りも大径のつば部１９ａを有している。また、基板２２
裏面側の外側層間絶縁層８ｂには、前記入出力ピン１９
を立設するための構造として、複数の支持用バイアホー
ル１３ｂが設けられている。そして、各支持用バイアホ
ール１３ｂ内には、前記入出力ピン１９の基端部１９ｂ
が嵌入固定されている。

【００５４】ＩＣチップ３を搭載した電子部品搭載用基
板２２の表面側には、封止用のキャップ４が配置され
る。そして、そのキャップ４によってＩＣチップ３が気
密に封止されている。

【００５５】次に、このＩＣパッケージ２１の作製手
順、特にその母体となる電子部品搭載用基板２２の作製
手順について述べる。まず、実施例１にて使用したもの
と同様の銅張積層板の周縁部分にドリル加工を施すこと
により、貫通スルーホール２４となる貫通孔を形成す
る。また、前記銅張積層板のほぼ中央部分にざぐり加工
を施すことにより、四隅にアールのついていない略四角
形状のキャビティ２５を形成する。その後、通常のサブ
トラクティブ法に従って両面板２３を作製する。なお、
このとき既に両面板２３の裏面側に内層導体回路５が形
成され、表面側にボンディングパッド１６及び配線パタ
ーン１８等が形成された状態となっている。

【００５６】次に、この両面板２３に対して脱脂・酸洗
・バフ研磨・水洗・乾燥を行った後、スクリーン印刷等
により、両面板２３の片面側にアディティブ用の接着剤
を塗布する。更に、接着剤層上にフォトマスクを配置し
て露光・現像を行うことにより、前記接着剤層を部分的
に硬化させる。この処理によって、所定部分にバイアホ
ール１４ｂとなる穴が形成された内側層間絶縁層７ｂが
得られる。

【００５７】そして、内側層間絶縁層７ｂに対する粗化
処理及び触媒核付与を行った後、前記内側層間絶縁層７
ａ上に感光性樹脂を塗布する。次いで、露光・現像を行
うことにより、内側層間絶縁層７ｂ上の所定部分にめっ
きレジストを形成する。ここで触媒核を活性化しかつ無
電解銅めっきを施すことにより、外層導体回路１０及び
バイアホール１４ｂとなる部分にめっき銅を析出させ
る。この後、不要となっためっきレジストを剥離する。

【００５８】続いて、前記ビルドアップ法によるプロセ
スを再度行うことにより、内側層間絶縁層７ａの外表面
に、複数の支持用バイアホール１３ｂを備えた外側層間
絶縁層８ｂを形成する。

【００５９】形成された支持用バイアホール１３ｂ内に
は、予めＮｉ／Ａｕめっきを施した入出力ピン１９の基
端部１９ｂが嵌入される。この状態で前述した高融点は
んだディップが行われ、各入出力ピン１９側と各支持用
バイアホール１３ｂ側との接合が図られる。以上の手順
を経ることにより、複数の入出力ピン１９が裏面のほぼ
全体から突出した状態の電子部品搭載用基板２２が得ら
れる。

【００６０】引き続き、キャビティ２５底面の導体パタ
ーン１０ａ上にＩＣチップ３を載置してワイヤボンディ
ング１７を施した後、前記キャップ４による気密封止が
行われる。そして、これらの工程を経ることにより、最
終的に所望のＩＣパッケージ２１が得られる。

【００６１】さて、実施例２のＩＣパッケージ２１の構
成によると、入出力ピン１９は、基材１１を貫通するス
ルーホール２４によって支持されず、層間絶縁層７ｂ，
８ｂに設けられた各支持用バイアホール１３ｂによって
支持される。

【００６２】また、各支持用バイアホール１３ｂは基材
１１側ではなく、層間絶縁層７ｂ，８ｂ側に形成される
ことから、基本的に支持用バイアホール１３ｂの形成可
能位置はキャビティ２５の存在に影響されないことにな
る。

【００６３】その結果、このＩＣパッケージ２１におい
ては、基板２２の裏面側における通常のピン立て領域Ｒ
2 に加えて、キャビティ２５の裏側にあたる領域Ｒ1 に
も入出力ピン１９を立設できることになる。

【００６４】以上のようなことから、この電子部品搭載
用基板２２を採用すれば、実施例１のときと同じく、Ｉ
Ｃパッケージ２１の小型化、高密度化及び高実装化を確
実に図ることが可能となる。 〔実施例３〕次に、実施例３のＩＣパッケージ２６を図
５をもとに説明する。

【００６５】本実施例のＩＣパッケージ２６も、実施例
１，２と同様に主として電子部品搭載用基板２７、ＩＣ
チップ３、キャップ４等によって構成されている。但
し、この電子部品搭載用基板２７は、内層導体回路５を
有する両面板２８に、ビルドアップ法により形成された
層間絶縁層７ａ，７ｂ，８ａ，８ｂ及び外層導体回路
９，１０を備える多層プリント配線板（６層板）であ
る。つまり、前記各実施例１，２の場合とは異なり、実
施例３ではビルドアップ層が基板２７の表裏両面に配置
されていることが特徴的である。

【００６６】両面板２８を構成する基材１１の所定部分
には複数の貫通スルーホール２９が形成されており、各
貫通スルーホール２９を介して表裏の内層導体回路５同
士が電気的に接続されている。なお、これらの貫通スル
ーホール２９は、実施例２の場合と同様に、いずれもピ
ン立てを目的とするものではない。

【００６７】外側層間絶縁層８ａ，８ｂには、複数のバ
イアホール１３ａ及び支持用バイアホール１３ｂが形成
されている。内側層間絶縁層７ａ，７ｂには、複数のバ
イアホール１４ａ，１４ｂが形成されている。そして、
前記各バイアホール１３ａ，１３ｂ，１４ａ，１４ｂを
介して各層の外層導体回路９，１０同士、及びそれらと
内層導体回路５とが電気的に接続されている。

【００６８】基板２表面側の外側層間絶縁層８ａには、
ＩＣチップ３の外形とほぼ同様の形状を有するキャビテ
ィ２５が設けられており、その内部にはＩＣチップ３が
搭載されている。

【００６９】前記外側層間絶縁層８ａにおいてキャビテ
ィ２５の周囲には、実施例１のパッケージ１のときと同
様に、ボンディングパッド１６が規則的に形成されてい
る。各ボンディングパッド１６とＩＣチップ３側とは、
ワイヤボンディング１７によって電気的に接続されてい
る。また、前記貫通スルーホール２９はボンディングパ
ッド１６の比較的近傍に配列されている。そして、各貫
通スルーホール２９と各ボンディングパッド１６とは、
短い配線パターン１８によって電気的に接続されてい
る。

【００７０】このパッケージ２６では、基板２７の裏面
のほぼ全領域に複数の入出力ピン１９が立設されてい
る。前記各入出力ピン１９の基端部１９ｂは、実施例２
のパッケージ２１のときと同様に、各支持用バイアホー
ル１３ｂの中に嵌入固定されている。また、ＩＣチップ
３を搭載した電子部品搭載用基板２の表面側には、封止
用のキャップ４が配置される。そして、そのキャップ４
によってＩＣチップ３が気密に封止されている。

【００７１】次に、このＩＣパッケージ２６の作製手
順、特にその母体となる電子部品搭載用基板２７の作製
手順について述べる。まず、実施例１，２にて使用した
ものと同様の銅張積層板のほぼ全面にドリル加工を施す
ことにより、貫通スルーホール２９となる貫通孔を形成
する。その後、通常のサブトラクティブ法に従って、内
層導体回路５を有する両面板２８を作製する。

【００７２】次いで、この両面板２８を内層板として用
いて、その表裏両面に内側層間絶縁層７ａ，７ｂ，バイ
アホール１４ａ，１４ｂ及び外層導体回路１０を形成す
る。この場合、実施例１，２にて示したビルドアップ法
によるプロセス（接着剤層形成、粗化、触媒核付与、め
っきレジスト形成、無電解銅めっき等）と基本的に同じ
手順が採られる。

【００７３】続いて、前記ビルドアップ法によるプロセ
スを再度行うことにより、内側層間絶縁層７ａ，７ｂの
外表面に、それぞれ外側層間絶縁層８ａ，８ｂを形成す
る。なお、この工程により表面側の外側層間絶縁層８ａ
にはバイアホール１３ａが形成され、裏面側の外側層間
絶縁層８ｂには支持用バイアホール１３ｂが形成され
る。

【００７４】この後、前述した高融点はんだディップ工
程を経ることにより、複数の入出力ピン１９が裏面のほ
ぼ全体から突出した状態の電子部品搭載用基板２７が得
られる。更に、キャビティ２５底面の導体パターン１０
ａ上にＩＣチップ３を載置してワイヤボンディング１７
を施した後、前記キャップ４による気密封止が行われ
る。そして、これらの一連の工程を経ることにより、最
終的に所望のＩＣパッケージ２６が得られる。

【００７５】さて、実施例３のＩＣパッケージ２６は、
いわば基材１１の上側部分に実施例１の構成を採用し、
かつ基材１１の下側部分に実施例２の構成を採用したも
のなっている。

【００７６】従って、基材１１の表面にキャビティ１５
用のスペースを予め確保しておく必要がなく、しかも支
持用バイアホール１３ｂの形成可能位置も基本的にキャ
ビティ１５の存在に影響されないことになる。よって、
実施例１，２の場合と同様に、基板２７の裏面側におけ
る通常のピン立て領域Ｒ2 に加えて、キャビティ１５の
裏側にあたる領域Ｒ1 にも入出力ピン１９が立設可能と
なる。

【００７７】以上のようなことから、この電子部品搭載
用基板２７を採用することにより、ＩＣパッケージ２６
の小型化、高密度化及び高実装化を確実に図ることが可
能となる。

【００７８】なお、本発明は上記実施例のみに限定され
ることはなく、以下のように変更することが可能であ
る。例えば、 （ａ）電子部品搭載部は、実施例１〜３のようなキャビ
ティ１５，２５のみに限定されることはない。例えば、
図６に示される別例１のように、外側層間絶縁層８ａ上
に形成されたダイパッド３１であっても良い。

【００７９】（ｂ）図７に示される別例２のＩＣパッケ
ージ３２のように、裏面の中央部にもキャビティ３４ａ
を設け、その中に放熱板３４を収容した構成とすること
もできる。また、前記ＩＣパッケージ３２では、前記放
熱板３４とキャビティ底面の導体パターン１０ａとの間
に、スルーホール３３及びバイアホール１４ｂが介在さ
れている。

【００８０】この構成によると、ＩＣチップ３の熱は、
キャビティ底面の導体パターン１０ａ、スルーホール３
３及びバイアホール１４ｂを介して裏面側に効率良く伝
達される。そして、前記熱は、放熱板３４の表面から大
気中に放散される。なお、スルーホール３３等を介在さ
せない構成を採った場合であっても、前記ＩＣパッケー
ジ３２に類する放熱効果を期待することができる。

【００８１】（ｃ）図８には、別例３のＩＣパッケージ
３５が示されている。このＩＣパッケージ３５裏面のＩ
Ｃチップ３の裏側となる領域Ｒ1 には、実施例２，３と
同様の支持用バイアホール１３ｂを有するビルドアップ
層が形成されている。そして、前記各支持用バイアホー
ル１３ｂには、入出力ピン１９の基端部１９ｂが嵌入固
定されている。一方、前記領域Ｒ1 の周縁部に設けられ
た貫通スルーホール１２には、実施例１と同様に入出力
ピン３６が嵌入固定されている。

【００８２】この構成のように、本発明を、２種類のピ
ン立て構造を有するハイブリッドタイプのＩＣパッケー
ジ３５に具体化することも勿論可能である。 （ｄ）図９に示される別例４のように、本発明を大小複
数個のＩＣチップ３８ａ，３８ｂ，３８ｃを備えるマル
チチップモジュール３７に具体化することもできる。こ
の場合、前記各ＩＣチップ３８ａ，３８ｂ，３８ｃのよ
うな能動部品ばかりでなく、チップ抵抗３８ｄ等のよう
な受動部品をも混在させたモジュールとしても良い。

【００８３】（ｅ）電子部品搭載用基板２，２２，２７
は、実施例１，２のような４層板や実施例３のような６
層板のみに限られるわけではなく、必要に応じて適宜導
体層の層数を変更することが可能である。この場合、両
面板６，２３，２８を多層プリント配線板とすることに
より内層側の層数を増やすことも、外層側におけるビル
ドアップ層の層数を増加・減少することもいずれも許容
される。

【００８４】なお、両面板６，２３，２８は、各実施例
のようなサブトラクティブ法によるプリント配線板ばか
りでなく、通常のアディティブ法によるプリント配線板
であっても勿論良い。

【００８５】（ｆ）本発明を、前記各実施例１〜３のよ
うなフェースアップタイプのＩＣパッケージ１，２１，
２６のみならず、フェースダウンタイプのＩＣパッケー
ジに具体化しても良い。

【００８６】（ｇ）層間絶縁層７ａ〜８ｂを形成するた
めの樹脂として、実施例１〜３にて使用した感光性樹脂
とは異なる感光性樹脂を使用することも可能である。

【００８７】

【発明の効果】以上詳述したように、本発明の電子部品
搭載用基板によれば、それを用いた半導体素子パッケー
ジの小型化及び高密度化・高実装化を確実に図ることが
できるという優れた効果を奏する。

【図面の簡単な説明】

【図１】実施例１のＩＣパッケージを示す側断面図であ
る。

【図２】実施例１のＩＣパッケージを構成する電子部品
搭載用基板を示す平面図である。

【図３】実施例１のＩＣパッケージを示す分解斜視図で
ある。

【図４】実施例２のＩＣパッケージを示す側断面図であ
る。

【図５】実施例３のＩＣパッケージを示す側断面図であ
る。

【図６】電子部品搭載部としてのダイパッドを備えた別
例１のＩＣパッケージを示す側断面図である。

【図７】放熱板を備えた別例２のＩＣパッケージを示す
側断面図である。

【図８】別例３のＩＣパッケージ（ハイブリッドタイ
プ）を示す側断面図である。

【図９】別例４のＩＣパッケージ（マルチチップモジュ
ール）を示す分解概略斜視図である。

【図１０】従来のＰＧＡタイプのパッケージを示す側断
面図である。

【図１１】従来のパッケージを構成する電子部品搭載基
板を示す平面図である。

【図１２】従来のパッケージを示す分解斜視図である。

【符号の説明】

２，２２，２７…電子部品搭載用基板、３，３８ａ，３
８ｂ，３８ｃ…電子部品としてのＩＣチップ、５…（内
層）導体回路、７ａ，７ｂ，８ａ，８ｂ…層間絶縁層、
９，１０…外層導体回路、１１…基材、１２，２４，２
９…（貫通）スルーホール、１３ａ，１４ａ，１４ｂ…
バイアホール、１３ｂ…（支持用）バイアホール、１
５，２５…電子部品搭載部としてのキャビティ、１９…
入出力ピン、３１…電子部品搭載部としてのダイパッ
ド、３３…スルーホール、３４…放熱板、３８ｄ…電子
部品としてのチップ抵抗、Ｒ1 …（電子部品搭載部の裏
側にあたる）領域。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/12 H05K 3/46

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 樹脂からなる基材（１１）を貫通するス
   ルーホール（１２，２９）と電気的に接続する外部接続
   用の入出力ピン（１９）が、その基材（１１）の片側に
   設けられてなる電子部品搭載用基板（２，２７）におい
   て、 前記基材（１１）の前記入出力ピン（１９）が設けられ
   ていない側に、前記スルーホール（１２，２９）と電気
   的に接続する内層導体回路（５）が形成され、その内層
   導体回路（５）上に樹脂製の層間絶縁層（７ａ，８ａ）
   が形成され、その層間絶縁層（７ａ，８ａ）の所定部分
   に電子部品搭載部（１５，３１）が形成され、前記層間
   絶縁層（７ａ，８ａ）の表面に前記内層導体回路（５）
   とバイアホール（１３ａ，１４ａ）を介して電気的に接
   続する外層導体回路（９，１０）が形成されて、 前記入出力ピン（１９）が立設されてなる側にも、前記
   内層導体回路（５）とバイアホール（１３ａ，１４ａ）
   を介して電気的に接続されて、前記入出力ピン（１９）
   は、バイアホール（１３ａ，１４ａ）内に嵌合されて配
   設されて なることを特徴とする電子部品搭載用基板。
2. 【請求項２】 前記基材（１１）は、２層以上の導体回
   路（５）を有する多層配線板であることを特徴とする請
   求項１に記載の電子部品搭載用基板。
3. 【請求項３】 前記電子部品搭載部（１５）にはスルー
   ホール（３３）が設けられてなり、該スルーホール（３
   ３）は電子部品搭載部（１５）の裏側に設けられた放熱
   板（３４）と接続されてなることを特徴とする請求項１
   に記載の電子部品搭載用基板。
4. 【請求項４】 導体回路（５）を有し、樹脂からなる基
   材（１１）の片側に電子部品搭載部（１５，２５）が設
   けられた電子部品搭載用基板（２２，２７）において、 前記基材（１１）の前記電子部品搭載部（１５，２５）
   が設けられていない側に、基材（１１）表裏を貫通する
   スルーホール（２４，２９）を介して前記電子部品
   （３）側と電気的に接続する内層導体回路（５）が形成
   され、その内層導体回路（５）の表面に樹脂製の層間絶
   縁層（７ｂ，８ｂ）が形成され、その層間絶縁層（７
   ｂ，８ｂ）に前記内層導体回路（５）と電気的に接続す
   る支持用バイアホール（１３ｂ）が形成され、当該支持
   用バイアホール（１３ｂ）内に外部接続用の入出力ピン
   （１９）が立設されて、 前記入出力ピン（１９）が立設されてなる側にも、前記
   内層導体回路（５）とバイアホール（１３ａ，１４ａ）
   を介して電気的に接続されて、前記入出力ピン（１９）
   は、バイアホール（１３ａ，１４ａ）内に嵌合されて配
   設されて なることを特徴とする電子部品搭載用基板。
5. 【請求項５】 前記基材（１１）は、２層以上の導体回
   路（５）を有する多層配線板であることを特徴とする請
   求項４に記載の電子部品搭載用基板。