JPH08264956A - 電気的接続構造 - Google Patents

電気的接続構造

Info

Publication number
JPH08264956A
JPH08264956A JP7064458A JP6445895A JPH08264956A JP H08264956 A JPH08264956 A JP H08264956A JP 7064458 A JP7064458 A JP 7064458A JP 6445895 A JP6445895 A JP 6445895A JP H08264956 A JPH08264956 A JP H08264956A
Authority
JP
Japan
Prior art keywords
hole
layer
wiring
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7064458A
Other languages
English (en)
Inventor
Shogo Mizumoto
尚吾 水本
Yutaka Tsukada
裕 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP7064458A priority Critical patent/JPH08264956A/ja
Priority to US08/616,118 priority patent/US5883335A/en
Publication of JPH08264956A publication Critical patent/JPH08264956A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 多層基板上にマウントされた半導体チップ(1
0)の電極と反対側の面にあるハンダボール(22)に電気的
に接続するスルーホール(5)の導電路確保機能を維持し
つつ、ＳＬＣ層(13)内で自由に配線を行うことを可能な
らしめること。 【構成】 多層基板(100)の第一の面に設けられたＳＬ
Ｃ層(13)が、内部が充填されたスルーホール(5)に設け
られた導電路(25)に接続され、この導電路(25)を介して
第一の面と反対側の面に設けられたハンダバンプ(22)に
電気的に接続されている。 【効果】 半導体チップの接続端子とハンダバンプとの
配線長の距離が短縮可能なためノイズの低減が可能であ
るとともに、チップ間の搭載距離が短くできるから高集
積化に寄与する。また、ＳＬＣ層の配線がスルーホール
の存在によって阻害されないから配線設計の自由度も確
保できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願発明は基板上に搭載された半
導体チップをそのチップの搭載された面とは反対側の面
でボードに対して電気的に接続するための構造に係わ
る。
【０００２】
【従来技術】半導体のパッケージングの分野では近年一
層の高集積化の要請が高まっている。半導体チップは通
常多層基板上に搭載され、相互に多層基板内の配線によ
って電気的に接続される。半導体チップを搭載した多層
基板はさらにボードと呼ばれる、より大きな基板に同様
に搭載され、ボード内の配線によって相互に接続されて
いる。このような段階構造をとることによって半導体チ
ップの電極間隔である０．１ｍｍ〜０．２５ｍｍを０．
３ｍｍ〜０．５ｍｍに広げ、ボード上に実装することが
できる。
【０００３】半導体パッケージが有するこのような機能
を実現するために、多層プリント配線板または両面板を
用いてパッケージする場合半導体チップのフットプリン
ト（電極）から多層プリント配線板の外周部に向けて信
号線・電源線、グランド線を引き出すことになる。ま
た、これらの信号線等を多層プリント基板に開けられた
スルーホールを介してその下に配される多層基板の所定
の位置に配線接続される。このスルーホールは多層プリ
ント配線板の外周部に配置することが一般的である。そ
の理由はスルーホールをチップの近く、つまり、多層プ
リント基板の中心位置に配置すると、信号線、グランド
線等の引き出しの障害となるためである。
【０００４】多層基板内に形成された配線は基板上に設
けられた複数の配線層に設けられたバイアホールと呼ば
れる孔によって接続される。このようなバイアホールを
含む配線層を１層ごとに積み上げていく方法はビルドア
ップ法と呼ばれる。ビルドアップ法によって形成された
多層構造をＳＬＣ（surface laminar circuit)構造とい
う。ＳＬＣ構造の断面図を図１に示す。この構造は例え
ば基板１上に感光性の絶縁層２を塗布し、バイアホール
３を形成した後、その上に所定のパターンの配線層４を
フォトエッチングなどの方法で形成する。このバイアホ
ールは１層ごとに積み上げた配線層相互間を電気的に接
続するための小さな孔である。このように形成された層
をいくつかビルドアップすることによってＳＬＣ層の形
成がされる。この配線層４はバイアホール３とともに基
板上に搭載される半導体チップからでる多接続端子間を
電気的に接続し、所定の機能を発揮するためのものであ
る。ＳＬＣ構造は従来層間の電気的接続をスルーホール
（基板を完全に貫通する孔）によっていたものをバイア
ホールによることによって配線の自由度を向上させた点
にある。
【０００５】ところで、基板１はより大きな基板である
ボード上に搭載される。基板同士もボードに設けられた
配線によって相互に接続され所定の機能を発揮する。そ
して、チップの接続端子とボードとの接続端子であるハ
ンダバンプとを電気的に接続するためには基板を貫通す
る導電路が必要である。なぜならば、チップの接続端子
とハンダバンプはそれぞれ基板の別の面に存在するため
である。そして、このために設けられたのがスルーホー
ル５である。
【０００６】図２に半導体チップ、基板（ＳＬＣ構造含
む）、スルーホール、ハンダバンプ、ボードの関係を全
体的に示す。半導体チップ１０は接続端子１１を介して
基板１００と接続される。基板１００はハンダバンプ１
５を介してより大きな基板であるボード２００に接続さ
れる。図１のＳＬＣ構造は基板１００の表層部１３に相
当する。スルーホール５には通常その内側に導電路とし
て機能する金属層が設けられている。この金属層は好ま
しくは銅メッキによって形成された層であるが、例えば
ハンダメッキ層などでもよい。そして、半導体チップ１
０のチップ接続端子１１から出た配線１２はＳＬＣ層１
３を介してスルーホール５のハンダ層、銅メッキ層２５
に接続され、その後裏面に形成されたＳＬＣ層１４を介
してボードに対して接続するハンダバンプ１５へと到達
する。
【０００７】スルーホール５はその孔開けのコスト、歩
留まりなどの点から最低でも０．２ｍｍの径を有する。
加えて、スルーホール５の両端にはランドと呼ばれる電
極部の配置が必要であり、スルーホールと合わせると
０．３ｍｍ程度の径となる。スルーホールに要するこの
面積は多層プリント基板に占める相対的な面積としては
決して小さいものではなく、かつ、スルーホールは多層
プリント基板を貫通する性質を有しているので多層プリ
ント基板内の配線の自由度を著しく害する。配線は特に
チップの周囲において密になされているから、配線の自
由度を害するスルーホールをチップの近傍に設置するこ
とは現実的ではない。このように、スルーホールはチッ
プ実装側とその裏面との配線層同士を接続するという不
可欠な機能を有するが、反面、配線の高密度化を阻害す
るものである。従って、図２に示すようにスルーホール
は従来多層プリント基板の外縁部に配置してきた。
【０００８】しかし、この構造によるとチップ接続端子
１１からハンダバンプ１５へと達するまでの配線長が長
くなりノイズや遅延の原因となる。スルーホール５をチ
ップの近傍側に形成するということが最も容易な解決方
法であるが、通常チップ１０の近傍は配線の密度が非常
に高いので、配線密度を著しく害するスルーホールを形
成することは好ましくない。従って、スルーホールを形
成する箇所は配線密度との関係でどうしてもチップから
ある程度の距離だけ離れた場所になる。このようにスル
ーホール５とチップ１０との距離は一定の距離ｌだけ必
要となるから高集積化を阻害する。つまり、チップ接続
端子１１からハンダバンプ１５までの配線長は、最低２
ｌ以上開いていなければならない。
【０００９】近年、スルーホールを絶縁樹脂、導電ペー
スト等で充填した基板が開発されている。例えば、特開
平４−２８７９０６号公報には貫通孔を導電材料で充填
し、表面と裏面にマウントされた素子が導通可能な基板
が開示されている。しかし、この発明は薄膜素子を搭載
するためのものであり、薄膜素子が同一面上にマウント
されるときの不都合（磁気的な影響を受ける等）を回避
するために裏面にもマウント可能とすべくかかる基板を
採用したものであり、チップ１０とハンダボール１５と
の間の配線長を短縮し、また、配線の自由化を図ること
をもって最終的に高集積化を達成するという本願発明の
目的を有しない。
【００１０】他にも例えば特開平６−１６４１４９号公
報は導電ペーストで充填された貫通孔を有する多層プリ
ント基板についての製造方法について開示する。また、
特開平２−１４２１９８号公報はスルーホールが形成さ
れた単位配線板をスルーホール同士が同じ位置に来るよ
うに積層し、相互に接着した後に、複数のスルーホール
によって構成された貫通孔内に導通層を形成する方法に
ついて開示する。しかし、これらの発明はいずれもマウ
ントされるチップとボードとの接続についての言及がな
く、本願発明の目的を達成できるものではない。
【００１１】また、本願出願人による特開平６−４５５
０６号公報はスルーホールを用いずに、バイアホールの
みによって表面と裏面を電気的に接続する方法について
開示する。しかし、本願発明は従来のスルーホールとＳ
ＬＣ構造との組み合わせを改良することに係わるもので
あるから発明の主題が異なる。また、この従来技術は基
板を用いずにビルドアップのみでバイアホールを形成し
て表裏面を接続するが、基板を用いずバイアホールのみ
の構造では全体の強度が保てない。半導体パッケージは
製品として流通するものであるゆえにある程度の強度を
有していることが取り扱い上必要であり、基板が必要な
強度を担保する。そして、強度の高い基板、例えばガラ
スエポキシ基板、金属基板などを利用してパッケージを
行う際には表裏面の電気的な接続はバイアホールではで
きず、スルーホールによらなければならない。バイアホ
ールはエッチング等の方法によって形成するものである
が、強度の高いボードをエッチングによって貫通しスル
ーホールを形成することは非常に困難だからである。従
って、この従来技術は本願発明とまったくその前提を異
にするものである。
【００１２】スルーホールを用いることのもう一つの欠
点はスルーホールは基板を完全に貫通するものであるか
ら、スルーホールの存在によってＳＬＣの配線が阻害さ
れるという点である。例えば図２の箇所２０に示すよう
に、スルーホールが存在するとＳＬＣ層内の配線は完全
に遮断される。そして、これがゆえにスルーホール５は
チップの近傍に配置することができないということにな
る。なぜならばチップの近傍はチップ接続端子１１から
出る配線が非常に複雑に入り組んでいるために、配線を
阻害し、面積を浪費するスルーホールを配置する余地が
ないためだからである。しかし、他方、基板の表面から
裏面へ導電路を形成するためにはスルーホールを介して
行うことが最も容易であり、スルーホールを完全に除去
することもできない。従って、スルーホールの表面から
裏面の導電路を確保する機能を維持しつつ、ＳＬＣ層内
の配線の自由度を害することのないような構造が望まれ
る。
【００１３】
【発明の解決しようとする課題】スルーホールの導電路
確保機能を維持しつつ、ＳＬＣ層内で自由に配線を行う
ことを可能ならしめることが本願発明の課題である。そ
して、このことによって、チップから裏面のハンダバン
プまでの配線長を短縮し、ノイズ等の悪影響を除去する
ことが本願発明の目的である。
【００１４】
【課題を解決するための手段】本願発明は銅メッキ等で
導電路を形成するとともにこれを絶縁樹脂等で充填した
スルーホールを複数有する基板を用い、その基板上の少
なくとも一面にＳＬＣ層を形成し、チップの接続端子と
裏面のハンダバンプをＳＬＣ層とスルーホール内の導電
路を介して電気的に接続する構造に係わるものである。
具体的には本願発明に係わる構造は「多層基板の第一の
面にマウントされた半導体チップを反対側の面にあるボ
ードに電気的に接続するための電気的接続構造であっ
て、多層基板の少なくとも第一の面に設けられたＳＬＣ
層と、内部が充填されるとともに導電路が設けられ、か
つ、ＳＬＣ層がこれに接して形成されるスルーホールを
有する多層基板と、半導体チップ接続端子とスルーホー
ル内に形成された導電路とをＳＬＣ層を介して電気的に
接続する第一の接続手段と、ボードに接するべくして上
記第一の面と反対側の面に設けられたハンダバンプとス
ルーホール内に形成された導電路とを電気的に接続する
第二の接続手段と、を含むものであって、第一の接続手
段の少なくとも一部をスルーホールの直上に形成するこ
とが可能な電気的接続構造」に係わるものである。
【００１５】
【作用】このように、ＳＬＣ層は充填されたスルーホー
ル上に形成できるためその配線がスルーホールによって
阻害されることはない。従って、チップとの間隔で任意
の距離でスルーホールを形成することが可能になるから
高集積化を果たすことができるとともに、配線長も著し
く短縮可能である。
【００１６】
【実施例】本願発明に係わる構造の一例を図３に示す。
図３は図２と同じく、チップがフリップチップで接続さ
れており、この接続端子１１と裏面に形成されたハンダ
ボール１５を電気的に接続する構造となっているが、
（１）スルーホールがＳＬＣ層１３、１４を貫通してお
らず、（２）スルーホールが充填されているためにその
直上にもＳＬＣの配線が可能、という２点で異なる。図
４にスルーホールとＳＬＣ層の拡大図を示す。スルーホ
ール５は樹脂２４で充填され、また、スルーホール５の
表面は導電層２５で被覆される。充填される材料は例え
ば導電ペーストのような導電材料でも構わない。また、
導電層２５は好ましくは銅メッキである。導電層２５は
ＳＬＣ層１３の絶縁層２６中に形成されたバイアホール
２８上のメッキ層２７と接続されており、このようなＳ
ＬＣ層を介して最終的にはチップの接続端子１１と接続
される。ここで、ＳＬＣ層は単層でも複層でもよい。な
お、樹脂の代わりに導電性の材料、例えば、導電ペース
トを用いた場合は導電層２５は省略することも可能であ
る。また、図４では図示されていないが、充填されたス
ルーホール５の直上にバイアホールを設けることも可能
である。
【００１７】このようにスルーホールを充填するとチッ
プの接続端子とハンダバンプとの配線長の距離が短縮可
能である。例えば、図２で特定の接続端子２１とハンダ
バンプ２２とを接続するときには、その配線長はスルー
ホールまでの距離ｌ、基板の厚さｔとすると矢印で示す
ように概略２ｌ＋ｔとなる。本願発明によれば、同様に
接続端子２１とハンダバンプ２２との間の接続は極めて
短いｌ’と基板の厚さｔを用いて、概略ｌ’＋ｔとなる
に過ぎない。このような配線長の短縮はノイズや遅延の
低減という意味で極めて有意義である。
【００１８】また、このような構造をとるとチップ間の
搭載距離も短くできる。配線の設計が許せば例えばチッ
プ１０のごく近傍に別のチップ３０を搭載することも可
能となる。これは高集積化に寄与するものである。
【００１９】さらに、ＳＬＣ層の配線がスルーホールの
存在によって阻害されない。つまり、ＳＬＣ層内の配線
が極めて自由に可能となり、設計の自由度が増すという
利点も有する。この結果、一つのボード上に複数のチッ
プを実装することも可能となり、実装密度の高密度化に
寄与することとなる。
【００２０】なお、本実施例ではチップが多層基板に対
してフリップチップで取り付けられたものを示したが、
ワイヤボンドによって取り付けられていてもよい。
【００２１】次に、本願発明に係わる構造を製造する方
法を示す。図５はベースとなる基板１００である。この
基板上にＳＬＣ層が形成されたり、形成されたＳＬＣ層
の上にチップが実装されたりする。また、このベースと
なる基板１００内には予め電源線・信号線・グランド線
１０１が組み込まれている。次に図６に示すようにスル
ーホール５を基板１００に形成し、導電層２５を形成す
る。スルーホール５は一般にドリリングなどによって形
成される。また、導電層２５は電界メッキ、無電界メッ
キのいずれかの方法により通常は銅で構成される。次に
スルーホール５内に樹脂などの充填材料２４が充填され
る。充填はスクリーン印刷法などによってなされ、その
後、ベルトサンダー、バフ研磨などの方法によってその
表面を平滑にする。次に図７に示すように、導電層２５
が所定のパターン２５ａにパターニングされる。そし
て、その後絶縁層２６がスクリーン印刷法やカ−テンコ
ータ法などにより塗布され、バイアホール２８が形成さ
れる。さらに、図９に示すように次の導電層がバイアホ
ール２６上または所定の箇所に形成される。図８、図９
に述べた工程は周知のビルドアップ法の工程である。こ
のようにビルドアップ法によって導電層を一層ごとに形
成することによって、スルーホール２５を有していても
まったくそのスルーホールの一と無関係にＳＬＣ層の形
成が可能である。
【００２２】本願発明の変形例としてはスルーホールの
充填材料として導電性を有するペーストを利用すること
である。充填する材料によって導電性を担保することが
できれば、スルーホール内のメッキ層２５は必要がな
い。
【００２３】
【発明の効果】本願発明はスルーホール上に導電層を形
成し、これを充填した基板上にＳＬＣ層を設け、これを
介して半導体チップの接続端子とハンダボールとを接続
することを特徴とするものであるが、これによって、
（１）半導体チップの接続端子とハンダバンプとの配線
長の距離が短縮可能であり、ノイズの低減に資する構造
を得ることができ、（２）チップ間の搭載距離が短くで
きるから高集積化に寄与することができ、（３）ＳＬＣ
層の配線がスルーホールの存在によって阻害されないか
ら、高集積化とともに設計の自由度も確保できる、とい
う効果を有するものである。
【図面の簡単な説明】
【図１】従来技術によるＳＬＣ基板の構造の模式図を示
す。
【図２】従来技術によるチップとボードの接続とスルー
ホールの配置に係わる断面図を示す。
【図３】本願発明によるチップとボードの接続とスルー
ホールの配置に係わる断面図を示す。
【図４】本願発明による充填されたスルーホールとＳＬ
Ｃ層との関係を示す断面図である。
【図５】本願発明に係わる接続構造の製造方法のステッ
プを示す図である。
【図６】本願発明に係わる接続構造の製造方法のステッ
プを示す図である。
【図７】本願発明に係わる接続構造の製造方法のステッ
プを示す図である。
【図８】本願発明に係わる接続構造の製造方法のステッ
プを示す図である。
【図９】本願発明に係わる接続構造の製造方法のステッ
プを示す図である。
【符号の説明】
５ スルーホール １０ チップ １２ 配線 １５、２２ ハンダバンプ １３、１４ ＳＬＣ層 ２４ 充填材料（樹脂） ２５ 導電層 １００ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚田 裕 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】多層基板の第一の面に位置する第一の電極
    を上記多層基板の第二の面にある第二の電極に電気的に
    接続するための電気的接続構造であって、 内部が充填されるとともに導電路が形成されたスルーホ
    ールを有する第一部分と、 上記第一部分と上記第一の電極とを電気的に接続する第
    一接続手段と、 上記第一部分と上記第二の電極とを電気的に接続する第
    二接続手段と、を具備し、上記第一接続手段の少なくと
    も一部が上記スルーホールの直上に形成可能である、電
    気的接続構造。
  2. 【請求項２】上記第一接続手段が、それぞれの層が所定
    の配線パターンと該配線パターンを接続するバイアホー
    ルとを有する少なくとも２つ以上の上記層で構成され
    る、請求項１の電気的接続構造。
  3. 【請求項３】上記第二接続手段が、それぞれの層が所定
    の配線パターンと該配線パターンを接続するバイアホー
    ルとを有する少なくとも２つ以上の上記層で構成され
    る、請求項１の電気的接続構造。
  4. 【請求項４】上記第一の電極が上記多層基板上にマウン
    トされたチップの電極である、請求項１の電気的接続構
    造。
  5. 【請求項５】上記第二の電極が上記多層基板上が配設さ
    れるボードと電気的接続を果たす、請求項１の電気的接
    続構造。
  6. 【請求項６】上記層が一層ごとに積層されることによっ
    て形成されることを特徴とする、請求項２または請求項
    ３の電気的接続構造。
  7. 【請求項７】多層プリント基板の製造方法であって、 基材にスルーホールを形成するステップと、 上記スルーホール内および上記基材表面に連続した導電
    路を形成するステップと、 上記スルーホールを充填するステップと、 上記導電路に電気的に接続された所定の配線を有する層
    を上記基材上に形成するステップと、 を含む、多層プリント基板の製造方法。
JP7064458A 1995-03-23 1995-03-23 電気的接続構造 Pending JPH08264956A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7064458A JPH08264956A (ja) 1995-03-23 1995-03-23 電気的接続構造
US08/616,118 US5883335A (en) 1995-03-23 1996-03-14 Electrical connection substrate having a through hole for connecting a chip to an opposite surface of the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7064458A JPH08264956A (ja) 1995-03-23 1995-03-23 電気的接続構造

Publications (1)

Publication Number Publication Date
JPH08264956A true JPH08264956A (ja) 1996-10-11

Family

ID=13258826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7064458A Pending JPH08264956A (ja) 1995-03-23 1995-03-23 電気的接続構造

Country Status (2)

Country Link
US (1) US5883335A (ja)
JP (1) JPH08264956A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999060831A1 (en) * 1998-05-19 1999-11-25 Ibiden Co., Ltd. Printed circuit board and method of production thereof
JP2001352268A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
US6028363A (en) * 1997-06-04 2000-02-22 Taiwan Semiconductor Manufacturing Company Vertical via/contact
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6201194B1 (en) * 1998-12-02 2001-03-13 International Business Machines Corporation Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
US6248961B1 (en) * 1998-12-15 2001-06-19 International Business Machines Corporation Wave solder application for ball grid array modules and solder plug
JP4005762B2 (ja) 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
US6392301B1 (en) * 1999-10-22 2002-05-21 Intel Corporation Chip package and method
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
KR100917081B1 (ko) * 2001-03-14 2009-09-15 이비덴 가부시키가이샤 다층 프린트 배선판
US6608361B2 (en) * 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
US6651869B2 (en) * 2001-09-21 2003-11-25 Intel Corporation Methods and electronic board products utilizing endothermic material for filling vias to absorb heat during wave soldering
US7061095B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Printed circuit board conductor channeling
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
KR100467825B1 (ko) 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
DE102004056041A1 (de) * 2004-11-19 2006-05-24 Robert Bosch Gmbh Entstörvorrichtung zur Unterdrückung hochfrequenter Störemissionen eines in mehreren Stufen und/oder Richtungen betreibbaren Gleichstrommotors
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
JP2013514674A (ja) 2009-12-17 2013-04-25 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング 変速機制御装置として使用するため裸ダイ取付けにより重なり合って設けられる複数の印刷配線板層を持つ印刷配線板
EP2991459B1 (en) 2014-08-25 2018-02-14 Home Control Singapore Pte. Ltd. Device having a single-sided printed circuit board
JP6330697B2 (ja) * 2015-02-27 2018-05-30 カシオ計算機株式会社 基板ユニット及び時計

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH06314751A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板
JPH06314752A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板
JPH0722754A (ja) * 1993-06-30 1995-01-24 Ibiden Co Ltd ランドグリッドアレイ及びその製造方法
JPH07283539A (ja) * 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4327247A (en) * 1978-10-02 1982-04-27 Shin-Kobe Electric Machinery Co., Ltd. Printed wiring board
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
NL8403596A (nl) * 1984-11-27 1986-06-16 Philips Nv Montagechassis voor onderdelen.
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH06314751A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板
JPH06314752A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板
JPH0722754A (ja) * 1993-06-30 1995-01-24 Ibiden Co Ltd ランドグリッドアレイ及びその製造方法
JPH07283539A (ja) * 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999060831A1 (en) * 1998-05-19 1999-11-25 Ibiden Co., Ltd. Printed circuit board and method of production thereof
US6407345B1 (en) 1998-05-19 2002-06-18 Ibiden Co., Ltd. Printed circuit board and method of production thereof
KR100791281B1 (ko) * 1998-05-19 2008-01-04 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US7332816B2 (en) 1998-05-19 2008-02-19 Ibiden Co., Ltd. Method of fabricating crossing wiring pattern on a printed circuit board
US7525190B2 (en) 1998-05-19 2009-04-28 Ibiden Co., Ltd. Printed wiring board with wiring pattern having narrow width portion
US8018046B2 (en) 1998-05-19 2011-09-13 Ibiden Co., Ltd. Printed wiring board with notched conductive traces
US8629550B2 (en) 1998-05-19 2014-01-14 Ibiden Co., Ltd. Printed wiring board with crossing wiring pattern
JP2001352268A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP4565368B2 (ja) * 2000-06-09 2010-10-20 日立金属株式会社 高周波スイッチモジュール

Also Published As

Publication number Publication date
US5883335A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JPH08264956A (ja) 電気的接続構造
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US6548765B2 (en) Mounting structure of electronic component on substrate board
JP2003197809A (ja) 半導体装置用パッケージ及びその製造方法並びに半導体装置
US20050199929A1 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
JP2003264253A (ja) 半導体装置及びその製造方法
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
JPH0697225A (ja) 半導体装置
US20080230892A1 (en) Chip package module
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JPH07193166A (ja) 半田バンプ付き半導体装置及びその製造方法
US20050017058A1 (en) [method of fabricating circuit substrate]
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2010519769A (ja) 高速メモリパッケージ
JP2715945B2 (ja) ボールグリッドアレイパッケージの実装構造
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
JP2886613B2 (ja) 表面実装用多層プリント配線板
JPH0955447A (ja) 半導体装置
US20010000156A1 (en) Package board structure and manufacturing method thereof
JP2004111544A (ja) 多層配線基板
JP4560920B2 (ja) 半導体装置用基板
JP2000124345A (ja) 高密度配線板
JP3054249B2 (ja) リードフレーム組立体