KR100467825B1 - 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 - Google Patents

스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100467825B1
KR100467825B1 KR10-2002-0079216A KR20020079216A KR100467825B1 KR 100467825 B1 KR100467825 B1 KR 100467825B1 KR 20020079216 A KR20020079216 A KR 20020079216A KR 100467825 B1 KR100467825 B1 KR 100467825B1
Authority
KR
South Korea
Prior art keywords
via hole
circuit board
printed circuit
build
filler
Prior art date
Application number
KR10-2002-0079216A
Other languages
English (en)
Other versions
KR20040051309A (ko
Inventor
김봉석
김계수
김종형
신일운
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2002-0079216A priority Critical patent/KR100467825B1/ko
Priority to US10/603,764 priority patent/US7152318B2/en
Priority to JP2003182624A priority patent/JP2004335989A/ja
Priority to TW092119042A priority patent/TWI222340B/zh
Priority to CNB031438261A priority patent/CN1302693C/zh
Publication of KR20040051309A publication Critical patent/KR20040051309A/ko
Application granted granted Critical
Publication of KR100467825B1 publication Critical patent/KR100467825B1/ko
Priority to US11/490,312 priority patent/US7705247B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Abstract

본 발명은 다층 인쇄회로기판의 층간 연결을 위해서 스택 비아형의 마이크로 비아홀을 형성하고, 일반 타입의 스크린 인쇄기와 폴리 제판으로 액상 수지 또는 도전성 페이스트 등의 충진재를 비아홀 내에 충진시킨 스택형 비아홀을 갖는 인쇄회로기판 및 그 제조 방법에 관한 것이다. 본 발명에 따른 스택형 비아홀을 갖는 인쇄회로기판의 제조 방법은, ⅰ) 레이저 드릴을 사용하여 제1 동 적층판에 제1 비아홀을 가공하는 단계; ⅱ) 제1 비아홀이 형성된 부위에 제1 도금층을 형성하는 단계; ⅲ) 도금된 제1 비아홀에 충진재를 충진시키는 단계; ⅳ) 충진재가 충진된 제1 비아홀 상부를 연마하여 평탄화시키는 단계; ⅴ) 충진된 제1 비아홀 상부를 덮도록 제2 도금층을 형성하고 회로 패턴을 형성하는 단계; ⅵ) 상부에 제2 동 적층판을 적층하고, 전술한 ⅰ) 내지 ⅴ) 단계를 반복 수행하여 제2 비아홀을 형성하는 단계를 포함하여 이루어지며, 비아홀 충진재는 절연성 액상 수지 또는 도전성 페이스트일 수 있다. 본 발명에 따르면, 일반 타입의 스크린 인쇄 방식으로 해당 비아홀만 선택적으로 충진재를 충진시킴으로써 절연성 액상 수지와 도전성 페이스트의 소모량을 줄일 수 있고, 기존의 생산설비를 사용함으로써 생산비용을 절감할 수 있다.

Description

스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 {A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof}
본 발명은 빌드업 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 빌드업 방식으로 제조되는 다층 인쇄회로기판의 층간 연결을 위해 스택 비아형(Stack via type)의 마이크로 비아홀을 형성하고, 일반 타입의 스크린 인쇄 방식으로 액상 수지(resin) 또는 도전성 페이스트(paste)를 비아홀 내에 충진시킨 스택형 비아홀을 갖는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 전자제품이 소형화, 박판화, 고밀도화 추세에 따라 다층 인쇄회로기판 역시 설계 자유도 및 전자제품의 추세에 맞추어 원자재의 변경과 함께 회로의 층 구성이 복합화되고 있다. 아울러, 신호 처리의 고속화 및 소형화(경박단소) 대응하기 위해 고밀도 배선용 인쇄회로기판(PCB)의 층간 도전법의 개발이 요구되고 있다.
이에 따라, 빌드업 인쇄회로기판의 경우, 마이크로 비아홀, 즉, 블라인드 비아홀(Blind Via Hole)을 형성하여 층간의 선택적인 전기적 도통을 형성시키고 있다.
이러한 마이크로 비아홀을 형성하는 방법으로는 스태거형(staggered type), O-링형(O-ring type) 및 스택형(Stack type)이 있다.
도 1a 및 도 1b는 각각 스태거형의 마이크로 비아홀 및 O-링형의 마이크로 비아홀을 형성하는 예를 도시하는 도면이다.
도 1a를 참조하면, 종래의 스태거형의 경우, 먼저 동박층(1) 상부에 레이저 드릴로 비아홀(2)을 형성하고, 이후 도금층을 형성하며, 이후 상기 비아홀(2)이 형성된 측면의 상부에 다시 비아홀(3)을 형성하게 된다. 도 1b를 참조하면, 종래의 O-링형의 경우, 동박층(1)의 상부에 비아홀(2)을 형성하고, 이후 그 양쪽 측면의 상부에 상기 비아홀(2)보다 넓게 2차적으로 비아홀(3)을 형성하게 된다.
도 2a 내지 도 2c는 각각 스택 비아형의 마이크로 비아홀을 형성하는 여러 가지 예를 도시하는 도면들로서, 도 2a는 동 도금 충진, 도 2b는 수지나 페이스트 충진, 도 2c는 동 범프(copper bump)를 형성하여 스택 비아홀을 형성하는 것을 예시하는 도면들이다. 비아 위에 비아를 형성하는 스택 비아(Stack via: Via on via) 공법은 향후 모든 PCB 상에 적용되는 기술 중에 하나로서, 여러 PCB 제조업체에서 여러 가지 공정으로 개발중인 기술이다.
이러한 레이저(laser) 드릴로 형성한 마이크로 비아홀을 쌓아 올리는 기술로는 각각 동(Copper; Cu) 충진 도금법과 동 범프를 형성시키는 AGP 및 NMBI(NeoManhattan Bump Interconnection) 공법이 개발되고 있고, 상기 NMBI는 다층 PCB의 층간 신호를 연결할 때 레이저 드릴 대신 동 범프로 이를 접합하는 첨단 공법으로 일본 노스사가 기술 특허권을 갖고 있다. 하지만, 이들 공법은 모두 대규모 설비 투자와 기존의 표준화된 제조 공정과의 차이로 인해 대량 생산에 적용하기 힘들고, 기존 설비의 활용도가 떨어져 막대한 신규설비 투자가 뒤따라야 한다.
도 3a 내지 도 3g는 종래의 기술에 따라 비아홀 동 도금법으로 비아홀을 충진후 스택하는 제조 공정을 도시하는 도면들이다.
도 3a 내지 도 3g를 참조하면, 종래의 기술에 따른 빌드업 인쇄회로기판 형성 방법은, 패턴이 형성된 제1 동박층(23) 상부에 필름 타입의 수지 코팅 적층판(Resin Coated Clad: RCC) 또는 열경화성(Thermally Curable; TC) 수지를 사용하여 제1 절연층(24)이 형성된다(도 3a 참조). 여기서, 상기 제1 동박층(23)은 프리프레그(Prepreg; 21)의 양면의 형성된 동박으로서, 식각 공정을 거쳐 소정의 회로 패턴이 형성된 동박을 말한다.
이후, 레이저 드릴을 사용하여, 상기 제1 절연층(24)을 뚫고 상기 동박층(23)까지 마이크로 비아홀(25)을 가공하게 된다. 예를 들어, 상기 레이저로는 CO2레이저 또는 Nd-YAG 레이저를 사용할 수 있다(도 3b 참조).
이후, 상기 비아홀(25)이 형성된 부위에 비아 충진용 동 도금층(26)을 형성하게 된다(도 3c 참조). 이때 상기 절연층(24)의 상부에도 동 도금층이 동시에 형성되며, 다시 식각 공정을 거쳐 상기 비아홀 상부에 회로 패턴이 형성되게 된다.
이후, 다시 패턴이 형성된 도금층(26) 상부에 필름 타입의 수지 코팅 적층판(RCC) 또는 열경화성(TC) 수지를 사용하여 제2 절연층(27)이 형성된다(도 3d 참조).
이후, 다시 레이저 드릴을 사용하여, 상기 제2 절연층(27)을 뚫고 상기 도금층(26)까지 마이크로 비아홀(28)을 가공하며(도 3e 참조), 상기 비아홀(28)이 형성된 부위에 비아 충진용 동 도금층(29)을 형성하게 된다(도 3f 참조).
마지막으로, 상기 도금층(29)의 동을 식각하게 됨으로써, 스택형 비아홀을 갖는 인쇄회로기판이 형성된다(도 3g 참조).
결국, 전술한 바와 같은 방식으로 인쇄회로기판을 반복적으로 빌드업시켜 다층 인쇄회로기판을 제작하게 된다.
한편, 도 4 내지 도 6은 종래의 기술에 따른 마이크로 비아홀 형성시의 문제점을 설명하기 위한 도면들로서, 도 4를 참조하면, 전술한 방법으로 제작된 스택형 마이크로 비아홀은 동박층(41) 상부에 도 3c 또는 도 3f와 같이 충진용 동 도금층(42, 43)을 형성할 때, 비아홀 내부에 기공(air void; 44)이 형성될 수 있다(도 4 참조).
또한, 도 5를 참조하면, 비아홀(47) 상부에 형성되는 비아홀(49)이 옆으로 치우치는 층간 편심(A)이 발생될 우려가 있다. 이러한 층간 편심은 층(46, 48)간의 도통을 단락시킬 수 있다.
또한, 도 6을 참조하면, 상기 동박층(51) 상부에 도 3c 또는 도 3f와 같이 충진용 동 도금층(52, 53)을 형성할 때, 비아홀 표면의 단차가 발생하는 딤플(dimple; 54)을 발생시키는 문제를 발생시킬 수 있다.
도 7a 내지 도 7d는 전술한 문제점을 보여주는 마이크로 비아홀 사진들이다.
도 7a는 마이크로 비아홀을 형성한 후 동(Cu)으로 충진 도금(61)한 후에, 다시 그 상부에 다시 비아홀(62)을 형성하는 것을 보여주는 사진이며, 도 7b는 도 7의 동으로 충진 도금(61)된 비아홀을 보다 상세하게 보여주는 사진이다. 도 7c는 상기 동 충진 도금 후에, 상기 비아홀 내부를 완전히 메우지 못하고 기공(63)이 발생된 것을 보여주는 사진이다. 도 7d는 상기 동 충진 도금 후에, 딤플이 발생되어 표면에 단차(64)가 발생된 것을 보여주는 사진이다.
또한, 인쇄회로기판을 제조하는 빌드업 공정에 있어서, 전술한 바와 같이 레이저 드릴을 이용하여 마이크로 비아홀을 가공한 후에, 상기 비아홀에 동 도금을 충진하게 되는데, 이때 새로운 도금 공정이 추가되어야 하므로, 생산비용이 증가된다는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 통상적인 제조 공정을 그대로 이용하여 신규 설비 투자가 불필요하고, 또한 공정관리기 용이한 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 인쇄회로기판의 경박단소화 및 고밀도 회로의 자유도를 구현할 수 있는 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 제조 비용을 절감할 수 있는 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 인쇄회로기판의 크기와 두께, 비아홀의 수, 크기와 깊이, 및 그 형상에 관계없이 충진 가능한 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 일반 타입의 스크린 인쇄기를 사용하여도 감광성 포토 솔더 레지스트의 함몰 및 기공을 발생시키지 않는 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 제공하기 위한 것이다.
도 1a 및 도 1b는 각각 스태거(stagger)형의 마이크로 비아홀 및 오-링(O-ring)형의 마이크로 비아홀을 형성하는 예를 도시하는 도면이다.
도 2a 내지 도 2c는 각각 스택 비아형의 마이크로 비아홀을 형성하는 여러 가지 예를 도시하는 도면들로서, 도 2a는 동 도금 충진, 도 2b는 수지나 페이스트 충진, 도 2c는 동 범프(copper bump)를 형성하여 스택 비아홀을 형성하는 것을 예시하는 도면들이다.
도 3a 내지 도 3g는 종래의 기술에 따라 동 도금법으로 비아홀을 충진한 후에 스택 비아홀을 형성하는 제조 공정을 도시하는 도면들이다.
도 4 내지 도 6은 종래의 기술에 따른 마이크로 비아홀 형성시의 문제점을 설명하기 위한 도면들이다.
도 7a 내지 도 7d는 종래의 기술에 따른 마이크로 비아홀 형성시의 문제점을 나타내는 사진들이다.
도 8은 본 발명에 따른 빌드업 공정으로 제조된 인쇄회로기판의 단면도이다.
도 9a 내지 도 9h는 본 발명에 따른 빌드업 공정으로 인쇄회로기판을 제조하는 공정을 나타내는 도면들이다.
도 10a 내지 도 10c는 각각 본 발명에 따른 빌드업 공정으로 제조된 인쇄회로기판의 마이크로 비아홀을 나타내는 사진들이다.
도 11a 내지 도 11c는 종래 기술과 본 발명의 차이점을 각각 예시하기 위한 도면이다.
도 12a 및 도 12b는 각각 진공 타입의 스크린 인쇄기 및 일반 타입의 스크린 제판 인쇄 방식을 예시하는 도면이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 빌드업 인쇄회로기판의 비아홀 가공 방법은, ⅰ) 레이저 드릴을 사용하여 제1 동 적층판에 제1 비아홀을 가공하는 단계; ⅱ) 상기 제1 비아홀이 형성된 부위에 제1 도금층을 형성하는 단계; ⅲ) 상기 도금된 제1 비아홀에 충진재를 충진시키는 단계; ⅳ) 상기 충진재가 충진된 제1 비아홀 상부를 연마하여 평탄화시키는 단계; ⅴ) 상기 충진된 제1 비아홀 상부를 덮도록 제2 도금층을 형성하는 단계; 및 ⅵ) 상기 제2 도금층 상부에 제2 동 적층판을 적층하고, 상기 ⅰ) 내지 ⅴ) 단계를 반복 수행하여 제2 비아홀을 형성하는 단계를 포함하여 이루어지는 특징이 있다.
여기서, 상기 레이저는 CO2레이저 및 Nd-YAG 레이저인 것을 특징으로 한다.
여기서, 상기 제1 및 제2 도금층은 P/N 도금(CAP 도금)으로 형성되는 것을 특징으로 한다.
여기서, 상기 비아홀 충진재는 일반 타입의 스크린 인쇄 방식으로 충진되는것을 특징으로 한다.
또한, 상기 스크린 인쇄 시에 폴리 제판 상에 상기 비아홀 부위만을 개방하여 인쇄할 경우 상기 충진재가 아래로 빠지도록 선택적으로 충진하는 것을 특징으로 한다.
또한, 상기 비아홀 충진재는 절연성 액상 수지 또는 도전성 페이스트인 것을 특징으로 한다.
여기서, 상기 도전성 페이스트는 동 페이스트 또는 은 페이스트인 것이 바람직하다.
또한, 상기 충진재가 충진된 제1 및 제2 비아홀 상부를 연마하여 평탄화시키는 단계를 추가로 포함할 수 있다.
또한, 상기 연마는 세라믹 천(ceramic buff), 스카치 천(scotch buff), 하이컷 천(highcut buff), 또는 벨트(belt) 연마를 사용하여 이루어지는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 다른 수단으로서, 본 발명에 따른 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법은, ⅰ) 레이저 드릴을 사용하여 제1 동 적층판에 제1 비아홀을 가공하는 단계; ⅱ) 상기 제1 비아홀이 형성된 부위에 제1 도금층을 형성하는 단계; ⅲ) 상기 도금된 제1 비아홀에 충진재를 충진시키는 단계; ⅳ) 상기 충진재가 충진된 제1 비아홀 상부를 연마하여 평탄화시키는 단계; ⅴ) 상기 평탄화된 비아홀 상부를 덮도록 제2 도금층을 형성하는 단계; ⅵ) 상기 제2 도금층 상부에 제2 동 적층판을 적층하는 단계; ⅶ) 상기 제2 적층판에 레이저 드릴을 사용하여 제2 비아홀을 형성하는 단계; ⅷ) 상기 제2 비아홀에 충진재를 충진하는 단계; ⅸ) 상기 충진재가 충진된 제2 비아홀 상부를 연마하여 평탄화시키는 단계; 및 ⅹ) 상기 평탄화된 제2 비아홀 상부를 덮도록 제2 도금층을 형성하고 회로 패턴을 형성하는 단계를 포함하여 이루어진다.
여기서, 상기 충진재의 점도는 100dPa.s 이하인 것을 특징으로 한다.
여기서, 상기 충진재의 충진은 일반 타입의 스크린 인쇄기를 사용하여 충진하는 것을 특징으로 한다.
여기서, 상기 스크린 인쇄기의 제판은 폴리 또는 스테인레스 스틸 강판(SUS) 망사로 된 250 메쉬(Mesh) 이하인 것이 바람직하다.
또한, 상기 스크린 인쇄기 사용시 고무 스퀴지 도포 속도를 150mm/sec 이하로 설정하는 것을 특징으로 한다.
또한, 상기 충진재 충진 단계 이후에 60∼80℃의 저온으로 15∼30분간 건조시키는 제1 단계; 및 140∼160℃의 고온에서 30∼60분간 건조시키는 제2 단계를 추가로 포함할 수 있다.
또한, 상기 레이저 드릴에 의한 비아홀의 직경은 50㎛∼200㎛ 범위인 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 스택형 비아홀을 갖는 빌드업 인쇄회로기판은, a) 제1 동 적층판에서 레이저 드릴을 사용하여 가공하는 복수의 제1 비아홀; b) 상기 복수의 제1 비아홀이 형성된 부위에 형성하는 제1 도금층; c) 상기 도금된 제1 비아홀에 충진되는 충진재; d) 상기 충진된제1 비아홀 상부를 덮도록 형성되는 복수의 제2 도금층; e) 상기 제2 도금층 상부에 적층되는 복수의 제2 동 적층판; 및 f) 상기 제2 동 적층판에서 상기 레이저 드릴을 사용하여 가공하는 복수의 제2 비아홀을 포함하여 구성되는 특징이 있다.
따라서, 본 발명은 레이저 드릴로 마이크로 비아홀을 형성하고 스크린 제판 인쇄를 통해서 해당 부위에만 선택적으로 절연성 액상 수지 또는 도전성 페이스트로 충진하고, 다시 그 위에 마이크로 비아홀을 쌓을 수 있는 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따라 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법을 설명한다.
도 8은 본 발명에 따른 빌드업 공정으로 제조된 인쇄회로기판의 단면도이다.
도 8을 참조하면, 본 발명은 인쇄회로기판을 제조하는 새로운 빌드업 공정도로서, 레이저 드릴을 이용하여 RCC 자재, 프리프레그, 절연 액상레진 및 필름(71, 73)을 갖는 동 적층판(72)에 마이크로 비아홀을 가공해서 비아 충진용 동 도금을 실시하고, 종래의 동으로 마이크로 비아홀을 메우는 대신에 스크린 제판 인쇄법으로 절연성 액상 수지나 도전성 페이스트(동 페이스트 또는 은 페이스트)를 충진(75, 80)하게 된다.
이후, 연마에 의해 평탄화한 뒤, P/N 도금(CAP 도금)(78, 79)을 실시하고 회로 패턴을 형성한 후에 다시 적층 공정을 통해 층을 쌓아 올리고, 다시 레이저 가공과 인쇄법에 의한 충진 작업을 반복 수행하여 마이크로 비아홀을 쌓아 올리게 된다. 결국 전술한 스택형 비아홀을 형성한 후에 회로 패턴(82)을 형성함으로써, 스택형 비아홀을 갖는 빌드업 인쇄회로기판을 제조할 수 있다.
이때, 상기 비아홀 충진 전에 도통을 위한 P/N 도금(CAP 도금) 작업과 절연성 액상 수지와 도전성 페이스트를 충진하고, 이후 평탄화 작업 후에 다시 CAP 도금을 실시하게 된다. 이때, 상기 충진재는 진공 방식의 스크린 인쇄기가 아닌 일반 스크린 인쇄기로 충진하게 되며, 스크린 제판시 마이크로 비아홀 충진 부위만 개방하여 선택적으로 충진하게 된다.
이하, 도 9a 내지 도 9h를 참조하여 빌드업 공정으로 인쇄회로기판을 제조하는 공정에 대해 설명한다.
도 9a 내지 도 9h는 본 발명의 실시예에 따른 빌드업 공정으로 인쇄회로기판을 제조하는 공정을 나타내는 도면들이다.
도 9a 내지 도 9h를 참조하면, 예를 들어, CO2레이저 또는 Nd-YAG 레이저 드릴을 사용하여 양면에 동박층(71, 73)을 갖는 제1 동 적층판(72)에 제1 비아홀을 가공하고(도 9a 참조), 상기 제1 비아홀이 형성된 부위에 제1 도금층(74)을 형성하며(도 9b 참조), 상기 도금된 제1 비아홀에 충진재(75)를 충진시키게 된다(도 9c 참조). 여기서, 상기 제1 도금층(74)은 P/N 도금(CAP 도금)으로 형성되며, 상기 비아홀 충진재(75)는 스크린 인쇄 방식으로 충진된다. 상기 비아홀 충진재(75)는 절연성 액상 수지 또는 도전성 페이스트(동 페이스트 또는 은 페이스트)인 것이 바람직하다.
다음으로, 상기 충진재(75)가 충진된 제1 비아홀 상부를 세라믹 천 또는 스카치 천으로 감긴 연마기(76) 또는 기타의 연마기로 연마하여 평탄화시키게 된다(도 9d 참조). 이후, 상기 평탄화된 비아홀 상부를 덮도록 제2 도금층(78)을 형성하게 된다(도 9e 참조).
이후, 상기 제2 도금층 상부(78)에 제2 동 적층판을 적층하고, 상기 제2 적층판에 레이저 드릴을 사용하여 제2비아홀을 형성한 후, 다시 도금층(79)을 형성하게 된다(도 9f 참조).
다음으로, 상기 제2 비아홀에 충진재(80)를 충진하고, 상기 충진재(80)가 충진된 제2 비아홀 상부를 세라믹 천(76)을 사용하여 연마함으로써 평탄화시키게 된다(도 9g 참조). 미설명 부호 77 및 81은 연마되어 떨어져나가는 잉여 충진재를 나타낸다.
이때, 상기 레이저 드릴에 의해 생성된 마이크로 비아홀 내부에 도금층을 형성한 후에 충진재를 충진시키는 경우, 상기 충진재의 점도는 100dPa.s 이하로 설정한다. 또한, 상기 충진재의 충진은 일반 타입의 스크린 인쇄기를 사용하여 충진하며, 상기 스크린 인쇄기의 제판은 폴리 또는 스테인레스 스틸 강판(SUS) 망사로 된 250 메쉬(Mesh) 이하인 것이 바람직하다.
또한, 상기 스크린 인쇄기 사용시 고무 스퀴지 도포 속도를 150mm/sec 이하로 설정할 수 있다.
또한, 상기 충진재 충진 단계 이후에, 제1 단계로 60∼80℃의 저온으로 15∼30분간 건조시키고, 제2 단계로 140∼160℃의 고온에서 30∼60분간 건조시키게된다.
또한, 상기 레이저 드릴에 의한 비아홀의 직경은 50㎛∼200㎛ 범위인 것이 바람직하다.
마지막으로, 상기 평탄화된 제2 비아홀 상부를 덮도록 제2 도금층을 형성하고 회로 패턴(82)을 형성하여, 스택형 비아홀을 갖는 빌드업 인쇄회로기판을 제조하게 된다(도 9h 참조). 여기서, 상기 제2 적층판은 수지 동 적층판(RCC), 동 적층판(CCL), 프리프레그(PPG), 열경화성(TCD) 수지를 적층시킨 것일 수도 있다.
이때, 상기 비아홀 상부의 지름은 대략적으로 약 100㎛ 정도일 수 있다.
한편, 도 10a 내지 도 10c는 각각 본 발명에 따른 빌드업 공정으로 제조된 인쇄회로기판의 마이크로 비아홀을 나타내는 사진들이다.
도 10a는 마이크로 비아홀을 절연성 액상 수지(65)로 충진하고, 다시 그 상부에 비아홀(66)을 형성한 예를 보여주는 사진이며, 도 10b는 상기 액상 수지(65)로 충진된 부위를 크게 확대한 사진이며, 도 10c는 도 10a의 절연성 액상 수지 대신에 도전성 페이스트(67)를 충진한 것을 보여주는 사진이다.
도 11a 내지 도 11c는 종래 기술과 본 발명의 차이점을 각각 예시하기 위한 도면이다. 인쇄회로기판의 외층에서 레이저 드릴로 가공한 비아홀에 P/N 도금(CAP 도금)을 형성한 후에 충진재를 충진하는 종래의 기술에서는 도 11a와 같이 액상의 감광성 액상 포토 솔더 레지스트 잉크(B)가 함몰될 수 있고, 또한 도 11b와 같이 기공(C)이 발생될 수 있다. 종래에는 이러한 문제점을 해결하기 위해 진공 타입의 스크린 인쇄기를 사용하게 된다.
도 12a 및 도 12b는 각각 진공 타입의 스크린 인쇄기 및 일반 타입의 스크린 제판 인쇄 방식을 예시하는 도면이다. 도 12a는 진공 타입의 스크린 인쇄 방식에 사용되는 스크린 인쇄기를 나타내며, 도 12b는 일반 타입의 스크린 인쇄기를 나타내고 있다. 본 발명에 따르면 일반 타입의 스크린 인쇄기와 폴리 제판으로 액상 수지 또는 도전성 페이스트 등의 비아홀 충진재를 비아홀 내에 충진하게 된다. 즉, 종래에는 비아홀 충진재를 채우기 위해서는 고가의 진공 타입의 스크린 인쇄기를 사용하였지만, 본 발명에서는 일반 타입의 스크린 인쇄기를 사용하여도 충분하다. 도 12b에서 도면부호 110은 스크린 인쇄기를 나타내고, 도면부호 120은 인쇄회로기판을 나타내며, 도면부호 130은 상기 충진재가 충진되는 비아홀을 나타내고, 도면부호 130은 충진재, 예를 들어 액상 수지를 나타낸다.
본 발명에 따르면, 도 11c와 같이, 감광성 포토 솔더 레지스트 및 기공을 발생시키지 않고도 상기 레이저 드릴로 가공된 비아홀(D)을 평탄하게 충진할 수 있으므로 인쇄회로기판 제품의 신뢰성을 향상시킬 수 있다.
결국, 본 발명은, 레이저 드릴로 마이크로 비아홀을 형성하고, 스크린 제판 인쇄를 통해서 해당 부위에만 선택적으로 절연성 액상 수지 또는 도전성 페이스트로 충진하며, 다시 그 위에 마이크로 비아홀을 쌓을 수 있게 함으로써, 스택형 비아홀을 갖는 빌드업 인쇄회로기판을 제조할 수 있게 된다.
본 발명에 따른 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법은 단지 상기한 실시예에 한정되는 것이 아니고, 그 기술적 요지를 벗어나지 않는 범위에서 다양하게 변형 및 변경 실시할 수 있다.
전술한 본 발명에 따르면, 신규 설비 투자 없이 기존의 설비와 공정을 그대로 이용할 수 있고, 또한, 스크린 인쇄 방식으로 해당 비아홀만 충진재를 충진시킴으로써 절연성 액상 수지와 도전성 페이스트의 소모량을 줄일 수 있으므로 생산비용을 절감할 수 있다.
또한, 본 발명에 따르면, 종래의 도금 충진 공법과 같은 딤플이 발생하지 않고 표면이 평탄성을 유지할 수 있고, 충진 도금 작업 시에 발생되는 기판 휨과 신축으로 인한 스케일 변화가 적다.
또한, 본 발명에 따르면 고가의 충진 도금액을 절감할 수 있고, 레이저 홀 크기와 형상에 대해 영향이 적을 뿐만 아니라, 인쇄회로기판의 크기, 두께, 충진되는 마이크로 비아홀 크기와 형상에 무관하게 작업할 수 있다.

Claims (25)

  1. ⅰ) 레이저 드릴을 사용하여 제1 동 적층판에 제1 비아홀을 가공하는 단계;
    ⅱ) 상기 제1 비아홀이 형성된 부위에 제1 도금층을 형성하는 단계;
    ⅲ) 상기 도금된 제1 비아홀에 충진재를 충진시키는 단계;
    ⅳ) 상기 충진된 제1 비아홀 상부를 덮도록 제2 도금층을 형성하는 단계; 및
    ⅴ) 상기 제2 도금층 상부에 제2 동 적층판을 적층하고, 상기 ⅰ) 내지 ⅳ) 단계를 반복 수행하여 제2 비아홀을 형성하는 단계를 포함하여 이루어지는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  2. 제1항에 있어서,
    상기 레이저는 CO2레이저 및 Nd-YAG 레이저인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 및 제2 도금층은 P/N 도금(CAP 도금)으로 형성되는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  4. 제1항에 있어서,
    상기 비아홀 충진재는 일반 타입의 스크린(Screen) 인쇄 방식으로 충진되는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  5. 제4항에 있어서,
    상기 스크린 인쇄 시에 폴리 제판 상에 상기 비아홀 부위만을 개방하여 인쇄할 경우 상기 충진재가 아래로 빠지도록 선택적으로 충진하는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  6. 제1항에 있어서,
    상기 비아홀 충진재는 절연성 액상 수지인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  7. 제1항에 있어서,
    상기 비아홀 충진재는 도전성 페이스트인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  8. 제7항에 있어서,
    상기 도전성 페이스트는 동 페이스트 또는 은 페이스트인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  9. 제1항에 있어서,
    상기 충진재가 충진된 제1 및 제2 비아홀 상부를 연마하여 평탄화시키는 단계를 추가로 포함하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  10. 제9항에 있어서,
    상기 연마는 세라믹 천(ceramic buff), 스카치 천(scotch buff), 하이컷 천(highcut buff), 또는 벨트(belt) 연마를 사용하여 이루어지는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  11. ⅰ) 레이저 드릴을 사용하여 제1 동 적층판에 제1 비아홀을 가공하는 단계;
    ⅱ) 상기 제1 비아홀이 형성된 부위에 제1 도금층을 형성하는 단계;
    ⅲ) 상기 도금된 제1 비아홀에 충진재를 충진시키는 단계;
    ⅳ) 상기 충진재가 충진된 제1 비아홀 상부를 연마하여 평탄화시키는 단계;
    ⅴ) 상기 평탄화된 비아홀 상부를 덮도록 제2 도금층을 형성하는 단계;
    ⅵ) 상기 제2 도금층 상부에 제2 동 적층판을 적층하는 단계;
    ⅶ) 상기 제2 적층판에 레이저 드릴을 사용하여 제2 비아홀을 형성하는 단계;
    ⅷ) 상기 제2 비아홀에 충진재를 충진하는 단계;
    ⅸ) 상기 충진재가 충진된 제2 비아홀 상부를 연마하여 평탄화시키는 단계;및
    ⅹ) 상기 평탄화된 제2 비아홀 상부를 덮도록 제2 도금층을 형성하고 회로 패턴을 형성하는 단계
    를 포함하여 이루어지는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  12. 제11항에 있어서,
    상기 충진재의 점도는 100dPa.s 이하인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  13. 제11항에 있어서,
    상기 충진재의 충진은 일반 타입의 스크린 인쇄기를 사용하여 충진하는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  14. 제13항에 있어서,
    상기 스크린 인쇄기의 제판은 폴리 또는 스테인레스 스틸 강판(SUS) 망사로 된 250 메쉬(Mesh) 이하인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  15. 제13항에 있어서,
    상기 스크린 인쇄기 사용시 고무 스퀴지 도포 속도를 150mm/sec 이하로 설정하는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  16. 제11항에 있어서,
    상기 충진재 충진 단계 이후에 60∼80℃의 저온으로 15∼30분간 건조시키는 제1 단계; 및
    140∼160℃의 고온에서 30∼60분간 건조시키는 제2 단계를 추가로 포함하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  17. 제11항에 있어서,
    상기 레이저 드릴에 의한 비아홀의 직경은 50㎛∼200㎛ 범위인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판의 제조 방법.
  18. a) 제1 동 적층판에서 레이저 드릴을 사용하여 가공하는 복수의 제1 비아홀;
    b) 상기 복수의 제1 비아홀이 형성된 부위에 형성하는 제1 도금층;
    c) 상기 도금된 제1 비아홀에 충진되는 충진재;
    d) 상기 충진된 제1 비아홀 상부를 덮도록 형성되는 복수의 제2 도금층;
    e) 상기 제2 도금층 상부에 적층되는 복수의 제2 동 적층판; 및
    f) 상기 제2 동 적층판에서 상기 레이저 드릴을 사용하여 가공하는 복수의 제2 비아홀
    을 포함하여 구성되는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  19. 제18항에 있어서,
    상기 레이저는 CO2레이저 및 Nd-YAG 레이저인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  20. 제18항에 있어서,
    상기 제1 및 제2 도금층은 P/N 도금(CAP 도금)으로 형성되는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  21. 제18항에 있어서,
    상기 충진재는 일반 타입의 스크린 인쇄 방식으로 충진되는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  22. 제21항에 있어서,
    상기 스크린 인쇄 시에 폴리 제판 상에 상기 비아홀 부위만을 개방하여 인쇄할 경우 상기 충진재가 아래로 빠지도록 선택적으로 충진하는 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  23. 제18항에 있어서,
    상기 비아홀 충진재는 절연성 액상 수지인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  24. 제18항에 있어서,
    상기 비아홀 충진재는 도전성 페이스트인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
  25. 제24항에 있어서,
    상기 도전성 페이스트는 동 페이스트 또는 은 페이스트인 것을 특징으로 하는 스택형 비아홀을 갖는 빌드업 인쇄회로기판.
KR10-2002-0079216A 2002-12-12 2002-12-12 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 KR100467825B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0079216A KR100467825B1 (ko) 2002-12-12 2002-12-12 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
US10/603,764 US7152318B2 (en) 2002-12-12 2003-06-26 Method for manufacturing built-up printed circuit board with stacked type via-holes
JP2003182624A JP2004335989A (ja) 2002-12-12 2003-06-26 スタック型ビアホール付きビルドアッププリント配線板およびその作製方法
TW092119042A TWI222340B (en) 2002-12-12 2003-07-11 Built-up printed circuit board with stacked via-holes and method for manufacturing the same
CNB031438261A CN1302693C (zh) 2002-12-12 2003-07-25 具有叠置通孔的组合印刷电路板及其制造方法
US11/490,312 US7705247B2 (en) 2002-12-12 2006-07-21 Built-up printed circuit board with stack type via-holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0079216A KR100467825B1 (ko) 2002-12-12 2002-12-12 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040051309A KR20040051309A (ko) 2004-06-18
KR100467825B1 true KR100467825B1 (ko) 2005-01-25

Family

ID=32501385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0079216A KR100467825B1 (ko) 2002-12-12 2002-12-12 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7152318B2 (ko)
JP (1) JP2004335989A (ko)
KR (1) KR100467825B1 (ko)
CN (1) CN1302693C (ko)
TW (1) TWI222340B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552037B2 (en) 2020-07-28 2023-01-10 Samsung Electronics Co., Ltd. Semiconductor package
US11985865B2 (en) 2020-09-08 2024-05-14 Samsung Display Co., Ltd. Display device including passivation layer with surface step and manufacturing method for the same

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US9244101B2 (en) * 2003-02-04 2016-01-26 University Of Southern California Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US9671429B2 (en) 2003-05-07 2017-06-06 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US10641792B2 (en) 2003-12-31 2020-05-05 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
JP4792749B2 (ja) * 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
JP4227973B2 (ja) * 2005-05-26 2009-02-18 Tdk株式会社 基板、電子部品、及び、これらの製造方法
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
KR100697980B1 (ko) * 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100754070B1 (ko) * 2005-10-04 2007-08-31 삼성전기주식회사 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
KR100728748B1 (ko) * 2005-12-14 2007-06-19 삼성전기주식회사 임베디드 인쇄회로기판 제조방법
KR100843368B1 (ko) * 2007-03-02 2008-07-03 삼성전기주식회사 다층 인쇄회로기판의 제조방법
WO2008139613A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2008139612A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
US8669480B2 (en) * 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8648263B2 (en) * 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
EP2170028A4 (en) * 2007-07-10 2011-07-20 Ibiden Co Ltd WELDING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US8044306B2 (en) 2007-07-11 2011-10-25 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
CN101803480B (zh) * 2007-07-13 2012-05-09 揖斐电株式会社 布线基板及其制造方法
JP5583951B2 (ja) 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8355259B2 (en) * 2009-12-04 2013-01-15 International Business Machines Corporation Demountable dry connection for flexible circuits to circuit boards
JP5479874B2 (ja) * 2009-12-10 2014-04-23 セイコーインスツル株式会社 パッケージの製造方法及びパッケージ
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
JP5846953B2 (ja) * 2012-02-15 2016-01-20 アルプス電気株式会社 入力装置及びその製造方法
US8715006B2 (en) 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
TWI519221B (zh) * 2012-12-26 2016-01-21 南亞電路板股份有限公司 電路板及其製造方法
CN103974562B (zh) * 2013-01-31 2017-08-25 北大方正集团有限公司 多层印刷线路板的制作方法
KR101494090B1 (ko) * 2013-07-16 2015-02-16 삼성전기주식회사 동박적층판, 인쇄회로기판 및 그 제조 방법
CN103442529B (zh) * 2013-08-22 2016-08-10 电子科技大学 一种印制电路高密度叠孔互连方法
CN103929878A (zh) * 2014-04-09 2014-07-16 中国科学院微电子研究所 一种pcb基板塞孔制造方法及其结构
WO2018192681A1 (en) * 2017-04-20 2018-10-25 Plastic Logic Gmbh Method for manufacturing an organic photo detector arrangement
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
KR20210094873A (ko) * 2020-01-22 2021-07-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN111415587B (zh) * 2020-03-31 2022-04-19 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
JPWO2022107389A1 (ko) 2020-11-18 2022-05-27
CN113194610A (zh) * 2021-03-23 2021-07-30 江门市奔力达电路有限公司 一种高密度互连积层线路板埋孔塞树脂免磨制作方法
CN113194614A (zh) * 2021-05-06 2021-07-30 惠州市聚诚盛电子科技有限公司 线路板加工处理方法
KR102339867B1 (ko) * 2021-07-30 2021-12-16 와이엠티 주식회사 레벨링제 및 이를 포함하는 비아홀 충진을 위한 전기도금 조성물

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JPH1187924A (ja) * 1997-09-12 1999-03-30 Hitachi Ltd 非貫通ビアホールを有する多層プリント配線板
JPH11135905A (ja) * 1997-10-27 1999-05-21 Hitachi Aic Inc プリント配線板およびその製造方法
JPH11186731A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd ブラインドビアホールの形成方法および多層プリント配線板の製造方法
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
JP2000068648A (ja) * 1998-08-19 2000-03-03 Hitachi Aic Inc 多層印刷配線基板の製造方法
JP2000216546A (ja) * 1999-01-22 2000-08-04 Ibiden Co Ltd 有底ビアホ―ルを有する積層板
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP2001144397A (ja) * 1999-11-11 2001-05-25 Ibiden Co Ltd 配線板における充填穴の構造およびその製造方法
JP2001196745A (ja) * 2000-01-12 2001-07-19 Ngk Spark Plug Co Ltd 多層プリント配線板
JP2001308348A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路
US6660811B2 (en) * 2001-01-30 2003-12-09 Dainippon Ink And Chemicals, Inc. Epoxy resin composition and curing product thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552037B2 (en) 2020-07-28 2023-01-10 Samsung Electronics Co., Ltd. Semiconductor package
US11862596B2 (en) 2020-07-28 2024-01-02 Samsung Electronics Co., Ltd. Semiconductor package
US11985865B2 (en) 2020-09-08 2024-05-14 Samsung Display Co., Ltd. Display device including passivation layer with surface step and manufacturing method for the same

Also Published As

Publication number Publication date
CN1302693C (zh) 2007-02-28
TWI222340B (en) 2004-10-11
US7152318B2 (en) 2006-12-26
US7705247B2 (en) 2010-04-27
JP2004335989A (ja) 2004-11-25
KR20040051309A (ko) 2004-06-18
CN1507311A (zh) 2004-06-23
TW200410619A (en) 2004-06-16
US20040112637A1 (en) 2004-06-17
US20070039753A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
KR100467825B1 (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
KR100761706B1 (ko) 인쇄회로기판 제조방법
US6195882B1 (en) Method for producing printed wiring boards
KR100782407B1 (ko) 회로기판 제조방법
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
KR20100065689A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US5979044A (en) Fabrication method of multilayer printed wiring board
KR100751470B1 (ko) 다층 기판 및 그 제조 방법
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
KR100601468B1 (ko) 요철이 없는 블라인드 비아홀 형성 방법
KR100674320B1 (ko) 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100722604B1 (ko) 인쇄회로기판의 제조방법
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
JPH0719970B2 (ja) 多層印刷配線板の製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
EP1631134B1 (en) Multilayer circuit board and method of producing the same
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee