TWI519221B - 電路板及其製造方法 - Google Patents

Description

電路板及其製造方法

本發明係有關於一種電路板技術，特別是有關於一種具有小尺寸導電墊的電路板及其製造方法。

印刷電路板(printed circuit board，PCB)是依電路設計，將連接電路零件的導電佈線繪製佈線圖形，然後再以機械與化學加工、表面處理等方式，在絕緣體上形成電性導體的電路板。上述電路圖案是應用印刷、微影、蝕刻及電鍍等技術形成精密的配線，做為支撐電子零件及零件間電路相互連接的組裝平台。

隨著電子產品持續朝輕、薄、短、小及多功能之方向發展，使得晶片的體積逐漸縮小，且輸入及輸出(input and output，I/O)數增加，導致佈線更加密集，而使焊接導電結構之數量增加且間距縮短，因此印刷電路板的佈線面積減少而造成佈線難度愈來愈高。

通常藉由縮小導電結構之導電墊，增加印刷電路板的佈線面積。然而，由於連接導電墊的導通孔的縱橫比(aspect ratio)過大會增加製程難度及造成印刷電路板的缺陷產生，使得導通孔的尺寸縮小已達瓶頸。再者，導電墊的尺寸縮小時，會造成製程上的對位難度增加，而難以在有限的空間內，增加印刷電路板上可利用的佈線面積。

因此，有必要尋求一種新穎的電路板及其製造方法，其能夠解決或改善上述的問題。

本發明實施例係提供一種電路板，包括一基板，具有相對的一第一表面及一第二表面；複數第一導電塊，間隔排列於基板的第一表面上；一第一絕緣層，設置於基板的第一表面上，且具有複數第一開口，以暴露出第一導電塊；複數第一導電部件，間隔排列於第一絕緣層上，且對應填入第一開口，以電性連接第一導電塊；一第二絕緣層，設置於第一絕緣層上，且具有複數第二開口，以暴露出第一導電部件；複數第二導電部件，間隔排列於第二絕緣層上，且填入第二開口，其中第二開口小於第一開口。

本發明實施例係提供一種電路板的製造方法，包括：在一基板的一第一表面上形成間隔排列的複數第一導電塊。在基板的第一表面上形成一第一絕緣層，其具有複數第一開口，以暴露出第一導電塊。在第一絕緣層上形成間隔排列的複數第一導電部件，且對應填入第一開口，以電性連接第一導電塊。在第一絕緣層上形成一第二絕緣層，其具有複數第二開口，以暴露出第一導電部件。在第二絕緣層上形成間隔排列的複數第二導電部件，且填入第二開口，其中第二開口小於第一開口。

以下說明本發明實施例之電路板及其製造方法。然而，可輕易瞭解本發明所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再 者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。

請參照第6圖，其繪示出本發明一實施例之電路板的剖面示意圖。在本實施例中，電路板包括一基板100、複數第一導電塊200、一第一絕緣層210、複數第一導電部件240、一第二絕緣層250、第二導電部件280、複數第二導電塊300、一第三絕緣層310、複數第三導電部件340、一第四絕緣層350及第四導電部件380。基板100具有相對的一第一表面102及一第二表面104。在本實施例中，基板100可由樹脂材料所構成。

第一導電塊200間隔排列於基板100的第一表面102上。第一絕緣層210設置於第一導電塊200及基板100的第一表面102上，且具有複數第一開口220(標示於第1圖)，以暴露出第一導電塊200。第一導電部件240間隔排列於第一絕緣層210上，且對應填入第一開口220，以電性連接第一導電塊200，其中每一第一導電部件240包括位於第一絕緣層210上的第一導電墊245。第二絕緣層250設置於第一導電部件240及第一絕緣層210上，且具有複數第二開口260(標示於第4圖)，以暴露出第一導電部件240。第二導電部件280間隔排列於第二絕緣層250上，且對應填入第二開口260，其中每一第二導電部件280包括位於第二絕緣層250上的第二導電墊285。

在本實施例中，第二開口260的數量可相同於第一開口220的數量，使得每一第一導電部件240可電性連接對應填入第二開口260的每一第二導電部件280，且第二開 口260的寬度小於第一開口220的寬度。基於電性考量，在基板層間的導通結構(例如，第一導電部件240及第二導電部件280)的總截面積及絕緣層(例如，第一絕緣層210及第二絕緣層250)的厚度固定的情況下，使上方的第二開口260的寬度小於下方的第一開口220的寬度，可達到縮小上方的第二導電墊285的尺寸且同時提升製程上的對位能力的目的。再者，相較於習知技術，由於第一開口220及第二開口260的縱橫比皆降低，因此可降低形成導通孔(例如，雷射鑽孔或蝕刻製程)或後續製程(例如，去膠渣或電鍍製程等)的難度及出現缺陷的可能性，進而提升印刷電路板的品質。

在本實施例中，第二導電墊285的尺寸小於第一導電墊245的尺寸。使第二開口260的寬度小於第一開口220的寬度而將第二導電墊285的尺寸縮小，以增加佈線面積時，同時使第一導電墊245的尺寸大於第二導電墊285的尺寸，可避免導通結構的電流路徑減少，以符合電性需求，且可提升第一導電部件240的對位能力及降低在第一導電部件240上形成第二導電部件280時產生錯位的可能性。

同樣地，第二導電塊300間隔排列於基板100的第二表面104上。第三絕緣層310設置於第二導電塊300及基板100的第二表面104上，且具有複數第三開口320(標示於第1圖)，以暴露出第二導電塊300。第三導電部件340間隔排列於第三絕緣層310上，且對應填入第三開口320，以電性連接第二導電塊300，其中每一第三導電部件340包括位於第三絕緣層310上的第三導電墊345。第四絕緣 層350設置於第三導電部件340及第三絕緣層310上，且具有複數第四開口360(標示於第4圖)，以暴露出第三導電部件340。第四導電部件380間隔排列於第四絕緣層350上，且對應填入第四開口360，其中每一第四導電部件380包括位於第四絕緣層350上的第四導電墊385。

在本實施例中，第四開口360的數量可相同於第三開口320的數量，使得每一第三導電部件340可電性連接對應填入第四開口360的每一第四導電部件380，且第四開口360的寬度小於第三開口320的寬度。在本實施例中，第四導電墊385的尺寸小於第三導電墊345的尺寸。

在本實施例中，配合電性及實際需求，第一絕緣層210的材料或厚度可相同於第二絕緣層250的材料或厚度，或第三絕緣層310的材料或厚度可相同於第四絕緣層350的材料或厚度。再者，第一、第二、第三及第四絕緣層210、250、310及350可由ABF(Ajinomoto Build-up Film)或PP(Prepreg)材料所構成。在其他實施例中，第一絕緣層210的材料或厚度也可不相同於第二絕緣層250的材料或厚度，或第三絕緣層310的材料或厚度也可不相同於第四絕緣層350的材料或厚度。

請參照第7圖，其繪示出本發明另一實施例之電路板的剖面示意圖，其中相同於第6圖的部件係使用相同的標號並省略其說明。在本實施例中，電路板的結構類似於第6圖的實施例，不同之處在於第二開口260的數量可多於第一開口220的數量，且每一第一導電部件240可電性連接多個第二導電部件280。第四開口360的數量可多於第 三開口320的數量，且每一第三導電部件340可電性連接多個第四導電部件380。在其他實施例中，電性連接每一第一導電部件240的第二導電部件280的數量，或電性連接每一第三導電部件340的第四導電部件380的數量，可配合電性及實際需求調整成二個或三個以上。

第1至6圖係繪示出本發明一實施例之電路板的製造方法剖面示意圖。請參照第1圖，提供一基板100，其具有相對的一第一表面102及一第二表面104。在本實施例中，基板100可由樹脂材料所構成。在基板100的第一表面102及第二表面104上分別形成一導電層(未繪示)，且透過微影及蝕刻製程，圖案化導電層，以在第一表面102及第二表面104上分別形成間隔排列的複數第一導電塊200及複數第二導電塊300。接著，進行一壓合製程，在基板100的第一表面102及第二表面104上分別形成一第一絕緣層210及一第三絕緣層310，以分別覆蓋第一導電塊200及第二導電塊300。在本實施例中，第一絕緣層210或第三絕緣層310可由ABF或PP材料所構成。接著，可透過一雷射鑽孔製程，在第一絕緣層210及第三絕緣層310上分別形成複數第一開口220及複數第三開口320，以分別暴露出第一導電塊200及第二導電塊300。在進行雷射鑽孔製程後，可進行去除膠渣的步驟，以清除雷射鑽孔後第一開口220及第三開口320內的殘留物(未繪示)。

請參照第2圖，透過一沉積製程(例如，無電鍍製程)，在第一絕緣層210及第三絕緣層310上分別形成一第一晶種(seed)層230及一第三晶種層330，且分別延伸至第一開 口220(標示於第1圖)及第三開口320(標示於第1圖)內。接著，進行影像轉移製程，在第一晶種層230及第三晶種層330上形成一第一乾膜235及一第三乾膜335。接著，透過曝光及顯影製程，圖案化第一乾膜235及第三乾膜335，而分別暴露出部分的第一晶種層230及第三晶種層330。接著，在暴露出的第一晶種層230及第三晶種層330上進行一電鍍製程，以在第一絕緣層210及第三絕緣層310上分別形成間隔排列的複數第一導電部件240及複數第三導電部件340。第一導電部件240及第三導電部件340分別對應填入第一開口220及第三開口320內，以分別電性連接第一導電塊200及第二導電塊300。

在形成第一導電部件240及第三導電部件340後，去除圖案化的第一乾膜235及第三乾膜335，而暴露出下方的部分第一晶種層230及第三晶種層330。接著，透過蝕刻製程，去除暴露出的第一晶種層230及第三晶種層330，如第3圖所示。在本實施例中，每一第一導電部件240包括位於第一絕緣層210上的一第一導電墊245，且每一第三導電部件340包括位於第三絕緣層310上的一第三導電墊345。

請參照第4圖，進行壓合製程，在第一絕緣層210及第三絕緣層310上分別形成一第二絕緣層250及一第四絕緣層350。在本實施例中，第二絕緣層250或第四絕緣層350可由ABF或PP材料所構成。在本實施例中，配合電性及實際需求，第一絕緣層210的材料或厚度可相同於第二絕緣層250的材料或厚度，或第三絕緣層310的材料或 厚度可相同於第四絕緣層350的材料或厚度。在其他實施例中，第一絕緣層210的材料或厚度也可不相同於第二絕緣層250的材料或厚度，或第三絕緣層310的材料或厚度也可不相同於第四絕緣層350的材料或厚度。

接著，可透過一雷射鑽孔製程，在第二絕緣層250及第四絕緣層350上分別形成複數第二開口260及複數第四開口360，以分別暴露出第一導電部件240及第三導電部件340。在進行雷射鑽孔製程後，可進行去除膠渣的步驟，以清除雷射鑽孔後第二開口260及第四開口360內的殘留物(未繪示)。在本實施例中，第二開口260的寬度小於第一開口220(標示於第1圖)的寬度，且第四開口360的寬度小於第三開口320(標示於第1圖)的寬度。

請參照第5圖，透過沉積製程(例如，無電鍍製程)，在第二絕緣層250及第四絕緣層350上分別形成一第二晶種層270及一第四晶種層370，且分別延伸至第二開口260(標示於第4圖)及第四開口360(標示於第4圖)內。接著，進行影像轉移製程，在第二晶種層270及第四晶種層370上形成一第二乾膜275及一第四乾膜375。接著，透過曝光及顯影製程，圖案化第二乾膜275及第四乾膜375，而分別暴露出部分的第二晶種層270及第四晶種層370。接著，在暴露出的第二晶種層270及第四晶種層370上進行電鍍製程，以在第二絕緣層250及第四絕緣層350上分別形成間隔排列的複數第二導電部件280及複數第四導電部件380，且分別對應填入第二開口260及第四開口360內，以分別電性連接第一導電部件240及第三導電部件 340。

在形成第二導電部件280及第四導電部件380後，去除圖案化的第二乾膜275及第四乾膜375，而暴露出下方的部分第二晶種層270及第四晶種層370，且透過蝕刻製程，去除暴露出的第二晶種層270及第四晶種層370，如第6圖所示。在本實施例中，每一第二導電部件280包括位於第二絕緣層250上的一第二導電墊285，且每一第四導電部件380包括位於第四絕緣層350上的一第四導電墊385。在本實施例中，第二導電墊285的尺寸小於第一導電墊245的尺寸，且第四導電墊385的尺寸小於第三導電墊345的尺寸。

在本實施例中，第二開口260的數量可相同於第一開口220的數量，且每一第一導電部件240可電性連接對應填入第二開口260的每一第二導電部件280。在本實施例中，第四開口360的數量可相同於第三開口320的數量，且每一第三導電部件340可電性連接對應填入第四開口360的每一第四導電部件380。

在另一實施例中，第二開口260的數量可多於第一開口220的數量，且每一第一導電部件240可電性連接多個第二導電部件280。第四開口360的數量可多於第三開口320的數量，且每一第三導電部件340可電性連接多個第四導電部件380，如第7圖所示。然而，需注意的是電性連接每一第一導電部件240的第二導電部件280的數量，或電性連接每一第三導電部件340的第四導電部件380的數量，可配合電性及實際需求調整成二個或三個以上。

基於電性考量，在基板層間的導通結構(例如，第一導電部件240及第二導電部件280，或第三導電部件340及第四導電部件380)的總截面積及絕緣層(例如，第一絕緣層210及第二絕緣層250，或第三絕緣層310及第四絕緣層350)的厚度固定的情況下，透過本發明實施例形成上下電性連接的複合式導通結構，可使上方的第二導電部件280及第四導電部件380的導通孔的尺寸分別小於下方的第一導電部件240及第三導電部件340的導通孔的尺寸，進而可縮小印刷電路板上的第二導電墊285及第四導電墊385的尺寸，而同時提升製程上的對位能力，以在有限的空間內，增加印刷電路板上可利用的佈線面積、傳送速率及傳輸方向，而符合高密度化的需求。再者，由於可分別形成上下電性連接的導電部件而組成複合式導通結構，使得上下導通孔的縱橫比降低，因此，可降低雷射鑽孔、去膠渣或電鍍等製程的難度及出現缺陷的可能性，進而提升印刷電路板的品質。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基板

102‧‧‧第一表面

104‧‧‧第二表面

200‧‧‧第一導電塊

210‧‧‧第一絕緣層

220‧‧‧第一開口

230‧‧‧第一晶種層

235‧‧‧第一乾膜

240‧‧‧第一導電部件

245‧‧‧第一導電墊

250‧‧‧第二絕緣層

260‧‧‧第二開口

270‧‧‧第二晶種層

275‧‧‧第二乾膜

280‧‧‧第二導電部件

285‧‧‧第二導電墊

300‧‧‧第二導電塊

310‧‧‧第三絕緣層

320‧‧‧第三開口

330‧‧‧第三晶種層

335‧‧‧第三乾膜

340‧‧‧第三導電部件

345‧‧‧第三導電墊

350‧‧‧第四絕緣層

360‧‧‧第四開口

370‧‧‧第四晶種層

375‧‧‧第四乾膜

380‧‧‧第四導電部件

385‧‧‧第四導電墊

第1至6圖係繪示出本發明一實施例之電路板的製造方法剖面示意圖；以及第7圖係繪示出本發明另一實施例之電路板的剖面示意圖。

100‧‧‧基板

102‧‧‧第一表面

104‧‧‧第二表面

200‧‧‧第一導電塊

210‧‧‧第一絕緣層

240‧‧‧第一導電部件

245‧‧‧第一導電墊

250‧‧‧第二絕緣層

280‧‧‧第二導電部件

285‧‧‧第二導電墊

300‧‧‧第二導電塊

310‧‧‧第三絕緣層

340‧‧‧第三導電部件

345‧‧‧第三導電墊

350‧‧‧第四絕緣層

380‧‧‧第四導電部件

385‧‧‧第四導電墊

Claims (20)

1. 一種電路板，包括：一基板，具有相對的一第一表面及一第二表面；複數第一導電塊，間隔排列於該基板的該第一表面上；一第一絕緣層，設置於該基板的該第一表面上，且具有複數第一開口，以暴露出該等第一導電塊；複數第一導電部件，間隔排列於該第一絕緣層上，且對應填入該等第一開口，以電性連接該等第一導電塊；一第二絕緣層，設置於該第一絕緣層上，且具有複數第二開口，以暴露出該等第一導電部件；以及複數第二導電部件，間隔排列於該第二絕緣層上，且填入該等第二開口，其中該等第二開口小於該等第一開口。
2. 如申請專利範圍第1項所述之電路板，其中該等第一導電部件的每一者包括一第一導電墊，位於該第一絕緣層上，且該等第二導電部件的每一者包括一第二導電墊，位於該第二絕緣層上，且其中該第二導電墊小於該第一導電墊。
3. 如申請專利範圍第1項所述之電路板，其中該等第二開口的數量相同於該等第一開口的數量，使該等第一導電部件對應電性連接該等第二導電部件。
4. 如申請專利範圍第1項所述之電路板，其中該等第二開口的數量多於該等第一開口的數量，使該等第一導電部件的每一者電性連接該等第二導電部件的其中兩個或兩個以上。
5. 如申請專利範圍第1項所述之電路板，更包括：複數第二導電塊，間隔排列於該基板的該第二表面上；一第三絕緣層，設置於該基板的該第二表面上，且具有複數第三開口，以暴露出該等第二導電塊；複數第三導電部件，間隔排列於該第三絕緣層上，且對應填入該等第三開口，以電性連接該等第二導電塊；一第四絕緣層，設置於該第三絕緣層上，且具有複數第四開口，以暴露出該等第三導電部件；以及複數第四導電部件，間隔排列於該第四絕緣層上，且填入該等第四開口，其中該等第四開口小於該等第三開口。
6. 如申請專利範圍第5項所述之電路板，其中該等第三導電部件的每一者包括一第三導電墊，位於該第三絕緣層上，且該等第四導電部件的每一者包括一第四導電墊，位於該第四絕緣層上，且其中該第四導電墊小於該第三導電墊。
7. 如申請專利範圍第5項所述之電路板，其中該等第四開口的數量相同於該等第三開口的數量，使該等第三導電部件對應電性連接該等第四導電部件。
8. 如申請專利範圍第5項所述之電路板，其中該等第四開口的數量多於該等第三開口的數量，使該等第三導電部件的每一者電性連接該等第四導電部件的其中兩個或兩個以上。
9. 如申請專利範圍第1或5項所述之電路板，其中該第一絕緣層的厚度相同於該第二絕緣層的厚度，或該第三絕緣層的厚度相同於該第四絕緣層的厚度。
10. 如申請專利範圍第1或5項所述之電路板，其中該第一絕緣層的厚度不同於該第二絕緣層的厚度，或該第三絕緣層的厚度不同於該第四絕緣層的厚度。
11. 一種電路板的製造方法，包括：在一基板的一第一表面上形成間隔排列的複數第一導電塊；在該基板的該第一表面上形成一第一絕緣層，其具有複數第一開口，以暴露出該等第一導電塊；在該第一絕緣層上形成間隔排列的複數第一導電部件，且對應填入該等第一開口，以電性連接該等第一導電塊；在該第一絕緣層上形成一第二絕緣層，其具有複數第二開口，以暴露出該等第一導電部件；以及在該第二絕緣層上形成間隔排列的複數第二導電部件，且填入該等第二開口，其中該等第二開口小於該等第一開口。
12. 如申請專利範圍第11項所述之電路板的製造方法，其中該等第一導電部件的每一者包括一第一導電墊，設置於該第一絕緣層上，且該等第二導電部件的每一者包括一第二導電墊，設置於該第二絕緣層上，且其中該第二導電墊小於該第一導電墊。
13. 如申請專利範圍第11項所述之電路板的製造方法，其中該等第二開口的數量相同於該等第一開口的數量，使該等第一導電部件對應電性連接該等第二導電部件。
14. 如申請專利範圍第11項所述之電路板的製造方 法，其中該等第二開口的數量多於該等第一開口的數量，使該等第一導電部件的每一者電性連接該等第二導電部件的其中兩個或兩個以上。
15. 如申請專利範圍第11項所述之電路板的製造方法，更包括：在該基板相對於該第一表面的一第二表面上形成間隔排列的複數第二導電塊；在該基板的該第二表面上形成一第三絕緣層，其具有複數第三開口，以暴露出該等第二導電塊；在該第三絕緣層上形成間隔排列的複數第三導電部件，且對應填入該等第三開口，以電性連接該等第二導電塊；在該第三絕緣層上形成一第四絕緣層，其具有複數第四開口，以暴露出該等第三導電部件；以及在該第四絕緣層上形成間隔排列的複數第四導電部件，且填入該等第四開口，其中該等第四開口小於該等第三開口。
16. 如申請專利範圍第15項所述之電路板的製造方法，其中該等第三導電部件的每一者包括一第三導電墊，設置於該第三絕緣層上，且該等第四導電部件的每一者包括一第四導電墊，設置於該第四絕緣層上，且其中該第四導電墊小於該第三導電墊。
17. 如申請專利範圍第15項所述之電路板的製造方法，其中該等第四開口的數量相同於該等第三開口的數量，使該等第三導電部件對應電性連接該等第四導電部件。
18. 如申請專利範圍第15項所述之電路板的製造方法，其中該等第四開口的數量多於該等第三開口的數量，使該等第三導電部件的每一者電性連接該等第四導電部件的其中兩個或兩個以上。
19. 如申請專利範圍第11或15項所述之電路板的製造方法，其中該第一絕緣層的厚度相同於該第二絕緣層的厚度，或該第三絕緣層的厚度相同於該第四絕緣層的厚度。
20. 如申請專利範圍第11或15項所述之電路板的製造方法，其中該第一絕緣層的厚度不同於該第二絕緣層的厚度，或該第三絕緣層的厚度不同於該第四絕緣層的厚度。