TWI621379B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI621379B
TWI621379B TW105133996A TW105133996A TWI621379B TW I621379 B TWI621379 B TW I621379B TW 105133996 A TW105133996 A TW 105133996A TW 105133996 A TW105133996 A TW 105133996A TW I621379 B TWI621379 B TW I621379B
Authority
TW
Taiwan
Prior art keywords
conductive
openings
area
opening
layer
Prior art date
Application number
TW105133996A
Other languages
English (en)
Other versions
TW201817290A (zh
Inventor
林賢傑
黃振宏
Original Assignee
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股份有限公司 filed Critical 南亞電路板股份有限公司
Priority to TW105133996A priority Critical patent/TWI621379B/zh
Priority to CN201611015886.2A priority patent/CN107979921B/zh
Priority to JP2017184982A priority patent/JP6494716B2/ja
Application granted granted Critical
Publication of TWI621379B publication Critical patent/TWI621379B/zh
Publication of TW201817290A publication Critical patent/TW201817290A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種電路板，包括一基板。複數個第一導電塊間隔排列於基板上，其中第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊。一第一絕緣層設置於基板上，且第一絕緣層具有複數個第一開口以構成開口密集區以及複數個第二開口以構成開口疏鬆區。複數個導電部件間隔排列於第一絕緣層上，導電部件包括：複數個第一導電部件對應填入第一開口，以電性連接開口密集區之第一導電塊，以及複數個第二導電部件對應填入第二開口，以電性連接開口疏鬆區之第一導電塊。導電部件具有一均勻的厚度。本發明亦提供一種電路板的製造方法。

Description

電路板及其製造方法
本發明係有關於一種電路板及其製造方法，特別係有關於一種具有均勻厚度之導電層的電路板及其製造方法。
印刷電路板(printed circuit board，PCB)是依電路設計，將連接電路零件的導電佈線繪製佈線圖形，然後再以機械與化學加工、表面處理等方式，在絕緣體上形成電性導體的電路板。上述電路圖案是應用印刷、微影、蝕刻及電鍍等技術形成精密的配線，做為支撐電子零件及零件間電路相互連接的組裝平台。
目前載板導電層大多數仍以電鍍方式形成，然而，因產品功能性設計因素，層間導通孔數的設計越來越多且集中於植晶區區域，使得層間導通孔數分佈不均。因為分佈不均的影響，電鍍過程中造成高密集孔數區分散電流，而低密集孔數區集中電流，導致孔數密集區與孔數疏鬆區在電鍍後產生導電層厚度不均的現象，影響產品阻值、阻抗，也影響後續製程如封裝時植錫球/印錫膏的穩定性。
第1A圖顯示習知技術電路板之俯視圖，包括植晶 區A和非植晶區B。第1B圖顯示習知技術電路板之剖面圖。電路板包括一基板100、複數第一導電塊200、一第一絕緣層210、第一導電層250、複數第二導電塊300、一第二絕緣層310、及第二導電層350。由第1B圖可看到，在植晶區A中位於開口密集區202、302上方之第一導電層250、第二導電層350的厚度較薄，而在非植晶區B中位於開口疏鬆區204、304上方之第一導電層250、第二導電層350的厚度較厚的情形。如上所述，這種導電層厚度不均的現象，會影響產品阻值、阻抗，也影響後續製程的穩定率。
因此，目前亟需開發一種具有均勻厚度之導電層的電路板及其製造方法。
根據一實施例，本發明提供一種電路板，包括：一基板，具有相對的一第一表面及一第二表面；複數個第一導電塊，間隔排列於基板的第一表面上，其中第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊；一第一絕緣層，設置於基板的第一表面上，且第一絕緣層具有複數個第一開口以構成開口密集區以及複數個第二開口以構成開口疏鬆區，分別曝露出開口密集區之第一導電塊以及開口疏鬆區之第一導電塊；以及複數個導電部件，間隔排列於第一絕緣層上，導電部件包括：複數個第一導電部件，對應填入第一開口，以電性連接開口密集區之第一導電塊；以及複數個第二導電部件，對應填入第二開口，以電性連接開口疏鬆區之第一導電塊；其中導電部件具有一均勻的厚度。
根據另一實施例，本發明提供一種電路板的製造方法，包括：在一基板的一第一表面上形成間隔排列的複數個第一導電塊，其中第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊；在基板的第一表面上形成一第一絕緣層；在第一絕緣層中形成複數個第一開口以構成開口密集區及複數個第二開口以構成開口疏鬆區，分別曝露出開口密集區之第一導電塊以及開口疏鬆區之第一導電塊；在第一絕緣層上形成一圖案化的第一乾膜，曝露出第一開口及第二開口；進行一電鍍製程以形成一第一導電層；放置一第一製具於圖案化的第一乾膜上，其中第一製具至少位於開口密集區上方，且不與第一導電層貼合；進行一蝕刻製程，去除部分之第一導電層以使第一導電層具有一均勻的厚度；移除第一製具；以及移除圖案化的第一乾膜，以在第一絕緣層上形成間隔排列的複數個導電部件。
根據另一實施例，本發明提供一種電路板的製造方法，包括：在一基板的一第一表面上形成間隔排列的複數個第一導電塊，其中第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊；在基板的第一表面上形成一第一絕緣層；在第一絕緣層中形成複數個第一開口以構成開口密集區及複數個第二開口以構成開口疏鬆區，分別曝露出開口密集區之第一導電塊以及開口疏鬆區之第一導電塊；在第一絕緣層上形成一圖案化的第一乾膜，曝露出第一開口及第二開口；進行一電鍍製程以形成一第一導電層；在第一導電層及圖案化的第一乾膜上形成一第一乾膜層，其中第一乾膜層至少位於開 口密集區上方且與第一導電層貼合；進行一蝕刻製程，去除部分之第一導電層以使第一導電層具有一均勻的厚度；以及移除第一乾膜層及圖案化的第一乾膜，以在第一絕緣層上形成間隔排列的複數個導電部件。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧基板
102‧‧‧第一表面
104‧‧‧第二表面
200‧‧‧第一導電塊
202、302‧‧‧開口密集區
204、304‧‧‧開口疏鬆區
210‧‧‧第一絕緣層
220‧‧‧第一開口
222‧‧‧第二開口
230‧‧‧第一晶種層
240‧‧‧圖案化的第一乾膜
250‧‧‧第一導電層
260‧‧‧第一製具
270‧‧‧第一乾膜層
280、380‧‧‧導電部件
281、291‧‧‧第一導電部件
282、291‧‧‧第二導電部件
300‧‧‧第二導電塊
310‧‧‧第二絕緣層
320‧‧‧第三開口
322‧‧‧第四開口
330‧‧‧第二晶種層
340‧‧‧圖案化的第二乾膜
350‧‧‧第二導電層
360‧‧‧第二製具
370‧‧‧第二乾膜層
381、391‧‧‧第三導電部件
382、392‧‧‧第四導電部件
A‧‧‧植晶區
B‧‧‧非植晶區
H、H1、H2、H3、H’、H’1、H’2、H’3‧‧‧差值
第1A圖顯示電路板之俯視圖；第1B圖顯示以習知技術製造之電路板之剖面示意圖；第2~7圖為根據本發明一些實施例顯示電路板的製造方法中間階段之剖面示意圖；第8A圖根據本發明一實施例顯示第4圖所繪圓圈處之放大示意圖；第8B~8D圖根據本發明一些實施例顯示第4圖所繪圓圈處經蝕刻後之放大示意圖；第9A圖根據本發明一實施例顯示第6圖所繪圓圈處之放大示意圖；以及第9B~9D圖根據本發明一些實施例顯示第6圖所繪圓圈處經蝕刻後之放大示意圖。
以下說明本發明實施例之電路板及其製造方法。然而，可輕易瞭解本發明所提供的實施例僅用於說明以特定方 法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
請參照第5圖，其顯示本發明一實施例之電路板的剖面示意圖。在本實施例中，電路板包括一基板100、複數第一導電塊200、一第一絕緣層210、複數第一導電部件280、複數第二導電塊300、一第二絕緣層310、及複數個第二導電部件380。基板100具有相對的一第一表面102及一第二表面104。在本實施例中，基板100可由樹脂材料所構成。在本實施例中，第一絕緣層210、第二絕緣層310可由ABF(Ajinomoto Build-up Film)或PP(Prepreg)材料所構成。
第一導電塊200間隔排列於基板100的第一表面102上。第一導電塊200包括一開口密集區202之第一導電塊200及一開口疏鬆區204之第一導電塊200。第一絕緣層210設置於第一導電塊200及基板100的第一表面102上，且具有複數個第一開口220及由該些第一開口220所構成之開口密集區202，並具有複數個第二開口222及由該些第二開口222所構成之開口疏鬆區204(標示於第2圖)，其中，多個第一開口220曝露出開口密集區202之第一導電塊200，而多個第二開口222曝露出開口疏鬆區204之第一導電塊200。導電部件280間隔排列於第一絕緣層210上。導電部件280包括：複數個第一導電部件281，對應填入第一開口220，以電性連接開口密集區202之第一導電塊200；以及複數個第二導電部件282，對應填入第二開口222，以電性連接開口疏鬆區204之第一導電塊200。導電部件280具 有一均勻的厚度。在本實施例中，第二導電部件282鄰近第一導電部件281處之一上表面為一平滑界面。
在本實施例中，導電部件280中第二導電部件282之厚度與第一導電部件281之厚度的差值可為第一導電部件281之厚度的-50~100%。例如，在一實施例中，第二導電部件282之厚度可大於第一導電部件281之厚度，此時，第二導電部件282之厚度與第一導電部件281之厚度的差值可介於第一導電部件281之厚度的0%至100%之間，例如：1%~99%或10%~50%。或者，在另一實施例中，第二導電部件282之厚度約等於第一導電部件281之厚度，此時，第二導電部件282之厚度與第一導電部件281之厚度的差值約等於第一導電部件281之厚度的0%，例如：-5%~5%或-1%~1%。又或者，在另一實施例中，第二導電部件282之厚度可小於第一導電部件281之厚度，此時，第二導電部件282之厚度與第一導電部件281之厚度的差值可介於第一導電部件281之厚度的0%至-50%之間，例如：-1%~-49%或-10%~-25%。
同樣地，複數個第二導電塊300，間隔排列於基板100的第二表面104上。第二導電塊300包括一開口密集區302之第二導電塊300及一開口疏鬆區304之第二導電塊300。第二絕緣層310設置於第二導電塊300及基板100的第二表面104上，且具有複數個第三開口320及由該些第三開口320所構成之開口密集區302，並具有複數個第四開口322及由該些第四開口322所構成之開口疏鬆區304(標示於第2圖)，其中，多個第三開口320曝露出開口密集區302之第二導電塊300，而多個第四開口 322曝露出開口疏鬆區304之第二導電塊300。導電部件380間隔排列於第二絕緣層310上。導電部件380包括：複數個第三導電部件381，對應填入第三開口320，以電性連接開口密集區302之第二導電塊300；以及複數個第四導電部件382，對應填入第四開口322，以電性連接開口疏鬆區304之第二導電塊300。導電部件380具有一均勻的厚度。在本實施例中，第四導電部件382鄰近第三導電部件381處之一上表面為一平滑界面。
在本實施例中，導電部件380中第四導電部件382之厚度與第三導電部件381之厚度的差值可為第三導電部件381之厚度的-50~100%。第四導電部件382之厚度與第三導電部件381之厚度的差值關係可參照上文對於第二導電部件282之厚度與第一導電部件281之厚度的差值關係的敘述，不在此贅述。
請參照第7圖，其顯示本發明另一實施例之電路板的剖面示意圖，其中相同於第5圖的元件使用相同的標號。在本實施例中，電路板的結構類似於第5圖的實施例，不同之處在於第二導電部件292鄰近第一導電部件291處之一上表面為一垂直界面，且第四導電部件392鄰近第三導電部件391處之一上表面為一垂直界面。
在本文中，當描述第一導電部件的厚度時，意指第一導電部件中最低部份的厚度，同樣地，當描述第二導電部件的厚度時，意指第二導電部件中最低部份的厚度。應注意的是，雖然在本發明實施例中，第二導電部件之厚度與第一導電部件之厚度可具有不同的差值，但是整體導電部件仍具有一均 勻的厚度，相較於前文所述之先前技術，於本發明所形成的電路板中，第二導電部件之厚度與第一導電部件之厚度間的差值明顯降低，達到整體導電部件均勻性提升的目的。此外，在本發明一些實施例中，當第二導電部件之厚度大於第一導電部件之厚度時，除了達到整體導電部件均勻性提升的目的之外，更可進一步做到細線路、微型化，達到控制阻值或阻抗的需求。
第2~5圖為根據本發明一實施例顯示之電路板製造方法中間階段之剖面示意圖。
請參照第2圖，提供一基板100，其具有相對的一第一表面102及一第二表面104。在本實施例中，基板100可由樹脂材料所構成。在基板100的第一表面102及第二表面104上分別形成一導電層(未繪示)，且透過微影及蝕刻製程，圖案化導電層，以在第一表面102及第二表面104上分別形成間隔排列的複數第一導電塊200及複數第二導電塊300。在本實施例中，第一導電塊200包括一開口密集區202之第一導電塊200和一開口疏鬆區204之第一導電塊200，第二導電塊300包括一開口密集區302之第二導電塊300和一開口疏鬆區304之第二導電塊300。接著，進行一壓合製程，在基板100的第一表面102及第二表面104上分別形成一第一絕緣層210及一第二絕緣層310，以分別覆蓋第一導電塊200及第二導電塊300。在本實施例中，第一絕緣層210或第二絕緣層310可由ABF或PP材料所構成。接著，可透過一雷射鑽孔製程，在第一絕緣層210形成複數第一開口220及複數個第二開口222以構成開口密集區202並曝露出開口密集區202之第一導電塊200以及構成開口疏鬆區204並曝 露出開口疏鬆區204之第一導電塊200，並在第二絕緣層310上形成複數第三開口320及複數個第四開口322以構成開口密集區302並曝露出開口密集區302之第二導電塊300以及構成開口疏鬆區304並曝露出開口疏鬆區304之第二導電塊300。在進行雷射鑽孔製程後，可進行去除膠渣的步驟，以清除雷射鑽孔後第一開口220、第二開口222、第三開口320、第四開口322內的殘留物(未繪示)。
請參照第3圖，透過一沉積製程(例如，化學銅沉積製程)，在第一絕緣層210及第二絕緣層310上分別形成一第一晶種(seed)層230及一第二晶種層330，且分別延伸至第一開口220、第二開口222(標示於第2圖)及第三開口320、第四開口322(標示於第2圖)內。接著，在第一晶種層230及第二晶種層330上形成一第一乾膜及一第二乾膜。接著，透過曝光及顯影製程，形成圖案化的第一乾膜240及圖案化的第二乾膜340，而分別暴露出部分的第一晶種層230及第二晶種層330。接著，在暴露出的第一晶種層230及第二晶種層330上進行一電鍍製程，以在第一絕緣層210及第二絕緣層310上分別形成一第一導電層250及一第二導電層350。
接著，請參照第4圖，分別放置一第一製具260及一第二製具360於圖案化的第一乾膜240及圖案化的第二乾膜340上。在本實施例中，第一製具260至少位於開口密集區202上方，且不與第一導電層250貼合，而第二製具360至少位於開口密集區302上方，且不與第二導電層350貼合。在一實施例中，第一製具260可大於等於開口密集區202的範圍，且第二製具 360可大於等於開口密集區302的範圍。接著，透過蝕刻製程，去除未被第一製具260遮蔽之部分第一導電層250及未被第二製具360遮蔽之部分第二導電層350，以使第一導電層250及第二導電層350具有一均勻的厚度。
在本實施例中，可藉由調整蝕刻液用量，控制第一導電層250及第二導電層350未被第一製具260及第二製具360遮蔽部分的蝕刻量。應注意的是，在本實施例中，第一導電層250及第二導電層350除了未被第一製具260及第二製具360遮蔽部分會被去除之外，被第一製具260及第二製具360遮蔽的部分也會被少量去除，使得第一導電層250及第二導電層350在遮蔽區(大致對應於開口密集區202、302)與未遮蔽區(大致對應於開口疏鬆區204、304)之間形成一平滑界面。這是因為第一製具260及第二製具360僅分別放置在圖案化的第一乾膜240及圖案化的第二乾膜340上而不與第一導電層250及第二導電層350貼合，因此，少量的蝕刻液仍可分別滲入第一製具260和第一導電層250之間的空隙及第二製具360和第二導電層350之間的空隙，進而去除少量第一導電層250及第二導電層350被第一製具260及第二製具360遮蔽的部分。
舉例而言，請參照第8A~8D圖，其根據本發明一些實施例顯示第4圖所繪圓圈處經蝕刻前後之放大示意圖，第一導電層250被第一製具260遮蔽的部份標示為a，未被第一製具260遮蔽的部份標示為b。進行蝕刻製程之前，未遮蔽區b的厚度大於遮蔽區a的厚度，兩者差值為H，如第8A圖所示。進行蝕刻製程之後，未遮蔽區b的厚度明顯減少，未遮蔽區b的厚度 與遮蔽區a的厚度之差值可具有不同的情況，如第8B~8D圖所示。在一實施例中，如第8B圖所示，未遮蔽區b的厚度仍大於遮蔽區a的厚度，兩者差值為H1。在另一實施例中，如第8C圖所示，未遮蔽區b的厚度接近於遮蔽區a的厚度，兩者差值為H2。在另一實施例中，如第8D圖所示，未遮蔽區b的厚度小於遮蔽區a的厚度，兩者差值為H3。隨著蝕刻液用量增加，未遮蔽區b的厚度與遮蔽區a的厚度之差值隨之縮小，使得H>H1>H2，其中H>0、H1>0、H2 0，而蝕刻液的用量也可增加至使得未遮蔽區b的厚度小於遮蔽區a的厚度。可注意到的是，如上文所述，進行蝕刻製程之後，第一導電層250在遮蔽區a(大致對應於開口密集區202)與未遮蔽區b(大致對應於開口疏鬆區204)之間具有一平滑界面。然而，可瞭解的是，第8B~8D圖所繪示特定之結構僅用於說明，而非用於限定本發明。
在進行蝕刻製程後，接著移除第一製具260及第二製具360，並去除圖案化的第一乾膜240及圖案化的第二乾膜340，而曝露出下方的部分第一晶種層230及第二晶種層330。接著，透過蝕刻製程，去除曝露出的第一晶種層230及第二晶種層330，以在第一絕緣層210及第二絕緣層310上分別形成間隔排列的複數個導電部件280及複數個導電部件380。複數個導電部件280包括複數個第一導電部件281及複數個第二導電部件282，分別對應填入第一開口220及第二開口222內，以分別電性連接開口密集區202之第一導電塊200及開口疏鬆區204之第一導電塊200。複數個導電部件380包括複數個第三導電部件381及複數個第四導電部件382，分別對應填入第三開口320及 第四開口322內，以分別電性連接開口密集區302之第二導電塊300及開口疏鬆區304之第二導電塊300，如第5圖所示。
至此，本發明一實施例之電路板已完成，由第5圖可看到，整體導電部件280及導電部件380分別具有一均勻的厚度，相較於前文所述之先前技術(如第1B圖所示)，於本實施例的電路板中，第二導電部件282之厚度與第一導電部件281之厚度間的差值以及第四導電部件382之厚度與第三導電部件381之厚度間的差值均明顯降低，達到整體導電部件均勻性提升的目的。
第2~3、6~7圖為根據本發明另一實施例顯示之電路板製造方法中間階段之剖面示意圖。
請參照第2圖，提供一基板100，其具有相對的一第一表面102及一第二表面104。在本實施例中，基板100可由樹脂材料所構成。在基板100的第一表面102及第二表面104上分別形成一導電層(未繪示)，且透過微影及蝕刻製程，圖案化導電層，以在第一表面102及第二表面104上分別形成間隔排列的複數第一導電塊200及複數第二導電塊300。在本實施例中，第一導電塊200包括一開口密集區202之第一導電塊200和一開口疏鬆區204之第一導電塊200，第二導電塊300包括一開口密集區302之第二導電塊300和一開口疏鬆區304之第二導電塊300。接著，進行一壓合製程，在基板100的第一表面102及第二表面104上分別形成一第一絕緣層210及一第二絕緣層310，以分別覆蓋第一導電塊200及第二導電塊300。在本實施例中，第一絕緣層210或第二絕緣層310可由ABF或PP材料所構成。接 著，可透過一雷射鑽孔製程，在第一絕緣層210形成複數第一開口220及複數個第二開口222以構成開口密集區202並曝露出開口密集區之第一導電塊200以及構成開口疏鬆區204並曝露出開口疏鬆區204之第一導電塊200，並在第二絕緣層310上形成複數第三開口320及複數個第四開口322以構成開口密集區302並曝露出開口密集區302之第二導電塊300以及構成開口疏鬆區304並曝露出開口疏鬆區304之第二導電塊300。在進行雷射鑽孔製程後，可進行去除膠渣的步驟，以清除雷射鑽孔後第一開口220、第二開口222、第三開口320、第四開口322內的殘留物(未繪示)。
請參照第3圖，透過一沉積製程(例如，化學銅沉積製程)，在第一絕緣層210及第二絕緣層310上分別形成一第一晶種(seed)層230及一第二晶種層330，且分別延伸至第一開口220、第二開口222(標示於第2圖)及第三開口320、第四開口322(標示於第2圖)內。接著，在第一晶種層230及第二晶種層330上形成一第一乾膜及一第二乾膜。接著，透過曝光及顯影製程，形成圖案化的第一乾膜240及圖案化的第二乾膜340，而分別暴露出部分的第一晶種層230及第二晶種層330。接著，在暴露出的第一晶種層230及第二晶種層330上進行一電鍍製程，以在第一絕緣層210及第二絕緣層310上分別形成一第一導電層250及一第二導電層350。
接著，請參照第6圖，在第一導電層250及圖案化的第一乾膜240上形成一第一乾膜層270，並在第二導電層350及圖案化的第二乾膜340上形成一第二乾膜層370。在本實施例 中，第一乾膜層270至少位於開口密集區202上方且與第一導電層250貼合，而第二乾膜層370至少位於開口密集區302上方且與第二導電層350貼合。接著，透過蝕刻製程，去除未被第一乾膜層270遮蔽之部分第一導電層250及未被第二乾膜層370遮蔽之部分第二導電層350，以使第一導電層250及第二導電層350具有一均勻的厚度。
在本實施例中，可藉由調整蝕刻液用量，控制第一導電層250及第二導電層350未被第一乾膜層270及第二乾膜層370遮蔽部分的蝕刻量。應注意的是，在本實施例中，第一導電層250及第二導電層350只有在未被第一乾膜層270及第二乾膜層370遮蔽的部分會被去除，使得第一導電層250及第二導電層350在遮蔽區(大致對應於開口密集區202、302)與未遮蔽區(大致對應於開口疏鬆區204、304)之間形成一垂直界面。這是因為第一乾膜層270及第二乾膜層370會緊密貼合第一導電層250及第二導電層350，因此，蝕刻液不會滲入第一導電層250及第二導電層350被第一乾膜層270及第二乾膜層370遮蔽的部分。也因此，本實施例可較準確控制及估算第一導電層250及第二導電層350在遮蔽區(大致對應於開口密集區202、302)與未遮蔽區(大致對應於開口疏鬆區204、304)之間的厚度差值。
舉例而言，請參照第9A~9D圖，其根據本發明一些實施例顯示第6圖所繪圓圈處經蝕刻前後之放大示意圖，第一導電層250被第一乾膜層270遮蔽的部份標示為a，未被第一乾膜層270遮蔽的部份標示為b。進行蝕刻製程之前，未遮蔽區b的厚度大於遮蔽區a的厚度，兩者差值為H’，如第9A圖所示。 進行蝕刻製程之後，未遮蔽區b的厚度明顯減少，未遮蔽區b的厚度與遮蔽區a的厚度之差值可具有不同的情況，如第9B~9D圖所示。在一實施例中，如第9B圖所示，未遮蔽區b的厚度仍大於遮蔽區a的厚度，兩者差值為H’1。在另一實施例中，如第9C圖所示，未遮蔽區b的厚度接近於遮蔽區a的厚度，兩者差值為H’2。在另一實施例中，如第9D圖所示，未遮蔽區b的厚度小於遮蔽區a的厚度，兩者差值為H’3。隨著蝕刻液用量增加，未遮蔽區b的厚度與遮蔽區a的厚度之差值隨之縮小，使得H’>H’1>H’2，其中H’>0、H’1>0、H’2 0，而蝕刻液的用量也可增加至使得未遮蔽區b的厚度小於遮蔽區a的厚度。可注意到的是，如上文所述，進行蝕刻製程之後，第一導電層250在遮蔽區a(大致對應於開口密集區202)與未遮蔽區b(大致對應於開口疏鬆區204)之間具有一垂直界面。然而，可瞭解的是，第9B~9D圖所繪示特定之結構僅用於說明，而非用於限定本發明。
在進行蝕刻製程後，接著去除第一乾膜層270及第二乾膜層370，並去除圖案化的第一乾膜240及圖案化的第二乾膜340，而曝露出下方的部分第一晶種層230及第二晶種層330。接著，透過蝕刻製程，去除曝露出的第一晶種層230及第二晶種層330，以在第一絕緣層210及第二絕緣層310上分別形成間隔排列的複數個導電部件290及複數個導電部件390。複數個導電部件290包括複數個第一導電部件291及複數個第二導電部件292，分別對應填入第一開口220及第二開口222內，以分別電性連接開口密集區202之第一導電塊200及開口疏鬆區204之 第一導電塊200。複數個導電部件390包括複數個第三導電部件391及複數個第四導電部件392，分別對應填入第三開口320及第四開口322內，以分別電性連接開口密集區302之第二導電塊300及開口疏鬆區304之第二導電塊300，如第7圖所示。
至此，本發明另一實施例之電路板已完成，由第7圖可看到，整體導電部件290及導電部件390分別具有一均勻的厚度，相較於前文所述之先前技術(如第1B圖所示)，於本實施例的電路板中，第二導電部件292之厚度與第一導電部件291之厚度間的差值以及第四導電部件392之厚度與第三導電部件391之厚度間的差值均明顯降低，達到整體導電部件均勻性提升的目的。
因產品功能性設計因素，層間導通孔數的設計越來越多且集中於植晶區區域，使得層間導通孔數分佈不均，進而導致孔數密集區與孔數疏鬆區在電鍍後產生導電層厚度不均的現象。本發明提供的電路板製造方法藉由使用製具和乾膜層搭配影像轉移方式，將導電層厚度較低區域遮蔽或覆蓋後進行區域性蝕刻，可大幅降低孔數密集區與孔數疏鬆區導電層厚度的落差，提升導電層整體厚度的均勻性。在導電層厚度均勻的情況下，進行後續線路成型蝕刻製程時，能維持穩定的線寬，避免線路寬度不穩定或有殘留物的情形發生。導電層厚度均勻性提升後，也可進一步提升後續製程如封裝製程的穩定性。此外，透過本發明提供的電路板製造方法也可有效控制導電層厚度差異，進而做到細線路、微型化，達到控制阻值或阻抗的需求。
以下提供實施例說明習知技術電路板與本發明提供之電路板的差異：表1顯示利用第1B圖所示習知技術製造之電路板及利用本發明第2~7圖所示方法製造之電路板在導電層(銅)厚度上的差異。由表1的結果可知，不論是在CO側或SO側，相較於利用第1B圖所示習知技術製造之電路板，利用本發明第2~7圖所示方法製造之電路板，其整體導電層(銅)的厚度差值降低，導電層(銅)厚度的均勻性獲得大幅改善。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (18)

  1. 一種電路板，包括：一基板，具有相對的一第一表面及一第二表面；複數個第一導電塊，間隔排列於該基板的該第一表面上，其中該些第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊；一第一絕緣層，設置於該基板的該第一表面上，且該第一絕緣層具有複數個第一開口及由該些第一開口所構成之該開口密集區以及複數個第二開口及由該些第二開口所構成之該開口疏鬆區，該些第一開口曝露出該開口密集區之該些第一導電塊且該些第二開口曝露出該開口疏鬆區之該些第一導電塊；以及複數個導電部件，間隔排列於該第一絕緣層上，該些導電部件包括：複數個第一導電部件，對應填入該些第一開口，以電性連接該開口密集區之該些第一導電塊；以及複數個第二導電部件，對應填入該些第二開口，以電性連接該開口疏鬆區之該些第一導電塊；其中該些導電部件具有一均勻的厚度。
  2. 如申請專利範圍第1項所述之電路板，其中該些第二導電部件之厚度與該些第一導電部件之厚度的差值為該些第一導電部件之厚度的-50~100%。
  3. 如申請專利範圍第1項所述之電路板，其中該些第二導電部件鄰近該些第一導電部件處之一上表面為一平滑界面或一垂直界面。
  4. 如申請專利範圍第1項所述之電路板，更包括：複數個第二導電塊，間隔排列於該基板的該第二表面上，其中該些第二導電塊包括一開口密集區之第二導電塊和一開口疏鬆區之第二導電塊；一第二絕緣層，設置於該基板的該第二表面上，且該第二絕緣層具有複數個第三開口及由該些第三開口所構成之該開口密集區以及複數個第四開口及由該些第四開口所構成之該開口疏鬆區，該些第三開口曝露出該開口密集區之該些第二導電塊且該些第四開口曝露出該開口疏鬆區之該些第二導電塊；以及另一些複數個導電部件，間隔排列於該第二絕緣層上，該另一些導電部件包括：複數個第三導電部件，對應填入該些第三開口，以電性連接該開口密集區之該些第二導電塊；以及複數個第四導電部件，對應填入該些第四開口，以電性連接該開口疏鬆區之該些第二導電塊；其中該另一些導電部件具有一均勻的厚度。
  5. 如申請專利範圍第4項所述之電路板，其中該些第四導電部件之厚度與該些第三導電部件之厚度的差值為該些第三導電部件之厚度的-50~100%。
  6. 如申請專利範圍第4項所述之電路板，其中該些第四導電部件鄰近該些第三導電部件處之一上表面為一平滑界面或一垂直界面。
  7. 一種電路板的製造方法，包括：在一基板的一第一表面上形成間隔排列的複數個第一導電塊，其中該些第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊；在該基板的該第一表面上形成一第一絕緣層；在該第一絕緣層中形成複數個第一開口以構成該開口密集區及複數個第二開口以構成該開口疏鬆區，該些第一開口曝露出該開口密集區之該些第一導電塊且該些第二開口曝露出該開口疏鬆區之該些第一導電塊；在該第一絕緣層上形成一圖案化的第一乾膜，曝露出該些第一開口及該些第二開口；進行一電鍍製程以形成一第一導電層；放置一第一製具於該圖案化的第一乾膜上，其中該第一製具至少位於該密集區上方，且不與該第一導電層貼合；進行一蝕刻製程，去除部分之該第一導電層以使該第一導電層具有一均勻的厚度；移除該第一製具；以及移除該圖案化的第一乾膜，以在該第一絕緣層上形成間隔排列的複數個導電部件。
  8. 如申請專利範圍第7項所述之電路板的製造方法，其中該些導電部件包括：複數個第一導電部件，對應填入該些第一開口，以電性連接該開口密集區之該些第一導電塊；以及複數個第二導電部件，對應填入該些第二開口，以電性連接該開口疏鬆區之該些第一導電塊。
  9. 如申請專利範圍第8項所述之電路板的製造方法，其中該些第二導電部件之厚度與該些第一導電部件之厚度的差值為該些第一導電部件之厚度的-50~100%。
  10. 如申請專利範圍第7項所述之電路板的製造方法，更包括：在該基板相對於該第一表面的一第二表面上形成間隔排列的複數個第二導電塊，其中該些第二導電塊包括一開口密集區之第二導電塊和一開口疏鬆區之第二導電塊；在該基板的該第二表面上形成一第二絕緣層；在該第二絕緣層中形成複數個第三開口以構成該開口密集區及複數個第四開口以構成該開口疏鬆區，該些第三開口曝露出該開口密集區之該些第二導電塊且該些第四開口曝露出該開口疏鬆區之該些第二導電塊；在該第二絕緣層上形成一圖案化的第二乾膜，曝露出該些第三開口及該些第四開口；進行一電鍍製程以形成一第二導電層；放置一第二製具於該圖案化的第二乾膜上，其中該第二製具至少位於該密集區上方，且不與該第二導電層貼合；進行一蝕刻製程，去除部分之該第二導電層以使該第二導電層具有一均勻的厚度；移除該第二製具；以及移除該圖案化之第二乾膜，以在該第二絕緣層上形成間隔排列的另一些複數個導電部件。
  11. 如申請專利範圍第10項所述之電路板的製造方法，其中該另一些導電部件包括：複數個第三導電部件，對應填入該些第三開口，以電性連接該開口密集區之該些第二導電塊；以及複數個第四導電部件，對應填入該些第四開口，以電性連接該開口疏鬆區之該些第二導電塊。
  12. 如申請專利範圍第11項所述之電路板的製造方法，其中該些第四導電部件之厚度與該些第三導電部件之厚度的差值為該些第三導電部件之厚度的-50~100%。
  13. 一種電路板的製造方法，包括：在一基板的一第一表面上形成間隔排列的複數個第一導電塊，其中該些第一導電塊包括一開口密集區之第一導電塊和一開口疏鬆區之第一導電塊；在該基板的該第一表面上形成一第一絕緣層；在該第一絕緣層中形成複數個第一開口以構成該開口密集區及複數個第二開口以構成該開口疏鬆區，該些第一開口曝露出該開口密集區之該些第一導電塊且該些第二開口曝露出該開口疏鬆區之該些第一導電塊；在該第一絕緣層上形成一圖案化的第一乾膜，曝露出該些第一開口及該些第二開口；進行一電鍍製程以形成一第一導電層；在該第一導電層及該圖案化的第一乾膜上形成一第一乾膜層，其中該第一乾膜層至少位於該密集區上方且與該第一導電層貼合；進行一蝕刻製程，去除部分之該第一導電層以使該第一導電層具有一均勻的厚度；以及移除該第一乾膜層及該圖案化的第一乾膜，以在該第一絕緣層上形成間隔排列的複數個導電部件。
  14. 如申請專利範圍第13項所述之電路板的製造方法，其中該些導電部件包括：複數個第一導電部件，對應填入該些第一開口，以電性連接該開口密集區之該些第一導電塊；以及複數個第二導電部件，對應填入該些第二開口，以電性連接該開口疏鬆區之該些第一導電塊。
  15. 如申請專利範圍第14項所述之電路板的製造方法，其中該些第二導電部件之厚度與該些第一導電部件之厚度的差值為該些第一導電部件之厚度的-50~100%。
  16. 如申請專利範圍第13項所述之電路板的製造方法，更包括：在該基板相對於該第一表面的一第二表面上形成間隔排列的複數個第二導電塊，其中該些第二導電塊包括一開口密集區之第二導電塊和一開口疏鬆區之第二導電塊；在該基板的該第二表面上形成一第二絕緣層；在該第二絕緣層中形成複數個第三開口以構成該開口密集區及複數個第四開口以構成該開口疏鬆區，該些第三開口曝露出該開口密集區之該些第二導電塊且該些第四開口曝露出該開口疏鬆區之該些第二導電塊；在該第二絕緣層上形成一圖案化的第二乾膜，曝露出該些第三開口及該些第四開口；進行一電鍍製程以形成一第二導電層；在該第二導電層及該圖案化的第二乾膜上形成一第二乾膜層，其中該第二乾膜層至少位於該密集區上方且與該第二導電層貼合；進行一蝕刻製程，去除部分之該第二導電層以使該第二導電層具有一均勻的厚度；以及移除該第二乾膜層及該圖案化之第二乾膜，以在該第二絕緣層上形成間隔排列的另一些複數個導電部件。
  17. 如申請專利範圍第16項所述之電路板的製造方法，其中該另一些導電部件包括：複數個第三導電部件，對應填入該些第三開口，以電性連接該開口密集區之該些第二導電塊；以及複數個第四導電部件，對應填入該些第四開口，以電性連接該開口疏鬆區之該些第二導電塊。
  18. 如申請專利範圍第17項所述之電路板的製造方法，其中該些第四導電部件之厚度與該些第三導電部件之厚度的差值為該些第三導電部件之厚度的-50~100%。
TW105133996A 2016-10-21 2016-10-21 電路板及其製造方法 TWI621379B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105133996A TWI621379B (zh) 2016-10-21 2016-10-21 電路板及其製造方法
CN201611015886.2A CN107979921B (zh) 2016-10-21 2016-11-18 电路板及其制造方法
JP2017184982A JP6494716B2 (ja) 2016-10-21 2017-09-26 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133996A TWI621379B (zh) 2016-10-21 2016-10-21 電路板及其製造方法

Publications (2)

Publication Number Publication Date
TWI621379B true TWI621379B (zh) 2018-04-11
TW201817290A TW201817290A (zh) 2018-05-01

Family

ID=62005204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133996A TWI621379B (zh) 2016-10-21 2016-10-21 電路板及其製造方法

Country Status (3)

Country Link
JP (1) JP6494716B2 (zh)
CN (1) CN107979921B (zh)
TW (1) TWI621379B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517502B (en) * 1998-09-14 2003-01-11 Ibiden Co Ltd Printed circuit board and its manufacturing method
TWI280827B (en) * 2004-04-23 2007-05-01 Nippon Mektron Kk Circuit board manufacturing method
TWI522015B (zh) * 2010-07-08 2016-02-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098268A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
JP2008088522A (ja) * 2006-10-04 2008-04-17 Matsushita Electric Ind Co Ltd パターンめっき方法
JP2008135570A (ja) * 2006-11-28 2008-06-12 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2008258483A (ja) * 2007-04-06 2008-10-23 Hitachi Cable Ltd プリント配線板の製造方法
JP2011124396A (ja) * 2009-12-11 2011-06-23 Mitsubishi Paper Mills Ltd エッチング装置およびエッチング方法
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN105791133A (zh) * 2014-12-17 2016-07-20 乐视致新电子科技（天津）有限公司 一种智能路由器及其散热方法
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517502B (en) * 1998-09-14 2003-01-11 Ibiden Co Ltd Printed circuit board and its manufacturing method
TWI280827B (en) * 2004-04-23 2007-05-01 Nippon Mektron Kk Circuit board manufacturing method
TWI522015B (zh) * 2010-07-08 2016-02-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法

Also Published As

Publication number Publication date
JP6494716B2 (ja) 2019-04-03
JP2018067706A (ja) 2018-04-26
TW201817290A (zh) 2018-05-01
CN107979921A (zh) 2018-05-01
CN107979921B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
TW201446084A (zh) 電路板及其製作方法
US10912194B2 (en) Printed circuit board
TWI625991B (zh) 電路板結構與其製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
US8510940B2 (en) Method of fabricating a multi-trace via substrate
US20070186413A1 (en) Circuit board structure and method for fabricating the same
TWI519221B (zh) 電路板及其製造方法
TWI621379B (zh) 電路板及其製造方法
TWI605733B (zh) 電路板及其製造方法
CN106851977B (zh) 印刷电路板及其制作方法
JPH08107263A (ja) プリント配線板の製造方法
JP2008010496A (ja) 実装基板の作製方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
KR101102789B1 (ko) 이종금속 종자층을 기반으로 하는 에스에이피 공법의 홀 도금처리 방법
TWI690249B (zh) 微細層間線路結構及其製法
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
TWI394246B (zh) 封裝基板及其製法
CN110739289B (zh) 基板结构及其制造方法
RU2603130C1 (ru) Способ изготовления многослойной печатной платы
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
CN206212398U (zh) 具细线路的超薄电路板
KR100841777B1 (ko) 솔더 범프 제조공정
TWI461134B (zh) 載板結構及其製作方法
TWM589955U (zh) 微細層間線路結構