JP2008010496A - 実装基板の作製方法 - Google Patents

Abstract

【課題】高密度な素子配置が可能な実装基板の作製方法を提供する。
【解決手段】絶縁樹脂基板１上にシード層７を貼り付け、シード層７上にフォトレジストパターンを形成した後、電気メッキ法により、フォトレジストパターンから露出したシード層７に銅メッキ９を行うステップと、フォトレジストバターンを除去して配線パターンを作成し、実装素子４の端子が前記配線パターンの接続端子４ａと接続するステップと、配線パターンが形成された以外の絶縁樹脂基板１上に配線パターンに接触せずかつ配線パターンを取り囲むようにパターンリングされたフォトマスクを用いて、フォトレジストパターンを形成するステップと、フォトレジストパターンから露出したシード層７に銅メッキ９を行うステップと、フォトレジストを除去して配線パターンの線幅より狭い線幅の格子パターンを形成するステップとを有する。
【選択図】 図１

Description

本発明は、基板上に高密度な素子を実装可能な実装基板の作製方法に関するものである。

従来は、特許文献１に記載されているように、回路基板にＩＣチップを実装する際に、ＩＣチップを実装する個所における配線パターンの端部の膜厚が厚くならないようにダミーパターンを付加していた。
図５は、特許文献１に記載されている実装基板の作製方法を示す図である。
図６は、図５のＡＡ´の断面を示す図である。

図５に示すように、基板上１００に電解メッキ法により銅箔からなる配線パターン１０１、ダミーパターン１０３及び放熱パターン１０４を同時に形成する。図の点線部分は配線パターン１０１の外側エッジ部分で電界の多い電界分布Ｂ領域である。
図６に示すように、電解メッキ時のメッキ厚さは、銅箔パターン表面の電界に比例するので、ダミーパターン１０３の外側エッジ部分の銅箔が電界の多い電界分布Ｂにより電界分布Ａのような電界が適正な他の部分よりも厚くなる。ダミーパターン１０３の形成位置は、ＩＣチップ１０２を載置する領域とそれ以外の領域に跨るようにする。
配線パターン１０１、ダミーパターン１０３及び放熱パターン１０４が形成された基板１００の放熱パターン１０４上に図示していない異方性導電膜を介してＩＣチップ１０２をフェースダウンで熱圧着する。この際、配線パターン１０１とＩＣチップ１０２との双方の接続パッドの位置が合うようにする。

図示していない異方性導電膜は、バインダー材に金属或いはこれと樹脂等の複合材からなる導電粒子からなり、この熱圧着により異方性導電膜中の樹脂が溶出し、ＩＣチップ１０２と基板１００は近接するようになると共に前記した接続パッド間にとり残された導電粒子が対向する接続パッド間を電気的に接続する。
このようにすることにより、ＩＣチップ１０２が載置された領域内では銅箔の厚さが均一となるので、ＩＣチップ１０２と配線パターン１０１との電気的接続を確実に行うことができる。
特開２０００−３２３５２５号公報

しかしながら、回路基板１００上に高密度なＩＣチップ１０２の配置を行いたい場合には、ダミーパターン１０３を形成する領域を確保する必要があるため、高密度化に限界があった。

そこで、本発明は、上記のような問題点を解消するためになされたもので、ダミーパターンを設けなくても高密度な素子配置が可能な実装基板の作製方法を提供することを目的とする。

本願の第１の発明は、実装素子を絶縁樹脂基板上に実装する実装基板の作製方法において、前記絶縁樹脂基板上にシード層を貼り付け、前記シード層上にフォトレジストパターンを形成した後、電気メッキ法により、前記フォトレジストパターンから露出した前記シード層に銅メッキを行うステップと、前記フォトレジストバターンを除去して配線パターンを作成し、前記実装素子の端子が前記配線パターンの接続端子と接続するステップと、前記配線パターンが形成された以外の絶縁樹脂基板上に前記配線パターンに接触せずかつ前記配線パターンを取り囲むようにパターンリングされたフォトマスクを用いて、前記フォトレジストパターンを形成するステップと、前記フォトレジストパターンから露出した前記シード層に前記銅メッキを行うステップと、前記フォトレジストを除去して前記配線パターンの線幅より狭い線幅の格子パターンを形成するステップと、前記実装素子の端子が前記配線パターンの接続端子に接続するように、前記実装素子を前記絶縁樹脂基板上に載置するステップと、を有することを特徴とする実装基板の作製方法を提供する。
第２の発明は、前記格子パターンの最小線幅は、略１５ミクロン〜３５ミクロンの範囲であることを特徴とする請求項１に記載の実装基板の作製方法を提供する。

本発明の実装基板の作製方法によれば、実装素子を絶縁樹脂基板上に実装する実装基板の作製方法において、絶縁樹脂基板上にシード層を貼り付け、シード層上にフォトレジストパターンを形成した後、電気メッキ法により、フォトレジストパターンから露出したシード層に銅メッキを行うステップと、フォトレジストバターンを除去して配線パターンを作成し、実装素子の端子が前記配線パターンの接続端子と接続するステップと、配線パターンが形成された以外の絶縁樹脂基板上に配線パターンに接触せずかつ配線パターンを取り囲むようにパターンリングされたフォトマスクを用いて、フォトレジストパターンを形成するステップと、フォトレジストパターンから露出したシード層に銅メッキを行うステップと、フォトレジストを除去して配線パターンの線幅より狭い線幅の格子パターンを形成するステップと、実装素子の端子が配線パターンの接続端子に接続するように、実装素子を絶縁樹脂基板上に載置するステップと、を有するので、ダミーパターンを設けなくても高密度な素子配置が可能な実装基板の作製方法を提供することが出来る。

以下に、本発明の実施の形態に係る実装基板の作製方法について、図１〜図４を用いて説明する。
図１は、本発明の実施の形態に係る実装基板の作製方法により作製した実装基板を示す図であり、（Ａ）は実装基板の斜視図を示す図であり、（Ｂ）は（Ａ）のＡＡ‘断面を示す図である。
図２は、本発明の実施の形態に係る実装基板の作製方法の工程を示す図である。
図３は、本発明の実施の形態に係るフォトマスクの作製手順を示す図であり、（Ａ）は回路基板上で行う銅メッキ時の電界が均一となるよう格子状に設定された格子パターンを示す図であり、（Ｂ）は、配線パターン領域を確保するために配線パターンの周辺面積を増加させた配線領域パターンを示す図であり、（Ｃ）は、（Ａ）の格子パターンを（Ｂ）の配線領域パターンで削除し、格子パターンと配線パターンが重畳しないよう設定された格子領域パターンを示す図であり、（Ｄ）は、配線路を形成する際に使用される配線パターンを示す図であり、（Ｅ）は、（Ｃ）に示す格子領域パターンと（Ｄ）に示す配線パターンとを合成しフォトマスクとして用いるパターンを示す図である。
図４は、フォトマスクに用いられる格子パターンの拡大した形状を示す図である。

図１に示される本発明の実施の形態に係る実装基板の作製方法により作製した回路基板は、図１（Ａ）の斜線部分に示されるように、絶縁樹脂１上に配線パターンに基づいた配線路２と格子パターンに基づいた格子部３と、を銅メッキしたものである。
この回路基板上に図１（Ａ）の太線で示すＩＣチップ４や回路素子（チップ抵抗、チップ容量等）５、６を搭載して配線路２の所定部分とＩＣチップ４や回路素子５，６の接続端子４ａとの間に異方性導電膜１０を挿入し熱圧着することにより図１（Ｂ）に示すように配線路２と異方性導電膜１０の熱圧着部分１０ａと接続端子４ａとを電気的に接続して実装基板とする。（異方性導電膜は、バインダー材に金属或いはこれと樹脂等の複合材からなる導電粒子からなり、この熱圧着により異方性導電膜中の樹脂が溶出し、ＩＣチップ４や回路素子５，６の接続端子と回路基板の配線路２間とを電気的に接続する。）

次に、本発明の実施の形態について図２を用いて説明する。
（第１工程）
図２（Ａ）に示すように、絶縁樹脂１上に無電解メッキまたは銅箔貼り付けからなるシード層７を貼り付け導電性を付与する。
（第２工程）
図２（Ｂ）に示すように、フォトマスクを露光することにより絶縁樹脂１上に貼り付けられた無電解メッキまたは銅箔貼り付けからなるシード層７の上の配線パターン以外の部分にフォトレジスト８を付加する。

この（第２工程）で用いられる図３（Ｅ）に示すパターンからなるフォトマスクは、図３（Ａ）に示すように回路基板上で行う銅メッキ時の電界が均一となるよう格子状に設定された格子パターンから図３（Ｂ）に示す配線パターン領域を確保するために配線パターンに周辺面積を増加させた配線領域パターンを削除した図３（Ｃ）に示す格子領域パターンと図３（Ｄ）に示す回路基板上に配線を形成する配線パターンとを合成して、格子パターンと配線パターンとが重畳しないように設定されたものである。

（第３工程）
図２（Ｃ）に示すように、電気銅メッキを行いフォトレジスト８以外の個所に銅メッキ９を施す。
この電気銅メッキを行う際に回路基板上で電界に差を生ずると銅メッキ９の膜厚に影響し電界が大きいと厚くなり電界が少ないと薄くなるので、電界に差を生じやすい配線パターンによる配線路２の他に格子形状の格子部３を配置することにより、配線路２の先端部エッジに生ずる電解集中を防ぐ。この配線路２および格子形状の格子部３の銅メッキ９を同時に行うことにより電解集中は無くなり銅メッキの膜厚は一定となる。
（第４工程）
図２（Ｄ）に示すように、フォトレジストの溶剤によりフォトレジスト層８を除去する。
そうすると、配線路２及び格子形状の格子部３の銅メッキ９とシード層７が残る。
（第５工程）
図２（Ｅ）に示すように、銅メッキ９を施してある個所以外のシード層７を、銅を溶解する溶剤で素早く除去する。そして、銅メッキ９を施している個所はシード層７を含めて一定の膜厚Ｈ０となる。膜厚Ｈ０は一定厚さで略３５ミクロン〜８０ミクロンの範囲とし、高密度の場合は薄く、大電流を配線路に流す場合は厚くする。
以上の手順の工程により、絶縁樹脂１上に均一な膜厚Ｈ０の銅メッキ９が施された配線路２を形成した回路基板が作製される。

このようにして得られる銅メッキ９の膜厚Ｈ０の差は、回路基板全体に格子形状のパターンを用いたことにより、回路基板全体で通常の配線パターンでは２５ミクロン以上となる銅メッキ９の膜厚差が、略５ミクロン未満の範囲に抑えることが可能となり、従来は２５ミクロン以上の塗布厚が必要であったＩＣチップの接続端子と配線路２との間を接続する異方性導電膜１０の塗布厚を略５ミクロン〜１０ミクロンの範囲と少なくしても十分な電気的接続と固着力が得られる。
さらに、回路基板全体に格子形状パターンによる格子部３を配置すれば、配線路２の密度分布状態に左右されずに常に膜厚の均一な銅メッキ９を回路基板全体に行うことが出来るので、この回路基板には、小さい形状の電気部品をより高密度に実装することが可能となる。

次に本発明で実施される格子パターンの詳細について述べる。
格子パターンは、回路基板上に施される銅メッキの膜厚を均一にするために用いるもので、銅メッキを行う際に流す電流の一部集中を防止して電流密度を最適にするものである。
図４に示すように、この電流の一部集中を防止して電流密度を最適にするためには、格子パターンを形成する縦線を、幅Ｈ０、隙間Ｈ１、間隔Ｗｈとし、横線は、幅Ｖ０、隙間Ｖ１、間隔Ｗｈとして、 幅Ｈ０、幅Ｖ０は銅メッキで実現できる最小幅とし、間隔Ｗｖ、間隔Ｗｈは高密度な配線パターンと同様の電界分布を得る所定値Ｗｓに設定する。
現在、銅メッキで実現できる最小幅は略１５ミクロン〜３５ミクロンの範囲であり、高密度な配線パターンと同様の電界分布を得る所定値Ｗｓとしては略３５ミクロン〜８０ミクロンの範囲であるから、例えば、幅Ｈ０、幅Ｖ０をそれぞれ２５ミクロン、間隔Ｗｖ、間隔Ｗｈを５０ミクロンに設定する。
そして、略３５平方ミクロン〜８０平方ミクロンの範囲に銅メッキ部分を略４０％〜６０％とすれば、回路基板全体で高密度な配線パターンと同様の電界分布が得られ均一な銅メッキを行うことが出来る。
例えば、上記銅メッキ部分が４０％以下となると銅メッキの膜厚が順次厚くなり、１０％以下となるとフォトレジストを覆ってしまい、フォトレジストを除去することが困難となる。また、６０％以上となると、銅メッキの膜厚が順次薄くなり、８０％以上となると回路基板上から剥れやすい状態となる。いずれにしても銅メッキ部分が４０％以下或いは６０％以上となると回路基板上に凹凸を生じてＩＣチップや電子部品の接続が困難となる。

また、格子形状の格子部３は縦横の細線に限定されるものではなく斜め方向としてもよいのはもちろんである。
さらに、格子形状の格子部３を縦方向のみ或いは横方向のみの複数の細線としても回路基板全体で均一な銅メッキを行うことが出来る。この場合、銅メッキ部分が縦線ならば横方向に、銅メッキ部分が横線ならば縦方向に剥れやすくなるので、所々に補強線を追加して剥れないよう補強する。

以上述べてきたように、本発明の実施形態に係る実装基板の作製方法によれば、配線路２の密集が少ない個所に縦横に複数の細線を張り巡らせた複数の細線からなる格子形状の格子部３を配置して配線路２と同様の銅メッキ９を行うことにより、ダミーパターンを用いないので、回路基板全体の実装密度を低下させずに回路基板全体において、銅メッキ９を施した部分の膜厚を一定とすることが出来る。

本発明の実施の形態に係る実装基板の作製方法により作製した実装基板を示す図である。 本発明の実施の形態に係る実装基板の作製方法に用いられるマスクパターンの作成手順を示す図であり、（Ａ）は格子パターンを示す図であり、（Ｂ）は配線路領域パターンを示す図であり、（Ｃ）は格子領域パターンを示す図であり、（Ｄ）は配線パターンを示す図であり、（Ｅ）は配線パターンを示す図である。 マスクパターンに用いられる格子パターンを拡大した形状を示す図である。 本発明の実施の形態に係る実装基板の作製方法の工程を示す図である。 特許文献１に記載されている従来の回路基板を示す図である。 図５のＡＡ‘断面を示す図である。

符号の説明

１・・・絶縁樹脂（絶縁樹脂基板）、２・・・配線路、３・・・格子部、４・・・ＩＣチップ（実装素子）、４ａ・・・接続端子、５、６・・・回路素子、７・・・シード層、８・・・フォトレジスト層、９・・・銅メッキ層（銅メッキ）、１０・・・異方性導電膜、１０ａ・・・熱圧着部分

Claims (2)

1. 実装素子を絶縁樹脂基板上に実装する実装基板の作製方法において、
   前記絶縁樹脂基板上にシード層を貼り付けるステップと、
   前記シード層上にフォトレジストを塗布するステップと、
   前記絶縁樹脂基板上に配線パターンが形成される以外の領域に前記配線パターンに接触せず、かつ前記配線パターンを取り囲む格子パターンが形成されるパターンを有するフォトマスクを用いて、前記シード層上にフォトレジストパターンを形成するステップと、
   電気メッキ法により、前記フォトレジストパターンから露出した前記シード層上に銅メッキを行うステップと、
   前記フォトレジストバターンを除去して前記配線パターン及び前記配線パターンを取り囲む前記格子パターンを形成するステップと、
   前記実装素子の端子が前記配線パターンの接続端子に接続するように、前記実装素子を前記絶縁樹脂基板上に載置するステップと、
   を有することを特徴とする実装基板の作製方法。
2. 前記格子パターンは、１５ミクロン〜３５ミクロンの最小線幅を有する複数の格子からなることを特徴とする請求項１に記載の実装基板の作製方法。
   
   

Images